JP2009094189A - コネクタ付き半導体パッケージ - Google Patents

コネクタ付き半導体パッケージ Download PDF

Info

Publication number
JP2009094189A
JP2009094189A JP2007261769A JP2007261769A JP2009094189A JP 2009094189 A JP2009094189 A JP 2009094189A JP 2007261769 A JP2007261769 A JP 2007261769A JP 2007261769 A JP2007261769 A JP 2007261769A JP 2009094189 A JP2009094189 A JP 2009094189A
Authority
JP
Japan
Prior art keywords
connector
semiconductor package
male terminal
leads
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007261769A
Other languages
English (en)
Inventor
Kiyonari Tajima
聖也 田島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokai Rika Co Ltd
Original Assignee
Tokai Rika Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokai Rika Co Ltd filed Critical Tokai Rika Co Ltd
Priority to JP2007261769A priority Critical patent/JP2009094189A/ja
Priority to US12/244,229 priority patent/US20090091023A1/en
Publication of JP2009094189A publication Critical patent/JP2009094189A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)

Abstract

【課題】コネクタのオス端子となる端子と共にこれに係合、接続されるメス端子の保持体の挿入をガイドするコネクタガイドが一体に導出される構造をとりながら製造工数の削減を図り、より生産性に優れたコネクタ付き半導体パッケージを提供する。
【解決手段】このコネクタ付き半導体パッケージでは、１次成形された半導体パッケージのリード３２ａ〜３２ｃをそのままコネクタのオス端子とするとともに、これらリード３２ａ〜３２ｃに係合、接続されるメス端子５０ａ〜５０ｃの保持体５０の挿入をガイドするコネクタガイド４０がリード３２ａ〜３２ｃを囲む態様にて１次成形された半導体パッケージの全体を樹脂部材２１により２次成形する。
【選択図】図１

Description

本発明は、半導体パッケージからコネクタのオス端子となる端子と共にこれに係合、接続されるメス端子の保持体の挿入をガイドするコネクタガイドが一体に導出されたコネクタ付き半導体パッケージに関する。
半導体素子を外部環境から保護するためにこの半導体素子を樹脂部材等により覆うようにした、いわゆる半導体パッケージが周知である。また、こうした半導体パッケージには、上記半導体素子に電気的に接続されるコネクタのオス端子となる端子と共にこれに係合、接続されるメス端子の保持体の挿入をガイドするコネクタガイドが一体に導出されたコネクタ付き半導体パッケージがある。そして従来、この種のコネクタ付き半導体パッケージとしては、例えば特許文献１に記載の半導体パッケージがある。図６に、この特許文献１に記載の半導体パッケージの断面構造を示す。
同図６に示されるように、この特許文献１に記載の半導体パッケージは、基本的には半導体素子１００の外周をハウジング１１０，１１１，１１２により覆うことで同半導体素子１００を外部環境から保護する構造をなし、ハウジング１１１の一部にメス側コネクタ部２００の挿入をガイドするコネクタガイド１３０が形成されている。ここで、半導体素子１００にはボンディングワイヤ１２０を介して基板配線（マイクロストリップ線路）１２１が電気的に接続されるとともに、この基板配線１２１の上記ボンディングワイヤ１２０が接続される部分と反対側の部分には上記コネクタガイド１３０の中心に導出されるオス端子（同軸コネクタの中心導体）１３１の基端部が電気的に接続されている。一方、上記メス側コネクタ部２００は、メス端子２０１が保持部２１０によってその中心に保持される構造となっている。このため、この保持部２１０が上記コネクタガイド１３０に挿入（螺入）されることに伴い、極めて安定した状態で上記オス端子１３１に対するメス端子２０１の電気的な導通が図られるようになる。
ただし、同文献１に記載のこのようなコネクタ構造は、電気的な着脱対象が同軸コネクタと同軸ケーブルに限られるものであり、例えば磁気検出装置等、複数の端子が電気的な着脱対象となるコネクタ付き半導体パッケージとなると、その適用も難しい。そこで、このような半導体パッケージでは、例えば図７（ａ），（ｂ）にそれぞれ断面構造及び平面構造を例示するようなパッケージ構造を採らざるを得なくなる。ちなみに、図７（ａ）は、図７（ｂ）のＶＩＩ−ＶＩＩ線に沿った断面構造を示す断面図に相当する。
すなわち、同図７（ａ），（ｂ）に示されるように、この半導体パッケージにあっては、基本的には半導体素子３００を樹脂部材３１１，３１２，３１３により覆うことで同半導体素子３００を外部環境から保護する構造をなし、樹脂部材３１３の一部にメス側コネクタ（メス端子の保持体）が挿入される部分となるコネクタガイド３３０が形成される。そして、半導体素子３００はボンディングワイヤ３２０を介してリード３２１ａ〜３２１ｃに電気的に接続されるとともに、これらリード３２１ａ〜３２１ｃの先端部に、上記コネクタガイド３３０中に導出されるオス端子３３１ａ〜３３１ｃの基端部がそれぞれ接続されることとなる。これにより、これらオス端子３３１ａ〜３３１ｃに各々係合、接続されるメス端子がその保持体とともに上記コネクタガイド３３０に挿入されることで、それらオス端子３３１ａ〜３３１ｃとメス端子との機械的かつ電気的に安定した接続が図られるようになる。
特開２００３−１１５６３０号公報
ところで、図７（ａ），（ｂ）に例示したコネクタ付き半導体パッケージは通常、大きくは以下の（ａ１）〜（ａ４）の工程を経て製造される。
（ａ１）半導体素子３００をボンディングワイヤ３２０やリード３２１ａ〜３２１ｃと共々、樹脂部材３１１により封止（モールド）する。
（ａ２）これら半導体素子３００等を封止した樹脂部材３１１を樹脂部材３１２に接着する。
（ａ３）樹脂部材３１２に形成される挿入孔３１２ａからオス端子３３１ａ〜３３１ｃを挿入した後、これらオス端子３３１ａ〜３３１ｃと上記リード３２１ａ〜３２１ｃとをそれぞれ接合する。
（ａ４）上記樹脂部材３１１及び３１２の外周に対する樹脂部材３１３の射出成形を通じて、樹脂部材３１１及び３１２を樹脂部材３１３により被覆するとともに、同樹脂部材３１３の一部に上記コネクタガイド３３０を形成する。
すなわち、こうしたコネクタ付き半導体パッケージにあっては、上記リード３２１ａ〜３２１ｃとオス端子３３１ａ〜３３１ｃとを電気的かつ機械的に接合する必要があるため、少なくとも上記（ａ２）及び（ａ３）の工程が必要となる。そしてこのことが、コネクタ付き半導体パッケージを製造する上での工数の増加を招き、ひいては生産コストの増大を招く要因となっている。
本発明は、こうした実情に鑑みてなされたものであり、その目的は、コネクタのオス端子となる端子と共にこれに係合、接続されるメス端子の保持体の挿入をガイドするコネクタガイドが一体に導出される構造をとりながら製造工数の削減を図り、より生産性に優れたコネクタ付き半導体パッケージを提供することにある。
上記課題を解決するために、請求項１に記載の発明は、１次成形された半導体パッケージのリードがそのままコネクタのオス端子となり、かつこのオス端子に係合、接続されるメス端子の保持体の挿入をガイドするコネクタガイドが同オス端子を囲む態様にて前記１次成形された半導体パッケージの全体が樹脂材料により２次成形されてなることを要旨としている。
同構成によるように、半導体パッケージのリードをそのままコネクタのオス端子とするようにすることで、コネクタ付き半導体パッケージを製造する際に、前述のようなリードとオス端子とを接合するための工程を削減することができるようになる。このため、コネクタ付き半導体パッケージとしてコネクタのオス端子となる端子と共にこれに係合、接続されるメス端子の保持体の挿入をガイドするコネクタガイドが一体に導出される構造をとりながらも製造工数が削減され、ひいては生産性の向上が図られるようになる。
請求項２に記載の発明は、請求項１に記載のコネクタ付き半導体パッケージにおいて、前記リードは、前記オス端子としての剛性を確保し得る板厚に設定されてなることを要旨としている。
同構成によるように、オス端子としての剛性を確保し得る板厚にリードの板厚を設定することで、半導体パッケージのリードをそのままコネクタのオス端子とするといった構造をとりながらもコネクタとしての信頼性を好適に維持することができるようになる。
請求項３に記載の発明は、請求項１に記載のコネクタ付き半導体パッケージにおいて、前記オス端子が、長めに切り出された前記リードを途中で折り曲げ加工したものとして形成されてなることを要旨としている。
近年、例えば磁気検出装置等、複数の端子が電気的な着脱対象となるコネクタ付き半導体パッケージにあっては、その小型化及び高集積化といった要求の高まりとともに、リードフレームの各リード幅やそのピッチの微細化が求められている。このため、リードをそのままコネクタのオス端子として用いようとすると、オス端子としての厚さや剛性が維持できなくなるおそれがある。この点、同構成によるように、長めに切り出されたリードを途中で折り曲げ加工したものをオス端子として用いるようにすれば、オス端子としての十分な厚さ並びに剛性を確保することができるため、コネクタとしての信頼性も好適に維持されるようになる。
本発明にかかるコネクタ付き半導体パッケージによれば、コネクタのオス端子となる端子と共にこれに係合、接続されるメス端子の保持体の挿入をガイドするコネクタガイドが一体に導出される構造をとりながらも製造工数が削減され、ひいては生産性の向上が図られるようになる。
（第１の実施の形態）
以下、本発明にかかるコネクタ付き半導体パッケージの第１の実施形態について図１〜図３を参照して説明する。ここで、図１（ａ），（ｂ）は、本実施形態にかかるコネクタ付き半導体パッケージのそれぞれ断面構造及び平面構造を示したものであり、図１（ａ）は、図１（ｂ）のＩ−Ｉ線に沿った断面構造を示す断面図に相当する。
これら図１（ａ），（ｂ）に示されるように、本実施形態にかかる半導体パッケージも、先の図７（ａ），（ｂ）に示した半導体パッケージと同様、基本的には半導体素子１０を樹脂部材２０，２１により覆うことで同半導体素子１０を外部環境から保護する構造をなしている。また、樹脂部材２１の一部には、二点鎖線で示されるメス端子５０ａ〜５０ｃの保持体５０が挿入される際のガイドとなるコネクタガイド４０が形成されている。
ここで、半導体素子１０は、リードフレーム３０のチップ搭載部３１に固定されるとともに、ボンディングワイヤ１１を介してリードフレーム３０に設けられたリード３２ａ〜３２ｃに電気的に接続される。そして、これら半導体素子１０、ボンディングワイヤ１１、及びリード３２ａ〜３２ｃが上記樹脂部材２０により一体に封止（モールド）されて１次成形されている。また、この１次成形体の端部から導出されたリード３２ａ〜３２ｃはそのまま２次成形体としての樹脂部材２１の内部を通じてコネクタガイド４０まで延設されている。
また、上記コネクタガイド４０は、樹脂部材２１のうちの主に上記樹脂部材２０の外周を保護する部分から図中右側に断面凹字状に導出される部分からなり、このコネクタガイド４０内に上記リード３２ａ〜３２ｃの先端部が導出されている。そして、本実施形態にかかる半導体パッケージでは、コネクタガイド４０内に導出されるこれらリード３２ａ〜３２ｃをそのままコネクタのオス端子として用いるようにしている。したがって、上記メス端子５０ａ〜５０ｃの保持体５０がコネクタガイド４０に挿入されることに伴い、これらリード３２ａ〜３２ｃとこれに各々対応するメス端子５０ａ〜５０ｃとが機械的かつ電気的に安定して係合、接続されるようになる。なお、この半導体パッケージでは、上記リード３２ａ〜３２ｃの板厚を０．４ｍｍ〜０．６４ｍｍの厚さに設定することによってオス端子としての剛性を確保するようにしている。
図２及び図３はこうしたコネクタ付き半導体パッケージについてその製造プロセスを示したものであり、次に、これら図２及び図３を参照して、上記構造を有するコネクタ付き半導体パッケージの製造方法について詳述する。ちなみに、図２（ａ），（ｂ）及び図３（ａ）は便宜上、上記チップ搭載部３１及びリード３２ａ〜３２ｃが複数導出されるリードフレーム３０のうちの半導体パッケージ１個分に相当する部分のみを拡大して示したものである。
図２（ａ）に示すように、このリードフレーム３０には、上記チップ搭載部３１が形成されるとともに、このチップ搭載部３１から離間するかたちでリード３２ａ〜３２ｃが形成されている。ここで、チップ搭載部３１は、架設部３３を介してアウターフレーム３５に連結されている。また、リード３２ａ〜３２ｃは、その先端部がそのままアウターフレーム３５に連結されるとともに、その中間部分が架設部３４ａ〜３４ｄを介してアウターフレーム３５に連結されている。
そして、図２（ｂ）に示すように、上記コネクタ付き半導体パッケージの製造に際してはまず、上記チップ搭載部３１に半導体素子１０をダイボンディングした後、この半導体素子１０と各リード３２ａ〜３２ｃとの間でワイヤボンディングを施し、それらリード３２ａ〜３２ｃと半導体素子１０とをボンディングワイヤ１１により電気的に接続する。
次いで、図３（ａ）に示すように、例えば適宜の金型などを用いて、図中に実線のハッチングで示す樹脂モールド領域Ｍに、上記樹脂部材２０に対応する樹脂材料を充填した後、これを熱硬化等により硬化させる。これにより、上記半導体素子１０、ボンディングワイヤ１１、及びリード３２ａ〜３２ｃの一部が上記樹脂部材２０により一体にモールドされて樹脂封止される。こうして半導体素子１０等を樹脂封止した後、図中に一点鎖線のハッチングで示す部分、すなわちリード３２ａ〜３２ｃとアウターフレーム３５とが連結されている部分Ａ及び架設部３３，３４ａ〜３４ｄをプレス等により打ち抜く、いわゆるリードカットを施すことで、先の図１に示したコネクタ付き半導体パッケージのうち、樹脂部材２１を除く部分を形成する（１次成形）。
こうして半導体パッケージの１次成形を終えた後、続く２次成形として、適宜の金型によりこの１次成形された半導体パッケージの外周に上記樹脂部材２１を成形する。図３（ｂ）は、１次成形された半導体パッケージが内部に配設されたときの金型の断面構造を示したものである。同図３（ｂ）に示されるように、２次成形の際に用いられる金型６０は、上記樹脂部材２１のうち、主に１次成形される半導体パッケージの外周を保護する部分の形状に対応するキャビティＣ１が形成された第１の金型６１と、主にコネクタガイド４０の形状に対応するキャビティＣ２が形成された第２の金型６２とからなる。そして、２次成形では、金型６０の内部に上記１次成形された半導体パッケージを同図３（ｂ）に示す態様で配設し、キャビティＣ１，Ｃ２内に上記樹脂部材２１に対応する樹脂材料を注湯した後、これを熱硬化等により硬化させることで、先の図１に示したコネクタ付き半導体パッケージが完成する。
このように、コネクタ付き半導体パッケージとして上記構造を採用することで、これを製造する際に、従来のコネクタ付き半導体パッケージの製造プロセスに見られるような半導体パッケージのリードとオス端子とを接合するための工程、すなわち、
・所定の樹脂部材に１次成形された半導体パッケージを接着する接着工程。及び、
・半導体パッケージのリード及びオス端子となる端子を接合する接合工程。
といった２つの工程を削減することができるようになる。このため、コネクタ付き半導体パッケージとしてコネクタのオス端子となる端子と共にこれに係合、接続されるメス端子５０ａ〜５０ｃの保持体５０の挿入をガイドするコネクタガイド４０が一体に導出される構造をとりながらも製造工数を削減することができるようになる。
以上説明したように、この第１の実施形態にかかるコネクタ付き半導体パッケージによれば、以下の（１）及び（２）に示すような効果が得られるようになる。
（１）１次成形された半導体パッケージのリード３２ａ〜３２ｃをそのままコネクタのオス端子とするとともに、これらリード３２ａ〜３２ｃに係合、接続されるメス端子５０ａ〜５０ｃの保持体５０の挿入をガイドするコネクタガイド４０がリード３２ａ〜３２ｃを囲む態様にて１次成形された半導体パッケージの全体を樹脂材料により２次成形するようにした。これにより、コネクタ付き半導体パッケージを製造する際に、従来のコネクタ付き半導体パッケージの製造プロセスに見られるような半導体パッケージのリードとオス端子とを接合するための工程を削減することができるようになるため、製造工数を削減することができるようになり、ひいては生産性の向上が図られるようになる。
（２）リード３２ａ〜３２ｃの板厚を０．４ｍｍ〜０．６４ｍｍの厚さに設定するようにした。これにより、リード３２ａ〜３２ｃをそのままオス端子とするといった構造をとりながらもコネクタとしての剛性並びに信頼性を維持することができるようになる。
（第２の実施形態）
続いて、本発明にかかるコネクタ付き半導体パッケージの第２の実施形態について図４及び図５を参照して説明する。なお、この第２の実施形態にかかる半導体パッケージもその基本構造は先の図１（ａ），（ｂ）に示した構造に準ずるものであり、ここでは先の図１（ａ）に対応する図として、半導体パッケージの断面構造を図４に示す。また、この図４において、先の図１（ａ）に示した要素と同一の要素にはそれぞれ同一の符号を付すことにより重複する説明を割愛し、以下では、両者の相違点を中心に説明する。
近年、例えば磁気検出装置等、複数の端子が電気的な着脱対象となるコネクタ付き半導体パッケージにあっては、その小型化及び高集積化といった要求の高まりとともに、リードフレームの各リード幅やそのピッチの微細化が求められている。ただし、こうした要求に応じて、例えばリードの板厚を０．２ｍｍ〜０．３２ｍｍの厚さに設定すると、リードをそのままコネクタのオス端子として用いようとする際、オス端子としての剛性を維持することができなくなるおそれがある。
そこで、図４に示すように、本実施形態にかかるコネクタ付き半導体パッケージでは、上記第１の実施形態にかかる半導体パッケージのリード３２ａ〜３２ｃよりも長め切り出された各リード７２ａ〜７２ｃをコネクタガイド４０内で折り曲げ、その先端部を樹脂部材２１内に収容するようにしている。すなわち、コネクタガイド４０内では、各リード７２ａ〜７２ｃが二重に重ね合わされている。このため、たとえリード７２ａ〜７２ｃの板厚を０．２ｍｍ〜０．３２ｍｍの厚さに設定したとしても、コネクタガイド４０内のオス端子となる部分では、リード７２ａ〜７２ｃの板厚の２倍の厚さ、すなわち０．４ｍｍ〜０．６４ｍｍの厚さを確保することができるようになる。すなわち、オス端子としての十分な剛性を確保することができるようになる。
次に、図５を参照して、こうしたコネクタ付き半導体パッケージについてその製造方法を説明する。なお、本実施形態にかかるコネクタ付き半導体パッケージの製造プロセスも、先の図２及び図３に示した製造プロセスに準ずるものであり、ここでは先の図３（ａ）に示した工程の後に実行される工程を図５に示す。ちなみに、この図５に示す工程は、上記１次成形に含まれる工程である。
同図５に示すように、このコネクタ付き半導体パッケージの製造に際しては、先の図３（ａ）に示したリードフレーム３０にリードカットを施す工程を実行した後、長めに切り出された各リード７２ａ〜７２ｃの先端部分を、途中部分Ｐを基点として図中に二点鎖線で示す位置まで折り曲げる。すなわち、こうした折り曲げ加工を通じて、各リード７２ａ〜７２ｃの図中右側の部分を二重に重ね合わせ、オス端子となる部分を形成する。そして、続く２次成形として、上記金型６０に準ずる金型によりこのオス端子となる部分が形成された半導体パッケージの外周に樹脂部材２１を成形することで、先の図４に示したコネクタ付き半導体パッケージが完成する。
このように、コネクタ付き半導体パッケージとして上記構造を採用することで、これを製造する際に、上記リード７２ａ〜７２ｃを途中で折り曲げ加工する工程が新たに増えるものの、従来のコネクタ付き半導体パッケージの製造プロセスに見られる上記接着工程及び接合工程の２つの工程を削減することができるため、全体として製造工数の削減を図ることができるようになる。
以上説明したように、この第２の実施形態にかかるコネクタ付き半導体パッケージによれば、以下の（３）及び（４）に示すような効果が得られるようになる。
（３）長めに切り出されたリード７２ａ〜７２ｃを途中で折り曲げ加工したものをそのままオス端子とするようにした。これにより、リード７２ａ〜７２ｃの厚さ並びに剛性がオス端子の厚さ並びに剛性としては不十分な場合であっても、リード７２ａ〜７２ｃが重ね合わされた部分ではオス端子としての十分な厚さ並びに剛性を確保することができるため、コネクタとしての信頼性を好適に維持することができるようになる。
（４）このように長めに切り出されたリード７２ａ〜７２ｃを途中で折り曲げ加工したものをそのままオス端子とした上で、このオス端子に係合、接続されるメス端子５０ａ〜５０ｃの保持体５０の挿入をガイドするコネクタガイド４０が同オス端子を囲む態様にて１次成形された半導体パッケージの全体を樹脂材料により２次成形するようにした。これにより、コネクタ付き半導体パッケージを製造する際に、上記リード７２ａ〜７２ｃを途中で折り曲げ加工する工程が新たに増えるものの、従来のコネクタ付き半導体パッケージの製造プロセスに見られるような半導体パッケージのリードとオス端子とを接合するための工程を削減することができるようになる。その結果、全体として製造工数を削減することができるようになり、ひいては生産性の向上が図られるようになる。
（他の実施の形態）
なお、上記各実施の形態は、以下のように変更して実施することもできる。
・上記第２の実施形態では、リード７２ａ〜７２ｃを二重に重ね合わせてオス端子を形成するようにしたが、リードの厚さ並びに剛性に応じてこれを三重以上に重ね合わせてオス端子を形成するようにしてもよい。これにより、リードの板厚が０．２ｍｍ〜０．３２ｍｍの厚さよりも薄く設定されている半導体パッケージについても同様に、リードをそのままコネクタのオス端子として用いることができるようになる。要は、１次成形された半導体パッケージのリードをそのままコネクタのオス端子として用いるコネクタ付き半導体パッケージであればよい。
・上記各実施形態では、リード３２ａ〜３２ｃ及び７２ａ〜７２ｃに施される表面処理について言及しなかったが、例えば上記メス端子５０ａ〜５０ｃにスズめっきや金めっきが施されている場合には、これに併せてリード３２ａ〜３２ｃ及び７２ａ〜７２ｃにも同様のスズめっきや金めっきを施すことが望ましい。
（付記）
次に、上記実施形態及びその変形例から把握できる技術的思想について追記する。
（イ）請求項２に記載のコネクタ付き半導体パッケージにおいて、前記リードの板厚が、０．４ｍｍ〜０．６４ｍｍの厚さからなることを特徴とするコネクタ付き半導体パッケージ。一般に、コネクタのオス端子に要求される板厚は、０．４ｍｍ〜０．６４ｍｍの厚さである。このため、同構成によるように、リードの板厚が０．４ｍｍ〜０．６４ｍｍの厚さからなるコネクタ付き半導体パッケージにあっては、同リードをそのままオス端子とすることが可能である。
（ロ）請求項３に記載のコネクタ付き半導体パッケージにおいて、前記リードの板厚が、０．２ｍｍ〜０．３２ｍｍの厚さからなることを特徴とするコネクタ付き半導体パッケージ。半導体パッケージのリードの板厚が０．２ｍｍ〜０．３２ｍｍの厚さからなる場合には、リードをそのままコネクタのオス端子として用いようとするとオス端子としての剛性が維持できなくなるおそれがある。このため、同構成によるように、リードの板厚が０．２ｍｍ〜０．３２ｍｍの厚さからなるコネクタ付き半導体パッケージにあっては、同リードを長めに切り出した上で、このリードを途中で折り曲げ加工して二重に重ね合わせることで、この二重に重ね合わされた部分をオス端子とすることができるようになる。
（ハ）半導体パッケージを成形する１次成形と、この１次成形された半導体パッケージのリードがそのままコネクタのオス端子となり、かつこのオス端子に係合、接続されるメス端子の保持体の挿入をガイドするコネクタガイドが同オス端子を囲む態様にて前記１次成形された半導体パッケージの全体を樹脂材料により成形する２次成形とからなることを特徴とするコネクタ付き半導体パッケージの製造方法。同方法によれば、従来のコネクタ付き半導体パッケージの製造プロセスに見られるような半導体パッケージのリードとオス端子とを接合するための工程、すなわち、
・所定の樹脂部材に１次成形された半導体パッケージを接着する接着工程。及び、
・半導体パッケージのリード及びオス端子となる端子を接合する接合工程。
といった２つの工程を削減することができるようになるため、コネクタ付き半導体パッケージとしてコネクタのオス端子となる端子と共にこれに係合、接続されるメス端子の保持体の挿入をガイドするコネクタガイドが一体に導出される構造をとりながらもその製造工数の削減を図ることができるようになる。
（ニ）半導体パッケージを成形するとともに、長めに切り出されたリードを途中で折り曲げ加工してこれをオス端子とする１次成形と、この１次成形された半導体パッケージのリードがそのままコネクタのオス端子となり、かつこのオス端子に係合、接続されるメス端子の保持体の挿入をガイドするコネクタガイドが同オス端子を囲む態様にて前記１次成形された半導体パッケージの全体を樹脂材料により成形する２次成形とからなることを特徴とするコネクタ付き半導体パッケージの製造方法。同方法によれば、リードを途中で折り曲げ加工する工程が新たに増えるものの、従来のコネクタ付き半導体パッケージの製造プロセスに見られるような半導体パッケージのリードとオス端子とを接合するための工程、すなわち、
・所定の樹脂部材に１次成形された半導体パッケージを接着する接着工程。及び、
・半導体パッケージのリード及びオス端子となる端子を接合する接合工程。
といった２つの工程を削減することができるようになるため、コネクタ付き半導体パッケージとしてコネクタのオス端子となる端子と共にこれに係合、接続されるメス端子の保持体の挿入をガイドするコネクタガイドが一体に導出される構造をとりながらもその製造工数の削減を図ることができるようになる。
（ａ），（ｂ）は、本発明にかかるコネクタ付き半導体パッケージの第１の実施形態についてその断面構造及び平面構造を示す断面図及び平面図。 （ａ），（ｂ）は、同第１の実施形態のコネクタ付き半導体パッケージの製造方法についてその製造プロセスの一部を示す平面図。 （ａ），（ｂ）は、同第１の実施形態のコネクタ付き半導体パッケージの製造方法についてその製造プロセスの一部を示す平面図及び断面図。 本発明にかかるコネクタ付き半導体パッケージの第２の実施形態についてその断面構造を示す断面図。 同第２の実施形態のコネクタ付き半導体パッケージの製造方法についてその製造プロセスの一部を示す断面図。 従来のコネクタ付き半導体パッケージについてその一例を示す断面図。 （ａ），（ｂ）は、従来のコネクタ付き半導体パッケージについてその他の例の断面構造及び平面構造を示す断面図及び平面図。
符号の説明
１０，１００，３００…半導体素子、１１，１２０，３２０…ボンディングワイヤ、２０，２１，３１１，３１２，３１３…樹脂部材、３０…リードフレーム、３１…チップ搭載部、３２ａ〜３２ｃ，７２ａ〜７２ｃ，３２１ａ〜３２１ｃ…リード、３３…架設部、３４ａ〜３４ｄ…架設部、３５…アウターフレーム、４０，１３０，３３０…コネクタガイド、５０…保持体、５０ａ〜５０ｃ…メス端子、６０…金型、６１…第１の金型、６２…第２の金型、１１０〜１１２…ハウジング、１２１…基板配線（マイクロストリップ線路）、１３１，３３１ａ〜３３１ｃ…オス端子、２００…メス側コネクタ部、２０１…メス端子、２１０…保持部、３１２ａ…挿入孔。

Claims (3)

  1. １次成形された半導体パッケージのリードがそのままコネクタのオス端子となり、かつこのオス端子に係合、接続されるメス端子の保持体の挿入をガイドするコネクタガイドが同オス端子を囲む態様にて前記１次成形された半導体パッケージの全体が樹脂材料により２次成形されてなる
    ことを特徴とするコネクタ付き半導体パッケージ。
  2. 前記リードは、前記オス端子としての剛性を確保し得る板厚に設定されてなる
    請求項１に記載のコネクタ付き半導体パッケージ。
  3. 前記オス端子が、長めに切り出された前記リードを途中で折り曲げ加工したものとして形成されてなる
    請求項１に記載のコネクタ付き半導体パッケージ。
JP2007261769A 2007-10-05 2007-10-05 コネクタ付き半導体パッケージ Pending JP2009094189A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007261769A JP2009094189A (ja) 2007-10-05 2007-10-05 コネクタ付き半導体パッケージ
US12/244,229 US20090091023A1 (en) 2007-10-05 2008-10-02 Semiconductor Device Package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007261769A JP2009094189A (ja) 2007-10-05 2007-10-05 コネクタ付き半導体パッケージ

Publications (1)

Publication Number Publication Date
JP2009094189A true JP2009094189A (ja) 2009-04-30

Family

ID=40522562

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007261769A Pending JP2009094189A (ja) 2007-10-05 2007-10-05 コネクタ付き半導体パッケージ

Country Status (2)

Country Link
US (1) US20090091023A1 (ja)
JP (1) JP2009094189A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013004939A (ja) * 2011-06-22 2013-01-07 Apic Yamada Corp 車載用電子モジュールの樹脂モールド方法
JP2015159224A (ja) * 2014-02-25 2015-09-03 株式会社東海理化電機製作所 センサ構造
JP2015195334A (ja) * 2014-03-26 2015-11-05 株式会社デンソー 半導体モジュール

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007051870A1 (de) * 2007-10-30 2009-05-07 Robert Bosch Gmbh Modulgehäuse und Verfahren zur Herstellung eines Modulgehäuses
US20140049292A1 (en) * 2012-08-17 2014-02-20 Ati Technologies Ulc Integrated circuit package having medium-independent signaling interface coupled to connector assembly

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63102246U (ja) * 1986-12-22 1988-07-02
JPH08288427A (ja) * 1995-04-20 1996-11-01 Nec Kyushu Ltd 半導体装置
JPH08293341A (ja) * 1995-04-19 1996-11-05 Koito Mfg Co Ltd 電気的接続片
JPH11254477A (ja) * 1998-03-13 1999-09-21 Mitsubishi Eng Plast Corp 電気・電子部品の樹脂封止成形品の製造方法
JP2006303327A (ja) * 2005-04-22 2006-11-02 Denso Corp 電子回路装置およびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1212711B (it) * 1983-03-09 1989-11-30 Ates Componenti Elettron Dispositivo a semiconduttore aforma di scheda piana con contatti elettrici su ambedue le facce eprocedimento per la sua fabbricazione.
US4946390A (en) * 1989-06-26 1990-08-07 Minnesota Mining & Manufacturing Co. Cable termination assembly with contact supporting housing and integrally molded strain relief
US6704204B1 (en) * 1998-06-23 2004-03-09 Intel Corporation IC package with edge connect contacts
JP4545956B2 (ja) * 2001-01-12 2010-09-15 ローム株式会社 半導体装置、およびその製造方法
DE102005007066B3 (de) * 2005-02-16 2006-10-05 Tyco Electronics Amp Gmbh Miniaturisierte elektrische Steckereinheit mit verbesserter Crimpbarkeit
JP4208865B2 (ja) * 2005-07-07 2009-01-14 株式会社東芝 非水電解質電池及び電池パック

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63102246U (ja) * 1986-12-22 1988-07-02
JPH08293341A (ja) * 1995-04-19 1996-11-05 Koito Mfg Co Ltd 電気的接続片
JPH08288427A (ja) * 1995-04-20 1996-11-01 Nec Kyushu Ltd 半導体装置
JPH11254477A (ja) * 1998-03-13 1999-09-21 Mitsubishi Eng Plast Corp 電気・電子部品の樹脂封止成形品の製造方法
JP2006303327A (ja) * 2005-04-22 2006-11-02 Denso Corp 電子回路装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013004939A (ja) * 2011-06-22 2013-01-07 Apic Yamada Corp 車載用電子モジュールの樹脂モールド方法
JP2015159224A (ja) * 2014-02-25 2015-09-03 株式会社東海理化電機製作所 センサ構造
JP2015195334A (ja) * 2014-03-26 2015-11-05 株式会社デンソー 半導体モジュール

Also Published As

Publication number Publication date
US20090091023A1 (en) 2009-04-09

Similar Documents

Publication Publication Date Title
US20070045873A1 (en) Semiconductor memory card and method for manufacturing semiconductor memory card
US9337134B2 (en) Semiconductor device
JP6107362B2 (ja) 半導体装置の製造方法及び半導体装置
JP2004153220A (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JPH05283600A (ja) 半導体装置およびその製法
US6642082B2 (en) Method for manufacturing a resin-sealed semiconductor device
JP4530863B2 (ja) 樹脂封止型半導体装置
JP2009094189A (ja) コネクタ付き半導体パッケージ
JP4600124B2 (ja) 半導体パッケージの製造方法
US7332804B2 (en) Semiconductor device and method of manufacturing the same
JP4203925B2 (ja) 樹脂封止型半導体装置
KR100788341B1 (ko) 칩 적층형 반도체 패키지
US9818675B2 (en) Semiconductor device including conductive clip with flexible leads and related methods
US20110062569A1 (en) Semiconductor device package with down-set leads
JP5048627B2 (ja) リードフレーム及び半導体装置
JP3710522B2 (ja) 光半導体装置およびその製造方法
CN112713090B (zh) 一种qfn器件的制备方法及qfn器件
JP3665609B2 (ja) 半導体装置及びその半導体装置を複数個実装した半導体装置ユニット
JP2006229263A (ja) 半導体装置
JP4750076B2 (ja) 半導体装置の製造方法
JP2006019652A (ja) 半導体装置
KR0179833B1 (ko) 반도체 패키지 및 그 제조방법
JP4055175B2 (ja) 半導体パッケージ
JP4207671B2 (ja) 半導体パッケージの製造方法
KR100537893B1 (ko) 리드 프레임과 이를 이용한 적층 칩 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121012

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121106