JP3710522B2 - 光半導体装置およびその製造方法 - Google Patents

光半導体装置およびその製造方法 Download PDF

Info

Publication number
JP3710522B2
JP3710522B2 JP19975395A JP19975395A JP3710522B2 JP 3710522 B2 JP3710522 B2 JP 3710522B2 JP 19975395 A JP19975395 A JP 19975395A JP 19975395 A JP19975395 A JP 19975395A JP 3710522 B2 JP3710522 B2 JP 3710522B2
Authority
JP
Japan
Prior art keywords
bonded
lead
semiconductor device
emitting element
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP19975395A
Other languages
English (en)
Other versions
JPH0951121A (ja
Inventor
義彦 松尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP19975395A priority Critical patent/JP3710522B2/ja
Publication of JPH0951121A publication Critical patent/JPH0951121A/ja
Application granted granted Critical
Publication of JP3710522B2 publication Critical patent/JP3710522B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Description

【0001】
【発明の属する技術分野】
本発明は、発光半導体装置、受光半導体装置、光結合半導体装置等の光半導体装置およびその製造方法に関する。
【0002】
【従来の技術】
入力される電気信号を発光素子によって光信号に変換して、その光信号を受光素子によって受光して電気信号に変換する光結合半導体装置では、入力側と出力側とが電気的に絶縁された状態で電気信号を伝達することができる。
【0003】
このような光結合半導体装置の一例を図18に示す。この光結合半導体装置は、発光素子61が導電ペーストによって先端部にダイボンドされたリード62と、受光素子63が導電ペーストによって先端部にダイボンドされたリード64と、発光素子61および受光素子63をモールドする透光性樹脂製のインナーパッケージ68と、インナーパッケージ68をモールドする遮光製樹脂製のアウターパッケージ69とを有している。
【0004】
発光素子61と受光素子63とは、光学的に結合するように相互に対向した状態になっており、発光素子61から発せられる光が、受光素子63によって受光されるようになっている。各リード62および64は、インナーパッケージ68およびアウターパッケージ69から、同一平面内に位置した状態で外部へ相互に異なる方向に延出しており、発光素子61および受光素子63とが適当な絶縁間隔があけられるようにそれぞれ屈曲されている。
【0005】
発光素子61は、リード62の側方に並んで配置されたリード(図示せず)と、金線等によって構成されたボンディングワイヤー65によってワイヤーボンドされており、発光素子61は、インナーパッケージ68による応力を緩和するために、シリコーン樹脂等の透光性樹脂66によって、ボンディングワイヤー65とともにモールドされている。
【0006】
受光素子63も、リード64の側方に並んで配置されたリード(図示せず)と、金線等によって構成されたボンディングワイヤー67によってワイヤーボンドされている。
【0007】
各リード62および64は、前述したように、インナーパッケージ68およびアウターパッケージ69から、それぞれ異なる方向に延出しており、各リード62および64の側方に並んで配置されてボンディングワイヤー65および67が接続された各リードも、インナーパッケージ68およびアウターパッケージ69から、それぞれ異なる方向に外部に延出している。
【0008】
このような光結合半導体装置は次のように製造される。一対のリードフレームを準備して、各リードフレームの各リードを予め屈曲成形する。このような状態で、一方のリードフレームのリード62の先端部上に、発光素子61を導電ペーストによってダイボンドするとともに、他方のリードフレームのリード64の先端部上に、受光素子63を導電ペーストによってダイボンドする。そして、発光素子61を、金線等のボンディングワイヤー65によって、各リード62の側方に配置されたリードにワイヤーボンドするともに、受光素子63を、金線等のボンディングワイヤー67によって、各リード64の側方に配置されたリードにワイヤーボンドする。その後、発光素子61に対する応力を緩和するために、シリコーン樹脂等の透光性樹脂66を発光素子61の周囲にプリコートする。
【0009】
このような状態で、発光素子61および受光素子63がそれぞれダイボンドされた各リードフレームを、スポット溶接により、あるいはローディングフレームセットにより、発光素子61および半導体受光素子63が、光学的に結合するように相互に対向させる。そして、発光素子61および受光素子63が光学的に結合された状態で固定されるように、透光性エポキシ樹脂等によって1次トランスファーモールドを行い、インナーパッケージ68を形成する。そして、形成されたインナーパッケージ68のバリ取り処理を施した後に、遮光性エポキシ樹脂等によって2次トランスファーモールドを行い、アウターパッケージ69を形成する。
【0010】
その後、各リードフレームを外装メッキして、不要なタイバー等をカットし、さらに、各リード62および64を外部端子とするために所定形状にフォーミングする。そして、発光素子61が設けられたリード62と受光素子63が設けられたリード64との間の絶縁性を評価するための絶縁耐圧試験、電気特性検査、外観検査、梱包工程を経て、図18に示す半導体光結合装置とされる。
【0011】
図19は、光結合半導体装置の他の例を示す断面図である。この光結合半導体装置は、図18に示す光結合半導体装置を製造する際に、発光素子61を透光性樹脂66にてモールドすることなく、シリコーン樹脂等の透光性樹脂を発光素子61と受光素子63との間に注入し光学的に一体的に結合するインナーパッケージ71を形成して、遮光性エポキシ樹脂による2次トランスファーモールドによってアウターパッケージ72を形成したものであり、その他の構成は、図18に示す光結合半導体装置と同様になっている。
【0012】
【発明が解決しようとする課題】
これらの従来の光結合半導体装置では、発光素子61および受光素子63がそれぞれダイボンドされた各リード62および64と、発光素子61および受光素子63にワイヤーボンドされた各リードとが、横方向に並んだ状態になっているために、装置全体が大型になっており、外部端子となる各リードの存在によって実装面積も大きくなるという問題がある。最近では、電子機器、電子装置の小型化および高付加価値化が特に要望されており、光結合半導体装置も、実装面積が小さくなるように小型化することが望まれている。
【0013】
本発明は、このような問題を解決するものであり、その目的は、小型であって実装面積の小さな光半導体装置およびその製造方法を提供することにある。
【0014】
【課題を解決するための手段】
本発明の光半導体装置は、発光素子および受光素子が光学的に結合した状態でそれぞれダイボンドされており、同一平面内に位置した状態で所定距離だけ離れて配置された一対の第1導電体と、各第1導電体に対してそれぞれ絶縁物を介して上下に絶縁状態で積層一体化されており、前記発光素子および受光素子とそれぞれボンディングワイヤーよってワイヤーボンドされた一対の第2導電体と、前記発光素子および受光素子を、光学的に結合した状態で、各ボンディングワイヤーとともにモールドする透光性樹脂製のインナーパッケージと、そのインナーパッケージをモールドするアウターパッケージと、を具備し、前記各第1導電体の一部がアウターパッケージからそれぞれ外部に延出するとともに、前記第2導電体の前記ボンディングワイヤーのボンディングされた面とは反対側の面が前記アウターパッケージの底面と同一平面内に位置した状態で該底面に露出していることを特徴とするものである。
【0015】
前記各第1導電体および各第2導電体は、基板に相互に絶縁状態で層配線された導電性パターンである。
【0016】
また、本発明の光半導体装置は、このような光半導体装置を複数有しており、隣接する光半導体装置のいずれかの導電体同士が一体になっている。
【0018】
本発明の光半導体装置の製造方法は、一対の導電体が絶縁物を介して上下に絶縁状態で積層一体化された一方の基体の一方の導電体に発光素子をダイボンドするとともに、その発光素子を他方の導電体にボンディングワイヤーによってワイヤーボンドする工程と、一対の導電体が絶縁物を介して上下に絶縁状態で積層一体化された他の基体の一方の導電体に受光素子をダイボンドするとともに、その受光素子を他方の導電体にボンディングワイヤーによってワイヤーボンドする工程と、発光素子および受光素子が光学的に結合するように、同一平面内に位置した状態で所定距離だけ離れて各基体同士を配置して、透光性樹脂によって、発光素子および受光素子をボンディングワイヤーとともにモールドしてインナーパッケージを形成する工程と、各基体の一方の導電体がそれぞれ延出した状態になるように、かつ、各基体の他方の導電体の前記ボンディングワイヤーのボンディングされた面とは反対側の面がそれぞれモールドの底面と同一平面内に位置した状態で該底面に露出するように、インナーパッケージを樹脂にてモールドしてアウターパッケージを形成する工程と、を包含することを特徴とするものである。
【0020】
【発明の実施の形態】
以下、本発明の実施の形態を、図面に基づいて詳述する。
【0021】
図1は、本発明の光結合半導体装置の実施の形態の一例を示す断面図、図2(a)はその側面図、(b)はその平面図、(c)はその底面図である。この光結合半導体装置は、図1に示すように、発光ダイオード(LED)等の発光素子32がダイボンドされた第1導電体であるリード12と、フォトトランジスター等の受光素子34がダイボンドされた第1導電体であるリード12と、発光素子32および受光素子34をモールドする透光性の樹脂によって構成されたインナーパッケージ36と、インナーパッケージ36をモールドする遮光性の樹脂によって構成されたアウターパッケージ37とを有している。
【0022】
各リード12は、同一平面内に位置した状態で所定の絶縁距離だけ離れており、相互に離れる方向にインナーパッケージ36およびアウターパッケージ37から外部に延出している。インナーパッケージ36内に位置する一方のリード12の先端部上には、発光素子32が、導電性ペーストによってダイボンドされており、インナーパッケージ36内に位置する他方のリード12の先端部上には、受光素子34が、導電性ペーストによってダイボンドされている。発光素子32および受光素子34は、光学的に結合するように相互に対向した状態で配置されており、発光素子32から発せられる光が受光素子34によって受光されるようになっている。
【0023】
各リード12における発光素子32および受光素子34がそれぞれダイボンドされた面とは反対側の面には、絶縁ペースト、ペレット、ポリイミド系絶縁シート等によって構成された絶縁物31によって、第2導電体であるヘッダーリード23がそれぞれ接合されている。すなわち、各リード12とベンダーリード23とは、絶縁物31を介して上下に絶縁状態で積層一体化されている。各ヘッダーリード23は、各リード12の先端部とは適当な間隔をあけた状態で各リード12に平行になっており、図2(c)に示すように、各リード12の先端側の側方に突出するリード部23aが設けられている。各リード23のリード部23a同士は適当な間隔があけられた状態になっており、各リード23の両端面は、アウターパッケージ37から露出した状態になっている。
【0024】
発光素子32に近接するリード部23aは、金線等によって構成されたボンディングワイヤー33によって発光素子32にワイヤーボンドされており、受光素子34に近接するリード部23aは、金線等によって構成されたボンディングワイヤー35によって受光素子34にワイヤーボンドされている。
【0025】
発光素子32および受光素子34は、ダイボンドされた各リード12の近傍部分、および、ボンディングワイヤー33および35とともに、シリコーン樹脂等の透光性樹脂によって構成されたインナーパッケージ36によって一体的にモールドされている。そして、インナーパッケージ36が、遮光性エポキシ樹脂等の遮光性樹脂によって構成されたアウターパッケージ37によってモールドされている。
【0026】
各リード12は、アウターパッケージ37から外部にそれぞれ直線状に延出して、リード部23a側に直角に屈曲されており、さらに、外方に直角に屈曲されている。各リード部23aのボンディングワイヤー33および35がボンディングされた面とは反対側の面は、アウターパッケージ37の表面とは同一平面内に位置した状態で、アウターパッケージ37の表面から露出した状態になっている。リード部23aが設けられたヘッダーリード23の各側部は、アウターパッケージ37の各側面から露出した状態になっている。
【0027】
このような光結合半導体装置は、次のように製造される。まず、図3に示すような第1リードフレーム10が準備される。この第1リードフレーム10は、直線状に延びるクレードル11と、このクレードル11に対してそれぞれが垂直状態で延出する複数のリード(第1導電体)12とを有している。各リード12の先端部同士は相互に連結されず、フリーな状態になっている。クレードル11には、等しい間隔をあけて複数の位置決め孔11aが設けられている。
【0028】
また、図4に示す第2リードフレーム20も準備される。この第2リードフレーム20は、直線状に延びるクレードル21と、このクレードル21に対してそれぞれが垂直状態で延出する複数の垂直タイバー22とを有している。クレードル21には、等しい間隔をあけて複数の位置決め孔21aが設けられている。そして、各垂直タイバー22の先端部は、クレードル11と平行になったヘッダーリード23にて連結された状態になっている。ヘッダーリード23には、隣接する垂直タイバー22間にて、クレードル11の遠方側に突出したリード部23aがそれぞれ設けられている。各垂直タイバー22は、ヘッダーリード23の近傍部分同士が、各垂直タイバー22とは直交状態になった先端側タイバー24にて連結された状態になっている。
【0029】
第1リードフレーム10のクレードル11と第2リードフレーム20のクレードル21とは等しい幅寸法を有しており、第1リードフレーム10におけるクレードル11から各リード12の先端までの距離は、第2リードフレーム20におけるクレードル21からヘッダーリード23の外側の側縁までの距離にそれぞれ等しくなっている。そして、第2リードフレーム20のヘッダーリード23に設けられた各リード部23aは、第1リードフレーム10の各リード12の幅方向寸法と等しい寸法で横方向に広がった状態になっている。
【0030】
準備された第1リードフレーム10と第2リードフレーム20とは、図5に示すように、それぞれのリード12および垂直タイバー22が同方向に延出するように、それぞれのクレードル11および21同士が重ね合わされる。この場合、第1リードフレーム10の各リード12は、第2リードフレーム20におけるヘッダーリード23上の各リード部23aが先端側の側方に位置するように重ね合わされる。そして、各第1リードフレーム10における各リード12の先端部と、それらの各先端部に対向する第2リードフレーム20のヘッダーリード23部分とが、絶縁ペースト、ペレット、ポリイミド系絶縁シート等の絶縁物31によって、絶縁状態で接合される。これにより、第1リードフレーム10と第2リードフレーム20とが、相互に絶縁された状態で平行に接合された基体30が形成される。
【0031】
このようにして、第1リードフレーム10および第2リードフレーム20が重ね合わされて絶縁物31によって接合された基体30を2組準備する。そして、図6に示すように、一方の基体30における第1リードフレーム10の各リード(第1導電体)12先端部に、発光素子32をそれぞれ導電性ペースト等によってダイボンドするとともに、各発光素子32と、第2リードフレーム20におけるヘッダーリード23の各リード部23aとを、金線等によって構成されたボンディングワイヤー33によってワイヤーボンドする。各発光素子32は、それぞれの発光面が、リード12の先端側の側方に向かうように、それぞれダイボンドされる。
【0032】
他方の基体30も、図7に示すように、第1リードフレーム10における各リード12先端部に、受光素子34をそれぞれダイボンドするとともに、各受光素子34と、第2リードフレーム20におけるヘッダーリード23の各リード部23aとを、金線等によって構成されたボンディングワイヤー35によってワイヤーボンドする。各受光素子34は、それぞれの受光面が、リード12の先端側の側方に向かうように、それぞれダイボンドされる。
【0033】
この場合、発光素子32および受光素子34を、第1リードフレーム10および第2リードフレーム20の各リード部12および22に予めダイボンドしておいて、絶縁物31によって、第1リードフレーム10および第2リードフレーム20を接合し、その後に、ボンディングワイヤー33および35によって発光素子32および受光素子34を、各リード部23aにワイヤーボンドするようにしてもよい。
【0034】
その後、図7に示すように、各発光素子32がダイボンドされた基体30と、各受光素子34がダイボンドされた基体30とを、同一平面内にて、それぞれの基体30における各ヘッダーリード23のリード部23a同士が一定の間隔があけられるように対向させた状態で、モールド金型内に配置し、各発光素子32の発光面と各受光素子34の受光面とを相互に対向させる。そして、図8に示すように、相互に対向したリード部23aに近接してダイボンドされた発光素子32および受光素子34を、ボンディングワイヤー33および35とともに、シリコーン樹脂、ポリイミド系樹脂、シリコーン変成エポキシ樹脂等の透光性樹脂によってモールドする。透光性樹脂は、相互に近接して配置された各リード部23a上にてそれぞれモールドされて、インナーパッケージ36をそれぞれ形成する。これにより、相互に近接して配置された各リード23aは、インナーパッケージ36の外部に位置された状態になり、また、各インナーパッケージ36によって、各基体30同士は結合された状態になる。
【0035】
各インナーパッケージ36によって結合された各基体30の間隔は、インナーパッケージ36内に配置された発光素子32および受光素子34の絶縁距離に基づいて設定される。
【0036】
このような状態になると、図9に斜線で示すように、インナーパッケージ36をモールドするように、遮光性のエポキシ樹脂等によって2次トランスファーモールドする。この場合、エポキシ樹脂は、各基体30の間に全体にわたって充填された状態になる。その後、図9に二点鎖線で示すように、各基体30間の不要なエポキシ樹脂部分がバリとして取り除かれる。これにより、各インナーパッケージ36をそれぞれモールドした遮光性樹脂製のアウターパッケージ37が形成される。
【0037】
このような状態になると、アウターパッケージ37から延出した各第1リードフレーム10のリード12、23等に外装メッキがそれぞれ施され、その後に、図10に斜線で示すように、各基体30における第2リードフレーム20のアウターパッケージ37から延出した垂直タイバー22、ヘッダーリード23、およびタイバー24の各部分がタイバーカットされて除去される。そして、各リード12をクレードル11からカットして、アウターパッケージ37から延出した各リード12および22を、外部端子となるようにそれぞれ所定の形状に屈曲され、図1および図2に示す光結合半導体装置が形成される。
【0038】
その後、発光素子32が接続されるリード12およびリード部23aと、受光素子34が接続されるリード12およびリード部23aとの間の絶縁性を評価するための絶縁耐圧試験、電気特性検査、外観検査、梱包工程等を経て、光結合半導体装置とされる。
【0039】
このような光結合半導体素子は、アウターパッケージ37からは、発光素子32および受光素子34がそれぞれダイボンドされた各リード12のみが、外部端子として外部に延出した状態になっているために、アウターパッケージ37から延出するリードの数が減少し、光結合半導体装置が小型化される。しかも、発光素子32および受光素子34がワイヤーボンドされた各リード部23aは、アウターパッケージ37の表面と同一平面内に位置した状態で外部に露出しているために、各リード部23aを回路基板に対して直接実装することができ、回路基板上における光結合半導体装置の実装に要する面積を小さくすることができる。
【0040】
なお、上記実施の形態では、光学的に結合された一対の発光素子32および受光素子34をモールドする各アウターパッケージ37が1個ずつに分離されるようにタイバーカットする構成であったが、図11に示すように、一対のアウターパッケージ37が一体となるように、タイバーカットするようにしてもよい。この場合には、図12に斜線で示すように、連結される一対のアウターパッケージ37間に位置する各ヘッダーリード23が連結状態で残され、各アウターパッケージ37が、一対のヘッダーリード23にて連結された状態になる。
【0041】
また、図13に示すように、3つのアウターパッケージ37が一体となるようにタイバーカットするようにしてもよい。この場合には、図14に斜線で示すように、連結される各アウターパッケージ37間に位置する一対のヘッダーリード23が連結状態で残され、隣接する一対のアウターパッケージ37が、それぞれ、一対のヘッダーリード23にて連結された状態になる。
【0042】
同様にして、4個以上のアウターパッケージ37が連結された光結合半導体装置とすることも可能である。
【0043】
図15は、4つのアウターパッケージ37を有する光結合半導体装置を示している。この光結合半導体装置は、中央部の一対のアウターパッケージ37の間が、発光素子32側の1つのヘッダーリード23によって連結された状態になっており、各側部にそれぞれ位置する各一対のアウターパッケージ37の間が、受光素子34側の1つのヘッダーリード23によって連結された状態になっている。
このような光結合半導体装置は、中央部に位置する各一対のアウターパッケージ37内の各発光素子32同士は、ヘッダーリード23にて接続された状態になっているが、各側部にそれぞれ位置する各アウターパッケージ37内の発光素子32同士は、相互に独立した状態になっているために、各側部にそれぞれ位置するアウターパッケージ37内の各発光素子32に対して、独立して入力信号を与えることができる。
【0044】
また、各側部にそれぞれ位置する各一対のアウターパッケージ37の各受光素子34は、リード部23aにて接続された状態になっている。従って、回路基板に実装する際に、回路基板に対する回路設計の自由度が増すという利点を有している。
【0045】
図16は、本発明の半導体光結合装置の実施の形態のさらに他の例を示す断面図である。この半導体光結合装置では、絶縁層43を介して第1導電パターン41および第2導電パターン42がそれぞれ層配線された一対の基板40が使用されている。発光素子32は、一方の基板40の第1導電パターン41上に、導電ペースト等によってダイボンドされており、その基板40の第2導電パターン42に、ボンディングワイヤー33によってワイヤーボンドされている。また、受光素子34は、他方の基板40の第1導電パターン41上に、導電ペースト等によってダイボンドされており、その基板40の第2導電パターン42に、ボンディングワイヤー35によってワイヤーボンドされている。発光素子32および受光素子34は、光学的に結合された状態で、透光性の樹脂によって構成されたインナーパッケージ36によってモールドされており、インナーパッケージ36が遮光性の樹脂によって構成されたアウターパッケージ37によってモールドされている。アウターパッケージ37は各基板40の間にも配置されている。
【0046】
各基板40の第1導電パターン41は、それぞれ、アウターパッケージ37から外部に延出した状態になっており、第2導電パターン42は、それぞれアウターパッケージ37の表面から露出した状態になっている。なお、基板40としてはテープ状あるいはシート状であってもよい。
【0047】
上述の各光結合半導体装置は、アウターパッケージ37として、遮光性の樹脂を使用する構成であったが、回路基板に実装した後に、光結合半導体装置全体に、遮光性の粉体塗装、樹脂塗装等を施す場合には、透光性樹脂によって構成してもよい。
【0048】
また、第1リードフレーム10を発光素子32または受光素子34のダイボンド用、第2リードフレーム20をワイヤーボンド用として説明したが、反対に第1リードフレーム10をワイヤーボンド用、第2リードフレーム20を発光素子32または受光素子34のダイボンド用としてもよい。
【0049】
さらに、上述の光結合半導体装置では、インナーパッケージ36とアウターパッケージ37とを別の製造方法で成形される1層モールドタイプとして説明したが、第2リードフレーム20に樹脂止めのタイバーを設けて、モールド金型を改造すれば、インナーパッケージ36とアウターパッケージ37とをそれぞれの金型にて成形できる2層モールドタイプとすることができる。
【0050】
本発明は、光結合半導体装置に限らず、図17に示すような発光半導体装置にも適用できる。この発光半導体装置は、絶縁物51によって絶縁状態で一体化されたリード52およびリード53を有しており、リード52上に発光素子54が導電ペーストによってダイボンドされている。そして、発光素子52とリード部53とが、金線等のボンディングワイヤー55によってワイヤーボンドされている。発光素子54は、応力を緩和するためにシリコーン樹脂等の透光性樹脂56によってモールドされており、また、透光性樹脂56は、ボンディングワイヤー55とともに透光性樹脂によって構成されたパッケージ57によってモールドされている。
【0051】
このような発光半導体装置は、前述の光結合半導体装置の製造方法と同様に、第1リードフレーム10と第2リードフレーム20を使用して製造される。また、絶縁物51によって一体化されたリード52および53に替えて、一対の導電パターンが絶縁状態で設けられた基板を使用してもよい。
【0052】
この場合、発光素子54に替えて、受光素子をリード52にダイボンドし、受光素子をリード53にワイヤーボンドすることにより、本発明の受光半導体装置となる。
【0053】
【発明の効果】
本発明の光半導体装置は、このように、導電体の一部がパッケージから露出した状態になっているために、パッケージから延出する外部端子の数を少なくすることができ、装置全体の小型化が可能になる。また、パッケージから露出した導電体部分を直接、回路基板等に接着することができるために、回路基板上における実装面積も小さくすることができる。
【0054】
本発明の光半導体装置の製造方法は、このような光半導体装置を容易に製造することができ、しかも、大量生産も容易である。
【図面の簡単な説明】
【図1】 本発明の光結合半導体装置の実施の形態の一例を示す断面図である。
【図2】 (a)はその光結合半導体装置の側面図、(b)はその平面図、(c)はその底面図である。
【図3】 その光結合半導体装置の製造に使用されるリードフレームの一例を示す平面図である。
【図4】 その光結合半導体装置の製造に使用される他のリードフレームの一例を示す平面図である。
【図5】 その光結合半導体装置の製造工程における一対のリードフレームを接合して基体とした状態を示す平面図である。
【図6】 その光結合半導体装置の製造工程における基体に発光素子をダイボンドおよびワイヤーボンドした状態を示す平面図である。
【図7】 その光結合半導体装置の製造工程における発光素子がダイボンドされた基体と受光素子がダイボンドされた基体との配置状態を示す平面図である。
【図8】 その光結合半導体装置の製造工程における発光素子および受光素子をインナーパッケージにてモールドした状態を示す平面図である。
【図9】 その光結合半導体装置の製造工程におけるインナーパッケージを遮光性樹脂にてモールドした状態を示す平面図である。
【図10】 その光結合半導体装置の製造工程におけるアウターパッケージを形成した後に実施されるタイバーカット部分を説明するための平面図である。
【図11】 本発明の光結合半導体装置の実施の形態の他の例を示す平面図である。
【図12】 その光結合半導体装置の製造工程におけるアウターパッケージを形成した後に実施されるタイバーカット部分を説明するための平面図である。
【図13】 本発明の光結合半導体装置の実施の形態におけるさらに他の例を示す平面図である。
【図14】 その光結合半導体装置の製造工程におけるアウターパッケージを形成した後に実施されるタイバーカット部分を説明するための平面図である。
【図15】 本発明の光結合半導体装置の実施の形態におけるさらに他の例を示す平面図である。
【図16】 本発明の光結合半導体装置の実施の形態におけるさらに他の例を示す断面図である。
【図17】 本発明発光半導体装置に応用した例を示す断面図である。
【図18】 従来の光結合半導体装置の一例を示す断面図である。
【図19】 従来の光結合半導体装置の他の例を示す断面図である。
【符号の説明】
10 第1リードフレーム
11 クレードル
12 リード(第1導電体)
20 第2リードフレーム
21 クレードル
22 垂直タイバー
23 ヘッダーリード(第2導電体)
23a リード部
30 基体
31 絶縁物
32 発光素子
33 ボンディングワイヤー
34 受光素子
35 ボンディングワイヤー
36 インナーパッケージ
37 アウターパッケージ

Claims (4)

  1. 発光素子および受光素子が光学的に結合した状態でそれぞれダイボンドされており、同一平面内に位置した状態で所定距離だけ離れて配置された一対の第1導電体と、
    各第1導電体に対してそれぞれ絶縁物を介して上下に絶縁状態で積層一体化されており、前記発光素子および受光素子とそれぞれボンディングワイヤーによってワイヤーボンドされた一対の第2導電体と、
    前記発光素子および受光素子を、光学的に結合した状態で、各ボンディングワイヤーとともにモールドする透光性樹脂製のインナーパッケージと、
    そのインナーパッケージをモールドするアウターパッケージと、を具備し、
    前記各第1導電体の一部がアウターパッケージからそれぞれ外部に延出するとともに、前記第2導電体の前記ボンディングワイヤーのボンディングされた面とは反対側の面が前記アウターパッケージの底面と同一平面内に位置した状態で該底面に露出していることを特徴とする光半導体装置。
  2. 前記各第1導電体および第2導電体は、基板に相互に絶縁状態で層配線された導電性パターンである請求項1に記載の光半導体装置。
  3. 請求項1に記載の光半導体装置を複数有しており、隣接する光半導体装置のいずれかの導電体同士が一体になっている光半導体装置。
  4. 一対の導電体が絶縁物を介して上下に絶縁状態で積層一体化された一方の基体の一方の導電体に発光素子をダイボンドするとともに、その発光素子を他方の導電体にボンディングワイヤーによってワイヤーボンドする工程と、
    一対の導電体が絶縁物を介して上下に絶縁状態で積層一体化された他の基体の一方の導電体に受光素子をダイボンドするとともに、その受光素子を他方の導電体にボンディングワイヤーによってワイヤーボンドする工程と、
    発光素子および受光素子が光学的に結合するように、同一平面内に位置した状態で所定距離だけ離れて各基体同士を配置して、透光性樹脂によって、発光素子および受光素子をボンディングワイヤーとともにモールドしてインナーパッケージを形成する工程と、
    各基体の一方の導電体がそれぞれ延出した状態になるように、かつ、各基体の他方の導電体の前記ボンディングワイヤーのボンディングされた面とは反対側の面がそれぞれモールドの底面と同一平面内に位置した状態で該底面に露出するように、インナーパッケージを樹脂にてモールドしてアウターパッケージを形成する工程と、
    を包含することを特徴とする光半導体装置の製造方法。
JP19975395A 1995-08-04 1995-08-04 光半導体装置およびその製造方法 Expired - Fee Related JP3710522B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19975395A JP3710522B2 (ja) 1995-08-04 1995-08-04 光半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19975395A JP3710522B2 (ja) 1995-08-04 1995-08-04 光半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH0951121A JPH0951121A (ja) 1997-02-18
JP3710522B2 true JP3710522B2 (ja) 2005-10-26

Family

ID=16413059

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19975395A Expired - Fee Related JP3710522B2 (ja) 1995-08-04 1995-08-04 光半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP3710522B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100304489B1 (ko) * 1998-11-16 2001-11-22 이택렬 포토커플러및그제작방법
JP2008072010A (ja) * 2006-09-15 2008-03-27 Nitto Denko Corp 片面封止型光半導体装置の製造方法およびそれにより得られる片面封止型光半導体装置

Also Published As

Publication number Publication date
JPH0951121A (ja) 1997-02-18

Similar Documents

Publication Publication Date Title
JP2000133767A (ja) 積層化半導体パッケ―ジ及びその製造方法
KR20010004562A (ko) 칩 사이즈 스택 패키지 및 그의 제조 방법
JPH08148603A (ja) ボールグリッドアレイ型半導体装置およびその製造方法
US20050051877A1 (en) Semiconductor package having high quantity of I/O connections and method for fabricating the same
US20080073779A1 (en) Stacked semiconductor package and method of manufacturing the same
US6791166B1 (en) Stackable lead frame package using exposed internal lead traces
JP3710522B2 (ja) 光半導体装置およびその製造方法
KR100788341B1 (ko) 칩 적층형 반도체 패키지
US20150084171A1 (en) No-lead semiconductor package and method of manufacturing the same
KR100390466B1 (ko) 멀티칩 모듈 반도체패키지
CN218160365U (zh) 封装结构
KR100239703B1 (ko) 3차원 반도체 패키지 및 그 제조방법
JP3495566B2 (ja) 半導体装置
KR100221918B1 (ko) 칩 스케일 패키지
KR100601760B1 (ko) 스택형 패키지 및 그 제조 방법
KR0151898B1 (ko) 기판을 이용한 센터 패드형태의 칩이 적용된 멀티칩 패키지
KR100267220B1 (ko) 반도체소자패키지및그의제조방법
JP2503029B2 (ja) 薄型構造の半導体装置の製造方法
KR100537893B1 (ko) 리드 프레임과 이를 이용한 적층 칩 패키지
KR100460285B1 (ko) 스택 패키지 및 그 제조방법
KR100413475B1 (ko) 회로패턴을 갖는 필름어드헤시브 및 이를 이용한 멀티칩모듈 반도체패키지
JP3434633B2 (ja) 樹脂封止型半導体装置
KR20010018965A (ko) 멀티 칩 패키지 실장 방법
JPH09181256A (ja) 半導体装置
KR100246368B1 (ko) 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050426

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050704

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050810

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080819

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090819

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees