KR100460285B1 - 스택 패키지 및 그 제조방법 - Google Patents

Abstract

본 발명은 반도체 패키지의 용량을 증대시키기 위한 적층(STACK) 패키지 및 그 제조방법에 관한 것으로서, 본 발명의 목적은, 기 제조된 두 개의 반도체 패키지를 상하로 마주보도록 하여 하나의 절연물질로써 일체형으로 몰딩함으로서 하나의 패키지 내에 두 개의 반도체 패키지가 내장되도록 함으로서, 상하부 패키지를 외부 환경으로부터 보호하여 전기적 특성을 향상시켜 수명을 연장시키고, 또 대량 생산을 할 수 있도록 함으로서 단가를 절감할 수 있도록 한 스택 패키지 및 그 제조방법을 제공하는데 있다.

Description

스택 패키지 및 그 제조방법{A stack semiconductor package and it's manufacture method}

본 발명은 스택 패키지 및 그 제조방법에 관한 것으로, 더욱 상세하게는 반도체 패키지의 용량을 증대시키기 위한 적층(STACK) 패키지로서 두 개의 패키지를 상하로 마주보도록 하여 하나의 절연물질로써 일체형으로 몰딩함으로서 하나의 패키지 내에 두 개의 반도체 패키지가 내장되도록 한 것이다.

최근 반도체칩의 용량 증대는 빠른 속도로 진행되고 있다. 특히 고집적화를 이룰 수 있는 방법으로는 반도체칩의 한정된 공간 내에 보다 많은 수의 셀을 제조해 넣는 기술이 일반적으로 알려지고 있으나, 이와 같은 방법은 정밀한 미세 선폭을 요구하는 등 고난도의 기술과 많은 개발시간을 필요로 한다.

따라서 최근에는 보다 쉬운 방법으로 고집적화를 이룰 수 있는 스택(STACK) 패키지 기술이 개발되어 이에 대한 연구가 활발히 진행되고 있다. 여기서, 상기 스택 패키지란 적어도 2개 이상의 반도체칩을 쌓아 올려 메모리 용량을 증대시키도록 한 기술이다.

이러한 스택 패키지에는 두 개 이상의 반도체칩을 하나의 패키지 내에 적층하는 것 이외에도, 기 제조되어 있는 반도체 패키지를 적층하는 것이 있으며, 이와 같이 기 제조된 반도체 패키지를 2~3층 또는 그 이상으로 쌓아 올려 스택 패키지를 구성하는 것이 비용 측면에서 매우 유리한 장점을 가진다.

이와 같이 기 제조된 반도체 패키지를 적층하여 스택 패키지를 만들기 위한 종래의 예들을 도 2a ~ 도 2c 및 도 3a ~ 도 3c에 나타내었다.

도 2a ~ 도 2c는 종래의 반도체 패키지(TSOP)를 상하 적층 형태로서 입출력단자들을 리포밍(REFORMING)하여 붙여 용량을 두 배로 증가시키는 방법을 나타낸 것이고, 도 3a ~ 3c는 상하 패키지의 입출력단자들을 핀 다음 외부 리드를 별도로 만들어 끼우거나 전도성 접착제로 부착 되도록 한 구조를 나타낸 것이다.

이와 같은 종래의 적층 패키지를 설명하기에 앞서 기 제작된 반도체 패키지(TSOP TYPE)의 일 예를 도 1을 참조하여 설명한다.

도 1은 기 제작된 반도체 패키지의 구성을 나타낸 단면도이다.

도 1에 나타낸 바와 같이 기 제작된 반도체 패키지(10)는, 전자회로가 직접되어 있는 반도체칩(12)과, 그 반도체칩(12)의 신호를 외부로 전달하기 위한 입출력단자(14)와, 상기 입출력단자(14)와 반도체칩(12)의 칩패드를 전기적으로 연결하기 위여 신호를 전달하기 위한 신호전달수단(16) 및 상기 반도체칩(12)을 외부 환경으로부터 보호호기 위하여 신호전달수단(16)과 입출력단자(14)의 일부를 포함하여 반도체칩(12)의 외부를 절연물질(18)(수지재, 컴파운드)로서 감싸도록 몰딩하여 구성된다.

여기서, 상기 입출력단자(14)는 절연물질(18)의 내측에 위치하는 인너리드(14a)와, 그 인너리드(14b)에 연장되어 절연물질(18)의 외부로 위치하는 아웃리드(14b)로 구성된다. 또한, 상기 신호전달수단(16)은 반도체칩(12)에 구비되는 칩패드와 리드(14)를 연결하는 것으로 와이어 및 본딩패드 등에 의해 연결될 수 있다.

이와 같은 반도체 패키지를 적층하여 도 2c와 도 3c에 나타낸 바와 같은 스택 패키지를 만드는 것이다.

도 2a 내지 도 2c는 기 제조된 반도체 패키지를 이용하여 종래의 스택 패키지를 만들기 위한 일 예를 나타낸 도면이다.

도 2a는 기 제조되어 있는 두 개의 반도체 패키지(10a,10b)에 대한 외부를 나타낸 것으로, 이러한 패키지는 도 1에서 설명하였다.

도 2b는 상기 기 제조된 반도체 패키지(10a,10b) 두 개를 적층하여 스택 패키지를 만들기 위한 것으로, 상부에 위치하는 반도체 패키지(10a)의 아웃리드(14b)를 펴 수직으로 리포밍한 상태를 나타낸 것이다.

도 2c는 스택 패키지의 완성 상태로서, 상부에 위치하는 패키지(10a)의 아웃리드(14b)를 수직으로 리포밍한 상태에서 하부에 위치하는 반도체 패키지(10b)의 아웃리드(14b)의 어깨에 솔더링하여 스택 패키지(101)를 완성한 것이다.

이러한 스택 패키지(101)는 상부 패키지(10a)의 신호가 하부 패키지(10b)의 아웃리드(14b)를 통해서 통합되어 외부로 전달하도록 함으로서 메모리 용량을 두 배로 증대시킬 수 있다.

도 3a 내지 도 3c는 기 제조된 반도체 패키지를 이용하여 종래의 스택 패키지를 만들기 다른 예를 나타낸 도면이다.

도 3a는 기 제조되어 있는 두 개의 반도체 패키지(10a,10b)에 대한 외부를 나타낸 것으로, 이러한 패키지는 도 1에서 설명하였다.

도 3b는 상기 기 제조된 반도체 패키지(10a,10b) 두 개를 적층하여 스택 패키지를 만들기 위한 것으로, 상부에 위치하는 반도체 패키지(10a)와 하부에 위치하는 반도체 패키지(10b)의 각 아웃리드(14b)들을 펴 절단하고, 별도의 외부리드(11)를 구비한 것이다.

도 3c는 스택 패키지의 완성 상태로서, 상기 상하부 패키지(10a,10b)의 각 리드(14)를 외부리드(11)에 삽입하여 솔더링하거나 붙이는 것에 의해 스택 패키지(102)를 완성한 것이다.

이러한 스택 패키지(102)는 상하부 패키지(10a,10b)의 신호가 외부리드(11)를 통해서 통합되어 외부로 전달하도록 함으로서 메모리 용량을 두 배로 증대시킬 수 있다.

그러나, 이와 같은 종래의 스택 패키지들(101,102)은 외부에서 리드를 연결하는 방법으로 내부에서 상하 엇갈리는 핀(PIN)이 있을 경우 외부에서 별도의 선을 이용하여 연결해야 함으로 대량 생산이 쉽지 않다는 단점이 있다. 따라서, 대량 생산이 어려움으로 인해 제품 제작 코스트(COST)가 높은 단점을 지니고 있다.

또한, 이러한 종래의 스택 패키지들은 상하부 패키지의 리드들이 외부에서 솔더링되어 있어 외부 환경으로부터 보호를 받지 못하여 전기적 수명이 단축되는 등의 단점을 지니고 있다.

본 발명의 목적은 기 제조된 두 개의 반도체 패키지를 상하로 마주보도록 하여 하나의 절연물질로써 일체형으로 몰딩하는 것에 의해 하나의 패키지 내에 두 개의 반도체 패키지가 내장되도록 함으로서, 상하부 패키지를 외부 환경으로부터 보호하여 전기적 특성을 향상시켜 수명을 연장시키고, 또 대량 생산을 할 수 있도록 함으로서 단가를 절감할 수 있도록 한 스택 패키지 및 그 제조방법을 제공하는데 있다.

조 1은 기 제조된 반도체 패키지의 구성을 나타낸 단면도이고,

도 2a 내지 도 2c는 기 제조된 반도체 패키지를 이용하여 종래의 스택 패키지를 만들기 위한 일 예를 나타낸 도면이고,

도 3a 내지 도 3c는 기 제조된 반도체 패키지를 이용하여 종래의 스택 패키지를 만들기 다른 예를 나타낸 도면이고,

도 4a 내지 도 4c는 기 제조된 반도체 패키지를 이용하여 본 발명에 따른 스택 패키지를 만들기 위한 실시 예를 나타낸 도면이고,

도 5는 본 발명에 따른 스택 패키지를 만들기 위한 요부 구성을 설명하는 사시도이고,

도 6은 본 발명에 따른 스택 패키지의 실시 예를 나타낸 단면도이다.

* 도면의 주요 부분에 대한 부호의 설명 *

100 - 스택 패키지 110 - 리드

112 - 인너리드 114 - 아웃리드

120 - 절연물질

상기 목적을 달성하기 위한 본 발명에 따른 스택 패키지는, 기 제조된 적어도 두 개의 반도체 패키지를 적층하여 구성한 스택 패키지에 있어서, 전자회로가 집적되어 있는 반도체칩이 내장되고 그 반도체칩의 신호를 외부로 전달하는 입출력단자들을 갖는 적어도 두 개의 반도체 패키지; 상기 두 개의 패키지가 상하부에서 마주보도록 위치되며 그 패키지의 입출력단자들이 본딩되는 인너리드와 상기 인너리드에서 연장되어 상기 패키지의 신호를 외부로 전달하는 아웃리드로 이루어진 리드; 및 상기 인너리드를 포함하여 상기 두 개의 패키지를 일체형으로 감싼 절연물질을 포함하는 것을 특징으로 한다.

상기 인너리드에는 홀을 형성하고 그 홀에는 상하부에서 마주보도록 위치된 패키지들의 아웃리드가 삽입되어 솔더링에 의해 본딩된 것을 특징으로 한다.

또한, 상하부에 마주보도록 위치된 패키지의 사이에는 접착제가 더 설치되어 있는 것을 특징으로 한다.

그리고, 상하부에 마주보도록 위치된 패키지의 윗면에는 각각 방열판이 더 설치되어 있는 것을 특징으로 한다.

상기 목적을 달성하기 위한 본 발명에 따른 스택 패키지의 제조방법은, 스택 패키지의 제조방법에 있어서, 전자회로가 집적되어 있는 반도체칩이 내장되고 그 반도체칩의 신호를 외부로 전달하기 위한 입출력단자들을 갖는 적어도 두 개의 반도체 패키지를 제공하는 단계; 상기 각 패키지들에 구비된 입출력단자들을 평평하게 펴주는 단계; 상기 각 패키지들의 밑면과 측면을 그라인딩하여 패키지의 두께를 얇게 하는 단계; 상기 각 패키지들의 입출력단자들을 수직하게 절곡하는 리포밍 단계; 상기 각 패키지들의 신호를 외부로 전달하기 위해 신호전달경로를 이루는 인너리드와 아웃리드로 이루어진 리드프레임을 제공하는 단계; 상기 리드프레임의 상하부에 각 패키지들을 서로 마주보도록 위치하고 그 패키지들의 입출력단자들을 상기 리드프레임의 인너리드와 접속되도록 본딩하는 단계; 상기 각 패키지들과 리드프레임의 인너리드를 수지로써 몰딩하는 단계; 상기 리드프레임의 아웃리드의 표면에 솔더플레이팅 하는 단계; 및 상기 리드프레이의 아웃리드를 소정 형상으로 절곡하는 트림/포밍 단계를 포함하는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 더욱 상세하게 설명한다.

도 4a 내지 도 4c는 기 제조된 반도체 패키지를 이용하여 본 발명에 따른 스택 패키지를 만들기 위한 실시 예를 나타낸 도면을 나타낸 것이고, 도 5는 본 발명에 따른 스택 패키지를 만들기 위한 요부 구성을 설명하는 사시도를 나타낸 것으로, 상기 종래 구성과 같은 부분에 대해서는 중복 설명을 피하기 위하여 동일 부호로서 표시하였다.

도 4a는 기 제조되어 있는 반도체 패키지(10)의 외부를 나타낸 것으로, 이러한 패키지는 도 1에서 설명하였다.

도 4b는 기 제조된 두 개의 반도체 패키지(10a,10b)를 적층하여 본 발명에 따른 스택 패키지를 만들기 위한 것으로, 상하부에 위치하는 반도체 패키지(10a,10b)의 입출력단자(14b)들을 수평으로 편 후, 다시 수직하게 리포밍한 상태에서 상하부 패키지(10a,10b)를 서로 마주도록 위치한 것이다. 이때, 상기 수직하게 리포밍되는 입출력단자(14b)들의 폭은 상하부 패키지(10a,10b)가 서로 다르게 하는 것이 좋다.

도 4c는 본 발명에 따른 완성된 스택 패키지(100)를 나타낸 것으로, 상부에 위치하는 패키지(10a)의 입출력단자(14b)들과, 하부에 위치하는 패키지(10b)의 입출력단자(14)들을, 별도로 구비한 리드(110)의 인너리드(112)에 솔더링하는 것에 의해 연결하고, 그 외부를 다시 절연물질(120)(수지재, 컴파운드)로서 감싸도록 몰딩하는 것에 의해 스택 패키지(100)를 완성한 것이다. 여기서, 상기 절연물질(120)로서는 반도체 패키지의 제조시 통상적으로 이용하는 몰딩 컴파운드를 이용함이 좋다.

도 5는 본 발명에 따른 스택 패키지를 만들기 위한 요부 구성을 설명하는 사시도이다.

도 5에는 상부 패키지(10a)와 하부 패키지(10b)의 각 입출력단자(14b)들을 별도로 구비한 리드(110)의 인너리드(112)에 솔더링하여 본딩되는 상태의 일 예가 도시되어 있는 것으로, 상기 인너리드(112)에는 홀(116)을 형성하고, 그 홀(116)에 상부 패키지(10a)의 입출력단자(14b)들과 하부 패키지(10b)의 입출력단자(14b)들을 각각 삽입하여 솔더링하는 것에 의해 연결되도록 한다.

도 6은 본 발명에 따른 스택 패키지의 실시 예를 나타낸 단면도이다.

도 6에 나타낸 실시 예는 본 발명에 따른 스택 패키지의 구조와 동일하나 절연물질(120)의 내부에 방열판(140)이 더 설치되어 있는 것에 차이가 있다. 이 방열판(140)은 스택 패키지(100)의 내부에 설치되는 상하부 패키지(10a,10b)의 윗면에접촉되도록 하여 설치되는 것으로, 상기 방열판(140)에 의해 열을 외부로 방출할 수 있도록 한다. 이러한 방열판(140)의 설치는 통상 패키지의 제조공정에서 이용하고 있는 기술임으로 그 자세한 설명은 생략한다.

이와 같이 구성되는 본 발명에 따른 스택 패키지(100)에 따르면, 적어도 두 개의 반도체 패키지(10a,10b)가 구비되어 있다. 상기 반도체 패키지(10a,10b)는 통상의 방법에 의해 기 제조된 것으로, 내부에는 전자회로가 직접되어 있는 반도체칩이 내장되고, 그 반도체칩의 신호를 외부로 전달하기 위한 입출력단자(14b)들을 갖으며, 상기 반도체칩을 외부 환경으로부터 보호하기 위해 절연물질(18)(수지재)로서 몰딩되어 있다.

본 발명에 따르면, 상기 두 개의 패키지(10a,10b)가 상하부에서 마주보도록 위치되며 그 마주보는 패키지(10a,10b)의 입출력단자(14b)들이 본딩되는 인너리드(112)와 상기 인너리드(112)에서 연장되어 상기 패키지의 신호를 외부로 전달하는 아웃리드(114)로 이루어진 별도의 리드(110)를 구비하고 있다. 이러한 리드(110)는 리드프레임의 구성에 의해서 구비되는 것으로, 상기 리드프레임은 통상 반도체 패키지의 제조공정에서 사용하는 리드프레임의 구조와 동일한 것을 이용하면 된다.

본 발명에 따르면, 상기 인너리드(112)를 포함하여 상기 두 개의 패키지를 일체형으로 감싼 몰드컴파운드(120)를 구비하고 있다. 따라서, 본 발명에 따르면, 두 개의 패키지(10a,10b)를 하나의 수지재로서 몰딩하여 일체형으로 구비함으로서, 적층되는 패키지들을 보호할 수 있고, 이는 전기적 특성을 향상시키는 효과가 있다.

또한, 본 발명에 따르면, 서로 마주보도록 하는 상하부 패키지(10a,10b)의 사이에는 접착제(130)를 더 설치할 수 있다. 이와 같이 접착제(130)를 설치하게 되면 그 접착제(130)에 의해 상하부 패키지(10a,10b)를 보다 견고하게 지지할 수 있는 효과가 있다.

이와 같은 본 발명의 스택 패키지(100)는, 상부 패키지(10a)의 신호와 하부 패키지(10b)의 신호가 상기 리드(110)의 인너리드(112)를 통해서 통합되어 아웃리드(114)를 통해 외부로 전달하도록 함으로서 메모리 용량을 두 배로 증대시킬 수 있다.

또한, 외부가 수지재로 감싸져 일체형으로 되어 있음으로서 외부 환경으로부터 보호할 수 있고, 이는 전기적인 특성의 향상을 가져온다. 그리고, 리드프레임을 이용함으로서 한번에 8~10 정도의 스택 패키지를 동시에 생산할 수 있어 대량생산을 가능하게 한다.

이와 같은 본 발명에 따른 스택 패키지를 완성하기 위한 제조 방법을 설명하면, 먼저 전자회로가 집적되어 있는 반도체칩이 내장되고 그 반도체칩의 신호를 외부로 전달하는 입출력단자(14b)들을 갖는 적어도 두 개의 반도체 패키지(10a,10b)를 제공한다.

이와 같이 제공된 반도체 패키지(10a,10b)들은, 그 패키지에 구비된 입출력단자(14b)들을 평평하게 펴 주고, 각 패키지(10a,10b)들의 밑면과 측면을 그라인딩하여 패키지의 두께를 얇게 하며, 상기 각 패키지(10a,10b)들의 입출력단자(14b)들을 다시 수직하게 절곡한다. 이와 같이 각 패키지(10a,10b)의 두께를 얇게 하는 것과 또 입출력단자(14b)들을 리포밍하는 기술이 본 발명의 특징을 이룰 수 있다.

다음으로, 상기 각 패키지(10a,10b)들의 신호를 외부로 전달하기 위해 신호전달경로를 이루는 인너리드(112)와 아웃리드(114)로 이루어진 리드(110)를 갖는 리드프레임을 제공한다.

이와 같이 제공된 리드프레임의 상하부에 각 패키지(10a,10b)들을 서로 마주보도록 위치하고 그 패키지(10a,10b)들의 입출력단자(14b)들을 상기 리드프레임의 인너리드(112)와 접속되도록 본딩한 다음, 상기 각 패키지(10a,10b)와 인너리드(112)를 포함하여 절연물질(120)(수지재)로서 몰딩하여 일체화한다.

이와 같이 몰딩된 상태에서 상기 리드의 표면에 솔더플레이팅 하고, 그 리드를 트림/포밍 공정을 거쳐 상기 리드프레임의 아웃리드(114)를 소정의 형상으로 절곡하여 스택 패키지(100)를 완성하는 것으로, 이와 같이 완성된 스택 패키지(100)는 테스트(검사) 공정을 통과하여 제품으로서 포장되어 출하된다.

이와 같이 완성된 본 발명의 스택 패키지의 가장 큰 특징은 기 제조되어 있는 적어도 두 개의 반도체 패키지를 하나의 패키지 내에서 일체형으로 몰딩하고, 그 반도체 패키지의 신호는 리드를 통해 통합하여 외부로 전달되도록 한 것에 있다.

이상 설명에서 알 수 있는 바와 같이 본 발명에 따르면, 상하부 패키지의 입출력단자들을 짧게 하여 별도의 리드와 본딩하고 그 본딩된 부분을 포함하여 수지재로서 몰딩함으로서 전기적 특성이 향상된다. 또한, 기 제조된 반도체 패키지를 적층시 별도의 리드프레임을 이용함으로서 대량생산을 할 수 있고, 또 리드프레임을 이용함으로서 상하부 패키지에서 서로 다른 리드와 연결할 시 리드프레임의 인너리드를 이용하여 연결되도록 함으로서 별도의 외부 리드선이 필요치 않는 장점이 이다.

Claims (5)

1. 기 제조된 적어도 두 개의 반도체 패키지를 적층하여 구성한 스택 패키지에 있어서,

   전자회로가 집적되어 있는 반도체칩이 내장되고 그 반도체칩의 신호를 외부로 전달하기 위한 입출력단자들을 갖는 적어도 두 개의 반도체 패키지;

   상기 두 개의 패키지가 상하부에서 마주보도록 위치되며 그 패키지의 입출력잔자들이 본딩되는 인너리드와 상기 인너리드에서 연장되어 상기 패키지의 신호를 외부로 전달하는 아웃리드로 이루어진 리드; 및

   상기 인너리드를 포함하여 상기 두 개의 패키지를 일체형으로 감싼 절연물질을 포함하는 것을 특징으로 하는 스택 패키지.
2. 제 1항에 있어서, 상기 인너리드에는 홀을 형성하고 그 홀에는 상하부에서 마주보도록 위치된 패키지들의 입출력단자들이 삽입되어 솔더링에 의해 본딩된 것을 특징으로 하는 스택 패키지.
3. 제 1항에 있어서, 상하부에 마주보도록 위치된 패키지의 사이에는 접착제가 더 설치되어 있는 것을 특징으로 하는 스택 패키지.
4. 제 1항에 있어서, 상하부에 마주보도록 위치된 패키지의 윗면에는 각각 방열판이 더 설치되어 있는 것을 특징으로 하는 스택 패키지.
5. 스택 패키지의 제조방법에 있어서,

   전자회로가 집적되어 있는 반도체칩이 내장되고 그 반도체칩의 신호를 외부로 전달하기 위한 입출력단자들을 갖는 적어도 두 개의 반도체 패키지를 제공하는 단계;

   상기 각 패키지들에 구비된 입출력단자들을 평평하게 펴주는 단계;

   상기 각 패키지들의 밑면과 측면을 그라인딩하여 패키지의 두께를 얇게 하는 단계;

   상기 각 패키지들의 입출력단자들을 수직하게 절곡하는 리포밍 단계;

   상기 각 패키지들의 신호를 외부로 전달하기 위해 신호전달경로를 이루는 인너리드와 아웃리드로 이루어지는 리드프레임을 제공하는 단계;

   상기 리드프레임의 상하부에 각 패키지들을 서로 마주보도록 위치하고 그 패키지들의 입출력단자들을 상기 리드프레임의 인너리드와 접속되도록 본딩하는 단계;

   상기 각 패키지들과 리드프레임의 인너리드를 수지로써 몰딩하는 단계;

   상기 리드프레임의 아웃리드의 표면에 솔더플레이팅 하는 단계; 및

   상기 리드프레이의 아웃리드를 소정 형상으로 절곡하는 트림/포밍 단계를 포함하는 것을 특징으로 하는 스택 패키지의 제조방법.