CN218160365U - 封装结构 - Google Patents

封装结构 Download PDF

Info

Publication number
CN218160365U
CN218160365U CN202222337515.3U CN202222337515U CN218160365U CN 218160365 U CN218160365 U CN 218160365U CN 202222337515 U CN202222337515 U CN 202222337515U CN 218160365 U CN218160365 U CN 218160365U
Authority
CN
China
Prior art keywords
pins
leads
package structure
frame
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202222337515.3U
Other languages
English (en)
Inventor
涂正磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Joulwatt Technology Co Ltd
Original Assignee
Joulwatt Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Joulwatt Technology Co Ltd filed Critical Joulwatt Technology Co Ltd
Priority to CN202222337515.3U priority Critical patent/CN218160365U/zh
Application granted granted Critical
Publication of CN218160365U publication Critical patent/CN218160365U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

本实用新型涉及半导体封装技术领域，提供了一种封装结构，包括：第一框架，包括多个第一引脚；第二框架，包括多个第二引脚，多个第二引脚通过粘接剂粘接在多个第一引脚的上表面；半导体芯片，半导体芯片上的多个焊盘通过多个引线分别与多个第一引脚和多个第二引脚电性连接；封装胶体，包覆第一框架、第二框架、半导体芯片和多个引线，其中，多个第一引脚的底面从封装胶体的底面露出，多个第二引脚延伸至封装胶体的侧面之外。本实用新型在不增加封装体积的情况下，可以将封装结构的引脚数量增加一倍以上，并且能够保证芯片和引线的安全性和完整性。

Description

封装结构
技术领域
本实用新型涉及半导体封装技术领域，具体涉及一种封装结构。
背景技术
半导体芯片通常封装入塑料封装以在恶劣环境下提供保护，并且塑料封装能够使得半导体芯片与基底(substrate)或电路板之间电性连接。这种集成电路(integratedcircuit)封装典型地包括金属基底或引线框架(leadframe)、安装在引线框架的基岛上的半导体芯片以及将半导体芯片上的接合垫电性耦接至引线框架的内部引脚焊盘的引线。引线框架、引线以及半导体芯片典型地封装于塑封料中。
后端封装产业的技术发展趋势可以概括为“更小空间拥有更多功能的发展趋势”。集成电路芯片(integrated circuit chip)复杂度越来越高，使得引线框架封装的外部连接引脚的数目增加。由于引脚数增加，封装的成本也相应地增加。
QFN(Quad Flat No-lead Package，方形扁平无引脚封装)或QFP(Quad FlatPackage，小型方块平面封装)都是常用的表面贴装型封装结构，封装的底部中央位置有一个裸露焊盘用来导热，围绕焊盘的封装外围四周有实现电气连结的导电焊盘。目前现存的QFN或QFP封装类型的外部连接引脚的数目有限，严重影响封装产品对外部连接引脚数目的需求，使得外部链接引脚需求多的产品只能被迫更换为BGA(Ball Grid Array，球状矩阵排列)类封装，导致产品成本增加。
因此，有必要提供改进的技术方案以克服现有技术中存在的以上技术问题。
实用新型内容
为了解决上述技术问题，本实用新型提供了一种封装结构，利用双层框架，在不增加封装体积的情况下，可以将封装结构的引脚数量增加一倍以上，并且能够保证芯片和引线的安全性和完整性。
根据本实用新型第一方面，提供了一种封装结构，包括：第一框架，包括多个第一引脚；
第二框架，包括多个第二引脚，所述多个第二引脚通过粘接剂粘接在所述多个第一引脚的上表面；
半导体芯片，所述半导体芯片上的多个焊盘通过多个引线分别与所述多个第一引脚和所述多个第二引脚电性连接；
封装胶体，包覆所述第一框架、所述第二框架、所述半导体芯片和所述多个引线，
其中，所述多个第一引脚的底面从所述封装胶体的底面露出，所述多个第二引脚延伸至所述封装胶体的侧面之外。
可选地，所述多个第二引脚延伸至所述封装胶体的侧面之外的部分具有弯折部，所述弯折部的底面与所述多个第一引脚的底面齐平且间隔预定距离。
可选地，所述粘接剂为绝缘胶。
可选地，所述粘接剂为导电胶。
可选地，所述第二引脚中的一部分与对应的第一引脚之间通过绝缘胶粘接，所述第二引脚中的另一部分与对应的第一引脚之间通过导电胶粘接。
可选地，所述第一框架还包括基岛，所述半导体芯片贴装在所述基岛上。
可选地，所述多个第一引脚和所述多个第二引脚上均具有镀银区域，所述半导体芯片上的多个焊盘通过多个引线分别与所述多个第一引脚和所述多个第二引脚上的镀银区域连接。
可选地，在所述封装胶体内，每个第一引脚均具有未被第二引脚覆盖的区域。
可选地，第二引脚的数量小于等于第一引脚的数量。
可选地，第二引脚与第一引脚粘接部分的尺寸一致。
可选地，所述多个第一引脚中的至少一个引脚与所述基岛一体连接。
本实用新型的有益效果至少包括：
本实用新型实施例利用双层框架，在封装结构的底面和侧面均形成有输出引脚，从而在不增加封装体积的情况下，将封装结构的引脚数量增加了一倍以上，并且能够保证芯片和引线的安全性和完整性，同时可以适用于不同电位需求的场合。
应当说明的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本实用新型。
附图说明
图1示出根据本实用新型实施例提供的封装结构的剖面示意图；
图2示出根据本实用新型实施例提供的第一框架的结构示意图；
图3示出根据本实用新型实施例提供的第二框架的结构示意图。
具体实施方式
为了便于理解本实用新型，下面将参照相关附图对本实用新型进行更全面的描述。附图中给出了本实用新型的较佳实施例。但是，本实用新型可以通过不同的形式来实现，并不限于本文所描述的实施例。相反的，提供这些实施例的目的是使对本实用新型的公开内容的理解更加透彻全面。
结合图1、图2和图3，本实用新型实施例提供了一种封装结构，包括：第一框架1、第二框架2、半导体芯片3和封装胶体5。
第一框架1包括位于中央区域的基岛12以及环绕基岛12设置的多个第一引脚11。第二框架2包括多个第二引脚21，该多个第二引脚21通过粘接剂7粘接在多个第一引脚11的上表面。半导体芯片3的背面通过导电胶6贴附在基岛12上，且半导体芯片3上的多个焊盘通过多个引线4分别与多个第一引脚11和多个第二引脚21电性连接。封装胶体5包覆第一框架1、第二框架2、半导体芯片3和多个引线4。
第一框架1为封装结构中的第一层框架，例如可以是QFN框架结构。如图2所示，本实施例中，第一引脚11设置有四组，分别分布在基岛12的四个侧壁位置，且与基岛12之间具有间隙。每组第一引脚11均设置有多个。在封装完成后，每个第一引脚11的底面从封装胶体5的底面露出从而可作为封装结构的输出引脚，每个第一引脚11远离基岛12的一端侧面可以从封装胶体5的侧面对应位置露出(但并不会延伸至封装胶体5的侧面之外)，也可以不露出。
在一些可选实施例中，多个第一引脚11中存在至少一个与基岛12一体连接的引脚，这些引脚可作为封装结构的散热引脚来增强封装结构的散热性能。
第二框架2为封装结构中的第二层框架，其位于第一框架1的上方，第二框架2例如可以是QFP框架结构，其第二引脚21的数量小于等于第一框架1中第一引脚11的数量，具体可根据实际对引脚数量的需求进行选择设置。当第二引脚21的数量小于第一框架1中第一引脚11的数量时，多个第二引脚21可在多个第一引脚11上根据需求随意设置，只要满足一个第二引脚对应一个第一引脚即可。当第二引脚21的数量等于第一框架1中第一引脚11的数量时，多个第二引脚21一一对应的设置在多个第一引脚11上，即此时每个第一引脚11上均对应设置有一个第二引脚21。示例性地，如图3所示，本实施例中第二引脚21同样设置有四组，且每组第二引脚21同样设置有多个。在封装完成后，每个第二引脚21远离芯片3的一端延伸至封装胶体5的侧面之外，从而也可作为封装结构的输出引脚。
具体地，如图1所示，多个第二引脚21延伸至封装胶体5的侧面之外的部分具有弯折部，该弯折部的底面与多个第一引脚11的底面齐平且间隔预定距离，使得封装结构的多个第一引脚11和多个第二引脚21均能够作为单独引脚进行使用，且在封装结构的应用中，其多个第一引脚11和多个第二引脚21能够被同时焊接连入电路中来实现对应的功能，实现了对封装结构的可用引脚数量的扩展，且引脚数量扩展后的封装结构的引脚设计符合现有的常规封装结构的引脚设计规范，外观美观。
可以理解，在一些芯片较高较厚场合，芯片本身或引线等比较接近于封装胶体的上表面，本实施例中分别从封装胶体5的底面和侧面引出多个引脚来扩展封装结构的引脚数量，有效地保证了芯片3和引线4的安全性和完整性，有利于提高产品质量。
在封装胶体内，每个第一引脚11和每个第二引脚21上均具有镀银区域，该镀银区域为引线4在引脚上的键合连接区域，半导体芯片3的多个焊盘通过多个引线分别与多个第一引脚11和多个第二引脚21上的镀银区域连接。其中，每个第二引脚21位于封装胶体内的长度均小于对应的第一引脚11的长度，也即每个第一引脚11均具有未被第二引脚21覆盖的区域(第一引脚11的未被第二引脚21覆盖的区域位于其靠近基岛12的一端的上表面)，每个第一引脚11的镀银区域设置在未被第二引脚21覆盖的区域上。每个第二引脚21的镀银区域设置在第二引脚21的上表面。
第一引脚11和第二引脚21的叠层错位设置，使得与第一引脚11和第二引脚21连接的两根引线可以在垂向空间上间隔设置，避免了出现引脚交叉短接的风险。
此外，第二引脚21与第一引脚11粘接部分的尺寸一致，有利于增大二者之间的粘接面积，提高粘接稳固性，降低操作难度。
本实施例中可基于具有相同尺寸、但一个有基岛另一个无基岛的两个原始框架来制备由前述相互粘接的第一框架1和第二框架2构成的双层框架结构，以简化制备工艺。具体的，在进行封装结构的双层框架结构的制备时，可先根据框架正常制作工艺制作出两个尺寸一致的框架(其中一个有基岛，另一个无基岛)，再将第一层框架和第二层框架压压合，中间用粘接剂连接，之后通过曝光显影的方式将粘接在一起的双层框架的多余部分蚀刻掉，并对需要焊接的地方进行镀银处理。
可选地，在本实用新型的第一实施例中，用于粘接多个第一引脚11和多个第二引脚21的粘接剂7为绝缘胶。如此，可使得多个第一引脚11和多个第二引脚12能够彼此绝缘，从而在增加封装结构的引脚数量的同时，使得封装结构的每个输出引脚均能够实现独立的电位输出，可以适用于对不同电位需求较多的场景，适用范围广，且后续也无需通过其他方式来调节电位问题。
可选地，在本实用新型的第二实施例中，用于粘接多个第一引脚11和多个第二引脚21的粘接剂7为导电胶，此时，相互粘接在一起的第一引脚和第二引脚同电位。本实施例仅增加了封装结构的引脚数量，但使得该封装结构中芯片3的同一输出电位数量能够具有至少两个，有利于优化应用该封装结构的集成电路版图的布线设计。
可选地，在本实用新型的第三实施例中，第二引脚21中的一部分与对应的第一引脚11之间通过绝缘胶粘接，第二引脚21中的另一部分与对应的第一引脚11之间通过导电胶粘接。本实施例有利于平衡对不同电位的引脚数量和布线设计的需求，同时，也能够增加封装结构的散热引脚的数量，增强其散热性能(例如，可利用彼此绝缘的第一引脚11和第二引脚21来作为芯片3的正常功能引脚，利用彼此导电连接的第一引脚11和第二引脚21作为封装结构的散热引脚)。
可以理解的是，本实用新型实施例中仅示出了采用双层框架分别在封装胶体的底面和侧面设置输出引脚，从而达到扩展封装结构的引脚数量的示例。但在本实用新型的其他实施例中，也可以根据实际需要采用三层乃至更多层的框架来更进一步的扩展封装结构的引脚数量，只要合理设置引脚的引出位置即可。
最后应说明的是：显然，上述实施例仅仅是为清楚地说明本实用新型所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本实用新型的保护范围之中。

Claims (10)

1.一种封装结构，其特征在于，包括：
第一框架，包括多个第一引脚；
第二框架，包括多个第二引脚，所述多个第二引脚通过粘接剂粘接在所述多个第一引脚的上表面；
半导体芯片，所述半导体芯片上的多个焊盘通过多个引线分别与所述多个第一引脚和所述多个第二引脚电性连接；
封装胶体，包覆所述第一框架、所述第二框架、所述半导体芯片和所述多个引线，
其中，所述多个第一引脚的底面从所述封装胶体的底面露出，所述多个第二引脚延伸至所述封装胶体的侧面之外。
2.根据权利要求1所述的封装结构，其中，所述多个第二引脚延伸至所述封装胶体的侧面之外的部分具有弯折部，所述弯折部的底面与所述多个第一引脚的底面齐平且间隔预定距离。
3.根据权利要求1所述的封装结构，其中，所述粘接剂为绝缘胶。
4.根据权利要求1所述的封装结构，其中，所述粘接剂为导电胶。
5.根据权利要求1所述的封装结构，其中，所述第二引脚中的一部分与对应的第一引脚之间通过绝缘胶粘接，所述第二引脚中的另一部分与对应的第一引脚之间通过导电胶粘接。
6.根据权利要求1所述的封装结构，其中，所述第一框架还包括基岛，所述半导体芯片贴装在所述基岛上。
7.根据权利要求1所述的封装结构，其中，所述多个第一引脚和所述多个第二引脚上均具有镀银区域，所述半导体芯片上的多个焊盘通过多个引线分别与所述多个第一引脚和所述多个第二引脚上的镀银区域连接。
8.根据权利要求1所述的封装结构，其中，在所述封装胶体内，每个第一引脚均具有未被第二引脚覆盖的区域。
9.根据权利要求1所述的封装结构，其中，第二引脚的数量小于等于第一引脚的数量。
10.根据权利要求1所述的封装结构，其中，第二引脚与第一引脚粘接部分的尺寸一致。
CN202222337515.3U 2022-09-02 2022-09-02 封装结构 Active CN218160365U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202222337515.3U CN218160365U (zh) 2022-09-02 2022-09-02 封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202222337515.3U CN218160365U (zh) 2022-09-02 2022-09-02 封装结构

Publications (1)

Publication Number Publication Date
CN218160365U true CN218160365U (zh) 2022-12-27

Family

ID=84558297

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202222337515.3U Active CN218160365U (zh) 2022-09-02 2022-09-02 封装结构

Country Status (1)

Country Link
CN (1) CN218160365U (zh)

Similar Documents

Publication Publication Date Title
US5770888A (en) Integrated chip package with reduced dimensions and leads exposed from the top and bottom of the package
US6080264A (en) Combination of semiconductor interconnect
US6864566B2 (en) Duel die package
US5508556A (en) Leaded semiconductor device having accessible power supply pad terminals
US6388313B1 (en) Multi-chip module
US5615089A (en) BGA semiconductor device including a plurality of semiconductor chips located on upper and lower surfaces of a first substrate
EP0972307B1 (en) Multi-chip device and method of fabrication employing leads over and under processes
US5800958A (en) Electrically enhanced power quad flat pack arrangement
KR100192028B1 (ko) 플라스틱 밀봉형 반도체 장치
US8125063B2 (en) COL package having small chip hidden between leads
JP2000133767A (ja) 積層化半導体パッケ―ジ及びその製造方法
JPH1093001A (ja) 半導体パッケージおよびその製造方法
US6344687B1 (en) Dual-chip packaging
US6849952B2 (en) Semiconductor device and its manufacturing method
US20090001534A1 (en) Two-sided die in a four-sided leadframe based package
CN218160365U (zh) 封装结构
CN115995440A (zh) 半导体封装结构及其制造方法
KR100788341B1 (ko) 칩 적층형 반도체 패키지
CN212848364U (zh) 多基岛引线框架的封装结构
US20070267756A1 (en) Integrated circuit package and multi-layer lead frame utilized
KR19990024255U (ko) 적층형 볼 그리드 어레이 패키지
KR100447894B1 (ko) 듀얼 적층패키지 및 그 제조방법
CN219958992U (zh) 混合互联的qfn封装结构
KR100437821B1 (ko) 반도체 패키지 및 그 제조방법
US20080038872A1 (en) Method of manufacturing semiconductor device

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant