CN219958992U - 混合互联的qfn封装结构 - Google Patents
混合互联的qfn封装结构 Download PDFInfo
- Publication number
- CN219958992U CN219958992U CN202321348593.1U CN202321348593U CN219958992U CN 219958992 U CN219958992 U CN 219958992U CN 202321348593 U CN202321348593 U CN 202321348593U CN 219958992 U CN219958992 U CN 219958992U
- Authority
- CN
- China
- Prior art keywords
- chip
- pins
- side pin
- dielectric substrate
- shell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 12
- 239000000758 substrate Substances 0.000 claims description 24
- 239000000853 adhesive Substances 0.000 claims description 2
- 230000001070 adhesive effect Effects 0.000 claims description 2
- 238000003466 welding Methods 0.000 claims 1
- 230000002035 prolonged effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
本实用新型为一种混合互联的QFN封装结构，涉及集成电路芯片的封装结构。它包括芯片、引线框架及其塑封外壳，其特征是：所述外壳的底部设置位于芯片下方的内侧引脚，芯片通过倒装焊接与内侧引脚电连接；对应于芯片外围，外壳底部设置有外侧引脚，外侧引脚通过引线键合方式与芯片上表面的连接点电连接。本实用新型能够减少了需要设置于外侧的引脚数量，能够减小产品的所占面积，提高芯片整体的质量和使用寿命。
Description
技术领域
本实用新型为一种混合互联的QFN封装结构，涉及集成电路芯片的封装结构。
背景技术
传统的QFN（四方无引脚扁平）封装，因为中间有装Die（芯片）的焊盘，故其引线框架引脚只能分布在引线框架焊盘的四周。这种结构导致了其引脚密度低，无法实现更多引脚信号的引出。针对，QFN封装结构的缺点，出现了双排引脚的QFN引线框架，即在引线框架焊盘的单侧有内外2排引脚，这种使得引线框架引脚的密度提高了一倍，但是这样造成了封装尺寸的增大。
发明内容
本实用新型的目的在于：设计一种混合互联的QFN封装结构，在缩小封装尺寸的同时，提高引脚的密度，从而封装后产品整体所占的面积，从而有利于缩小使用集成电路的产品的整体尺寸。
本实用新型包括芯片、引线框架及其塑封外壳，其特征是：所述外壳的底部设置位于芯片下方的内侧引脚，芯片通过倒装焊接与内侧引脚电连接；对应于芯片外围，外壳底部设置有外侧引脚，外侧引脚通过引线键合方式与芯片上表面的连接点电连接。
进一步地，所述的芯片为上下表面均带有电连接点的双面pad的芯片混合结构，其上表面的连接点通过引线键合方式与外侧引脚电连接，其表面的连接点通过倒装焊接方式与内侧引脚电连接。
进一步地，所述的芯片由上下叠加的至少两个介质基片组成，位于上方的介质基片下表面与和其相邻并位于下方的介质基片的上表面之间通过上片胶粘接，位于上方的介质基片其连接点通过打线方式与外侧引脚连接，位于下方的介质基片其连接点位于其下表面上，并通过倒装焊接与内侧引脚连接。
进一步地，芯片上表面的连接点与部分外侧引脚连接。
进一步地，芯片下底面的连接点与部分或全部内侧引脚连接。
由于本实用新型将部分引脚设置于外壳的底部，从而减少了需要设置于外侧的引脚数量，对于原来需要双排外侧引脚的情况，在本实用新型中则可在芯片外的某些侧面或每侧只使用一排外侧引脚，而对于原来只需要一排外侧引脚的情况，由于减少了外侧引脚的数量，从而能够尽量减小产品所占有面积，有利于使用该芯片的产品能够尽量减小体积。另外，它还能使原来外侧引脚的间距加大，防止引脚之间被击穿，从而提高芯片整体的质量和使用寿命。
附图说明
图1为本实用新型实施例1的剖视示意图（为使结构展示清晰，外壳的剖面线未示出）；
图2为本实用新型实施例2的剖视示意图（为使结构展示清晰，外壳的剖面线未示出）；
其中，1、外壳，2、导线，3、外侧引脚，4、介质基片，5、连接点，6、内侧引脚，7、上介质基片，8、下介质基片。
实施方式
实施例1
如图1所示，本实施例包括芯片及其引脚和外壳1，其中，芯片由一个介质基片4构成，外壳1将芯片进行封装，且在外壳1下表面的周边设置的外侧引脚3形成以下结构：若在芯片的某一侧设置外侧引脚3，则在该侧仅设置一排外侧引脚3，而不必再设置多排的结构。在与芯片下方位置对应的外壳1下表面上设置一组内侧引脚6。
本实施例的芯片的下底面和上表面上分别设置有一组连接点5，芯片下底面上的连接点5通过倒装焊接与外壳1下底面上的内侧引脚6连接，其上表面上的连接点（pad）通过打线方式（通过导线2）与外壳下底的外侧引脚3连接。当与外侧引脚3连接时，可直接采用与芯片上表面的连接点数有相同数量外侧引脚的外壳1。由于需要连接的外侧引脚3的数量减少，在与原引脚间距相同的情况下，可以减小外壳1的底面面积。当然，也可以采用外围引脚数量大于芯片上表面连接点数量的外壳1，在加工时选择其中一部分外侧引脚3进行连接，或者外壳1的底面面积不变，从而加大所连接的外侧引脚3的间距，提高产品的质量，延长其使用寿命。内侧引脚6也可以采用上述两种方式进行加工。
实施例2
如图所示，本实施例包括芯片及其引脚和外壳1，其中，芯片由两个介质基片构成，外壳1将芯片进行封装，且在外壳1下表面的周边设置的外侧引脚3形成以下结构：若在芯片的某一侧设置外侧引脚3，则在该侧仅设置一排外侧引脚3，而不必再设置多排的结构。在与芯片下方位置对应的外壳1下表面上设置一组内侧引脚6。
本实施例的下介质基片8的下底面设置有连接点5，其数量小于或等于内侧引脚6的数量，它们通过倒装焊接的方式与全部或部分内侧引脚6电连接。
下介质基片8上方通过上片胶与上介质基片7连接，上介质基片7仅在其上表面设置对外的连接点（pad），连接点的数量小于或等于外侧引脚3的数量，这些连接点通过打线的方式（通过导线2）与外侧引脚3连接。当外侧引脚3的数量大于上介质基片7上表面连接点的数量时，可以选择部分外侧引脚3与其连接，从而加大所连接的引脚之间的间距。
Claims (5)
1.一种混合互联的QFN封装结构，包括芯片、引线框架及其塑封外壳，其特征是：所述外壳的底部设置位于芯片下方的内侧引脚，芯片通过倒装焊接与内侧引脚电连接；对应于芯片外围，外壳底部设置有外侧引脚，外侧引脚通过引线键合方式与芯片上表面的连接点电连接。
2.根据权利要求1所述的混合互联的QFN封装结构，其特征是：所述的芯片为上下表面均带有电连接点的双面pad的芯片混合结构，其上表面的连接点通过引线键合方式与外侧引脚电连接，其表面的连接点通过倒装焊接方式与内侧引脚电连接。
3.根据权利要求1所述的混合互联的QFN封装结构，其特征是：所述的芯片由上下叠加的至少两个介质基片组成，位于上方的介质基片下表面与和其相邻并位于下方的介质基片的上表面之间通过上片胶粘接，位于上方的介质基片其连接点通过打线方式与外侧引脚连接，位于下方的介质基片其连接点位于其下表面上，并通过倒装焊接与内侧引脚连接。
4.根据权利要求1或2或3所述的混合互联的QFN封装结构，其特征是：芯片上表面的连接点与全部或部分外侧引脚连接。
5.根据权利要求1或2或3所述的混合互联的QFN封装结构，其特征是：芯片下底面的连接点与部分或全部内侧引脚连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202321348593.1U CN219958992U (zh) | 2023-05-31 | 2023-05-31 | 混合互联的qfn封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202321348593.1U CN219958992U (zh) | 2023-05-31 | 2023-05-31 | 混合互联的qfn封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN219958992U true CN219958992U (zh) | 2023-11-03 |
Family
ID=88541453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202321348593.1U Active CN219958992U (zh) | 2023-05-31 | 2023-05-31 | 混合互联的qfn封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN219958992U (zh) |
-
2023
- 2023-05-31 CN CN202321348593.1U patent/CN219958992U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5508556A (en) | Leaded semiconductor device having accessible power supply pad terminals | |
| US7405104B2 (en) | Lead frame and method of producing the same, and resin-encapsulated semiconductor device and method of producing the same | |
| US6388313B1 (en) | Multi-chip module | |
| US6781240B2 (en) | Semiconductor package with semiconductor chips stacked therein and method of making the package | |
| US20020158318A1 (en) | Multi-chip module | |
| US7622800B2 (en) | Stacked semiconductor packages and method therefor | |
| US20080157302A1 (en) | Stacked-package quad flat null lead package | |
| JP4146290B2 (ja) | 半導体装置 | |
| US20040155361A1 (en) | Resin-encapsulated semiconductor device and method for manufacturing the same | |
| JP2001156251A (ja) | 半導体装置 | |
| US6849952B2 (en) | Semiconductor device and its manufacturing method | |
| CN219958992U (zh) | 混合互联的qfn封装结构 | |
| CN112563233B (zh) | 一种平面封装件及其生产方法 | |
| CN212848364U (zh) | 多基岛引线框架的封装结构 | |
| CN115995440A (zh) | 半导体封装结构及其制造方法 | |
| JP3020481B1 (ja) | 多チップ半導体パッケージ構造とその製造方法 | |
| CN110648991B (zh) | 一种用于框架封装芯片的转接板键合结构及其加工方法 | |
| KR19990024255U (ko) | 적층형 볼 그리드 어레이 패키지 | |
| CN209929295U (zh) | 一种dfn-6l三基岛封装框架 | |
| US20070267756A1 (en) | Integrated circuit package and multi-layer lead frame utilized | |
| CN218160365U (zh) | 封装结构 | |
| US5866941A (en) | Ultra thin, leadless and molded surface mount integrated circuit package | |
| JPH01272144A (ja) | 半導体装置とその組立方法 | |
| CN219658703U (zh) | 一种多基岛的qfn封装框架 | |
| CN218996696U (zh) | 提高芯片引脚密度的封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |