JPH01272144A - 半導体装置とその組立方法 - Google Patents

半導体装置とその組立方法

Info

Publication number
JPH01272144A
JPH01272144A JP63100321A JP10032188A JPH01272144A JP H01272144 A JPH01272144 A JP H01272144A JP 63100321 A JP63100321 A JP 63100321A JP 10032188 A JP10032188 A JP 10032188A JP H01272144 A JPH01272144 A JP H01272144A
Authority
JP
Japan
Prior art keywords
leads
chip
tab
chips
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63100321A
Other languages
English (en)
Inventor
Hideo Niratsuka
韮塚　秀夫
Hidetaka Nagumo
南雲　秀毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Ltd
Priority to JP63100321A priority Critical patent/JPH01272144A/ja
Publication of JPH01272144A publication Critical patent/JPH01272144A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は−りのパッケージに複数のチップを有する半導
体装置に関する。
〔従来技術〕
半導体装置、特にトランジスタ、ＩＣのパッケージング
については、（株）工業調査会１９８４年９月発行電子
材料ｐ５５−６４．　　あるいは、ＭＯＤＥＲＮ　　Ｍ
ＯＳ　　ＴＥＣＨＮＯＬＯＧＹＩＮＴＥＲＮＡＴＩＯＮ
ＡＬ　　ＥＤＩＴＩＯＮｐ３３１−３３７に記載されて
いる。
これらはリードフレーム等のチップ支持部材の片面に半
導体チップを接続し、周辺のリードとの間をワイヤボン
ディングにより接続し、樹脂又はセラミックのパッケー
ジにより封止するものである。
〔発明が解決しようとする課題〕
近年のようにＩＣのワンチップ化が進んでくると、チッ
プ寸法の大型化、チップ内でのクロストーク、発振消費
電力増大などで特性上の問題が生じ、また歩留低下など
の問題も生じてワンチップ化も限界に来ている。
このように、ワンチップ化が困難であることにかんがみ
、本発明では一つのパッケージで多数のチップを搭載し
、ビン数の低減、チップの小型化、軽量化、コストの節
減化を図ることを目的とする。
〔課題を解決するための手段〕
上記目的を達成するために、本発明の半導体装置は、リ
ードフレームの両主面に半導体チップが接続され、それ
ぞれのチップと同じ主面でリードにワイヤによる接続が
されているものである。
本発明は、また、リードフレームの一主面で一つの半導
体チップを接続するとともＫこのチップとＸ方向のリー
ドとの間をワイヤで接続した後、リードフレームの他主
面で他の一つの半導体チップを接続するとともにこのチ
ップとＹ方向のリードとの間をワイヤで接続するもので
ある。
〔作用〕
上記のように構成された半導体装置においては、リード
フレームの両主面に半導体チップを接続することにより
、半導体装置の機能を損うことなくチップを小型化し、
軽量化し、しかもコスト節減が可能となり、前記目的を
達成できる。
〔実施例〕
第１図、第１Ｘ図は本発明の一実施例を示すものである
。このうち第１図はリードフレームにおけるタブの両主
面に半導体チップを接続した状態を示す平面図であり、
第１Ｘ図は第１図のＸ−Ｘ視断面図である。
１はリードフレームにおけるタブ、２は周辺に配置され
たリード、３Ａ、３Ｂは半導体チップ、４はワイヤであ
る。
チップ電極とリードとのワイヤによる接続（ポンディン
グ）は、上面において１つ置きのリードを選び、下面に
おいて１つ置きの他のリードが選ばれる。
点線５は樹脂封止によりパッケージングする場合の樹脂
モールド体の外形を示す。２は２つのチップ間を接続す
るための共通接続リードである。
なお、パッケージングは樹脂の代りにセラミック・ケー
スを用い、ガラス層によりリード部分で封止することも
できる。
第２図乃至第３図は、本発明の他の一実施例を示すもの
で、リードフレームにおける夕、プの上面および下面に
順次に半導体チップを接続する半導体装置の製造法の平
面図及び断面図である。
タブの一主面に半導体チップを接続し、これらチップの
電極とリードとをワイヤで接続した後、タブの他主面に
チップの接続、ワイヤ接続する場合に、タブの下側にな
った面及びリードをどのように支持するかが問題であり
、この例ではこの問題を下記のように解決するものであ
る。
（１）第２図、第２Ｘ図に示すように、リードフレーム
におけるタブ゛の１８面を下にして突起のある治具６に
より支持し、上になっ念タブの１−人間に；半導体チッ
プ３Ａをペレットポンディングにより接続する。その後
、チップ３Ａ上の電極とＸ−Ｘ方向のり一ド２人とをワ
イヤボンディングによシワイヤボンディングされたリー
ドフレームを裏返しにするとともに、水平面上で９００
回転した状態でタブＩＡ面を治具６により支持する。こ
のとき、タブのＩＡ面ではワイヤがかけられてないタブ
のＹ側の周縁で治具の突起により支持される。
この状態で、上にかったタブの１８面に半導体チップ３
Ｂをベレットポンディングし、チップ３Ｂの電極とＹ−
Ｙ方向のリード２Ｂとをワイヤ４によりワイヤボンディ
ングする。
この実施例でのべた方法によれば、下側になったチップ
及びワイヤがじゃまされることなくタブ及びリードを治
具上に支持し上側になった面でチップ及びワイヤの接続
を支障なく行うことができる。
第５図乃至第６図は、リードフレームにおけるタブの両
生面に半導体チップを複数個ずつ接続する場合の実施例
を示す。このうち、第５図はタブの一生面上の２個のチ
ップを接続する形態を示す平面図、第５Ｘ図は第５図に
おけるＸ−Ｘ視断面図である。
第６図は樹脂モールド後、リードを折り曲げ次状態を示
す全体正面図である。
この実施例の図面における各構成部分の指示番号は前掲
第１図、第１Ｘ図の対応する構成部分と同一の指示番号
を用いである。
この実施例によれば、゛タブの両面に対しそれぞれ２個
のチップ３Ａ、３Ｂを接続できるから、一つのパッケー
ジで４個分のＩＣを搭載でき、ＩＣ間の接続分を含み回
路構造を簡単化することができる。
第７図乃至第８図は、絶縁体を挾んで両面に導体層を有
する両面分離リードフレームを用い、その両面に半導体
チップを接続する場合の実施例を示す。このうち、第７
図はリードフレームとチップを示す平面図、第７Ｘ図は
第７図におけるＸ−Ｘ視断面図である。第８図は樹脂モ
ールド後、リードを下側へ折り曲げた状態を示す全体正
面図である。
両面分離リードフレームは、樹脂板等の絶縁板７を中に
両面をうすい銅板８．８で挾んで、加圧接合した接合板
をリードフレームの形状に打ち抜いたものである。
この両面分離リードフレームのタブの一生面の銅面に１
個または複数個（実施例では２個）の半導体チップを接
続し、同じ側のリードとワイヤボンディングを行う。こ
の後、タブの他主面の銅面に対して同様にチップ接続、
ワイヤ接続を行うことになる。このようにタブの両面に
チップを接続するにあたっては、タブの少なくとも一方
の主面（最初にチップを接続する面）に後の工程でタブ
支持のための「シロＪを残すようにチップを接続するこ
とが必要となる。
樹脂モールド後、第８図に示すようＫ　ＩＪ−ドを下側
に折り曲げる。このような両面分離リードを用いた半導
体装置を実装するにあたっては、リードの両面に対し別
々に接触する形態を有する配線あるいはソケットを選ば
なければなら々い。
〔発明の効果〕
本発明は以上説明したように構成されているので、以下
に記載のように効果を秦する。
（１）複数のパッケージ分を一つのパッケージにまとめ
ることができ、小型化、軽量化ができる。
（２）従来利用されなかったリードフレームの他の主面
を利用することができ、スペースの有効利用ができる。
（３）　　ビン（リード）の一部を２つのパッケージの
間で共通のものとして使用するから、ピン（リード）数
を低減する。
（４）　　２ｍ以上の品種を１回の選別で組込むことに
なシ、選別合理化ができる。
（５）上記（１）〜（４）より組立コストの節減、低価
格化が期待できる。
【図面の簡単な説明】
第１図は本発明の一実施例を示すリードフレーム・チッ
プ接続時の平面図、第１Ｘ図は同断面図である。 第２図乃至第９図は本発明の他の一実施例を示すリード
フレームにチップを組立てる製造各工程≠ の平面図であり、第２Ｘ図、第シ羊図は第２図。 第３図におけるそれぞれの断面図である。 第５図はタブ片面に複数のチップを接続する本発明の他
の一実施例を示すリードフレーム・チップ接続時の平面
図、第５Ｘ図は同断面図、第６図は完成時一部断面正面
図である。 第７図は両面分離リードフレームを用いた本発明の他の
一実施例のリードフレーム・チップ接続時の平面図、第
７Ｘ図は同断面図、 第８図は完成時の一部断面正面図である。 １・・・タブ、２・・・リード、３・・・半導体チップ
、４・・・ワイヤ、５・・・樹脂成形体、６・・・治具
。 第　　１　　図 Ｚ 第１Ｘ図 第２図 第２ｘ、図 第　　３　図 第９図 第５図 乙 第５Ｘ図

Claims (1)

  1. 【特許請求の範囲】 １、タブとタブの周辺に配置した複数のリードと、タブ
    上に接続した半導体チップ及び上記タブ、チップリード
    の一部を封止するパッケージとからなる半導体装置であ
    って、上記タブの両主面にそれぞれ半導体チップが接続
    されそれぞれのチップが同じ主面でリードとワイヤによ
    り接続されていることを特徴とする半導体装置。 ２、請求項１において、パッケージは樹脂成形体である
    。 ３、請求項１において、パッケージはセラミック容器で
    ありガラスにより封止されている。 ４、請求項１において、複数のリードは絶縁体を挾んで
    その両主面に導体膜が形成されている。 ５、タブ、ＸＹ方向の複数のリードからなるリードフレ
    ームの一主面側に半導体チップを接続するとともに、こ
    のチップとＸ方向のリードとの間をワイヤにて接続した
    後、上記リードフレームの他主面側に半導体チップを接
    続するとともに、このチップとＹ方向のリードとの間を
    ワイヤにて接続することを特徴とする半導体装置の組立
    方法。
JP63100321A 1988-04-25 1988-04-25 半導体装置とその組立方法 Pending JPH01272144A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63100321A JPH01272144A (ja) 1988-04-25 1988-04-25 半導体装置とその組立方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63100321A JPH01272144A (ja) 1988-04-25 1988-04-25 半導体装置とその組立方法

Publications (1)

Publication Number Publication Date
JPH01272144A true JPH01272144A (ja) 1989-10-31

Family

ID=14270918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63100321A Pending JPH01272144A (ja) 1988-04-25 1988-04-25 半導体装置とその組立方法

Country Status (1)

Country Link
JP (1) JPH01272144A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0680086A3 (en) * 1994-04-15 1997-05-02 Matsushita Electric Ind Co Ltd Semiconductor device and manufacturing method for this semiconductor device.
EP0774162A4 (en) * 1994-06-28 1997-07-30 Intel Corp MANUFACTURE OF TWO-SIDED WIRE-CONNECTED INTEGRATED CIRCUIT BOXES USING OFFSET-WIRE CONNECTIONS AND CARRIER PLATES WITH CAVES
US5689135A (en) * 1995-12-19 1997-11-18 Micron Technology, Inc. Multi-chip device and method of fabrication employing leads over and under processes
US6879028B2 (en) 2003-02-21 2005-04-12 Freescale Semiconductor, Inc. Multi-die semiconductor package
JP2013232810A (ja) * 2012-04-27 2013-11-14 Lapis Semiconductor Co Ltd 半導体装置の製造方法
JP2020017692A (ja) * 2018-07-27 2020-01-30 Tdk株式会社 電子部品パッケージ

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0680086A3 (en) * 1994-04-15 1997-05-02 Matsushita Electric Ind Co Ltd Semiconductor device and manufacturing method for this semiconductor device.
US5640044A (en) * 1994-04-15 1997-06-17 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of producing said semiconductor device
EP0774162A4 (en) * 1994-06-28 1997-07-30 Intel Corp MANUFACTURE OF TWO-SIDED WIRE-CONNECTED INTEGRATED CIRCUIT BOXES USING OFFSET-WIRE CONNECTIONS AND CARRIER PLATES WITH CAVES
US5689135A (en) * 1995-12-19 1997-11-18 Micron Technology, Inc. Multi-chip device and method of fabrication employing leads over and under processes
US5898220A (en) * 1995-12-19 1999-04-27 Micron Technology, Inc. Multi-chip device and method of fabrication employing leads over and under processes
US6879028B2 (en) 2003-02-21 2005-04-12 Freescale Semiconductor, Inc. Multi-die semiconductor package
JP2013232810A (ja) * 2012-04-27 2013-11-14 Lapis Semiconductor Co Ltd 半導体装置の製造方法
JP2020017692A (ja) * 2018-07-27 2020-01-30 Tdk株式会社 電子部品パッケージ

Similar Documents

Publication Publication Date Title
US5637828A (en) High density semiconductor package
JP2004172157A (ja) 半導体パッケージおよびパッケージスタック半導体装置
KR20060130125A (ko) 반도체 패키지 및 반도체장치
JP3418373B2 (ja) 弾性表面波装置及びその製造方法
JP2809945B2 (ja) 半導体装置
JP2001156251A (ja) 半導体装置
JPH07307413A (ja) 半導体装置
JPH01272144A (ja) 半導体装置とその組立方法
JPH05299456A (ja) 樹脂封止型半導体装置
JPH10335366A (ja) 半導体装置
US7492038B2 (en) Semiconductor device
JP3466354B2 (ja) 半導体装置
JPS58192354A (ja) 半導体装置
JPH04199563A (ja) 半導体集積回路用パッケージ
JP2763234B2 (ja) 半導体装置
JPH01206660A (ja) リードフレームおよびこれを用いた半導体装置
JPH09181248A (ja) 積層用リードフレーム及びそれを用いた半導体集積回路装置並びにその製造方法
JPH09148478A (ja) 半導体集積回路装置
JPH06224369A (ja) 半導体装置
JPS62219531A (ja) 半導体集積回路装置
JPH04349655A (ja) 樹脂封止型マルチチップパッケージ
JP2643898B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP3439890B2 (ja) 半導体装置及びその製造方法
JPH03236245A (ja) 半導体装置
JPH11274397A (ja) 半導体装置