JPH05299456A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPH05299456A
JPH05299456A JP4099591A JP9959192A JPH05299456A JP H05299456 A JPH05299456 A JP H05299456A JP 4099591 A JP4099591 A JP 4099591A JP 9959192 A JP9959192 A JP 9959192A JP H05299456 A JPH05299456 A JP H05299456A
Authority
JP
Japan
Prior art keywords
resin
semiconductor device
lead
semiconductor
sealed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4099591A
Other languages
English (en)
Inventor
Akira Sasaki
晃 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP4099591A priority Critical patent/JPH05299456A/ja
Priority to US08/047,399 priority patent/US5349233A/en
Priority to KR1019930006603A priority patent/KR970004949B1/ko
Publication of JPH05299456A publication Critical patent/JPH05299456A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)

Abstract

(57)【要約】 【目的】本発明は、薄型で高信頼性な樹脂封止型半導体
装置を提供することを目的とする。 【構成】各半導体チップ１は各々アイランド２上にマウ
ントされる。半導体チップ１上に設けられているパッド
と第一リ−ド３または第二リ−ド４とをボンディングワ
イヤ６により接続し、各半導体チップ１毎にモ−ルド樹
脂７により樹脂封止する。各半導体チップ１は個別に樹
脂封止され、第二リ−ド４により各半導体チップ１間が
配線されている。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置の樹脂封止実
装構造に関し、特に複数の半導体チップを搭載する樹脂
封止型半導体装置に関するものである。
【０００２】
【従来の技術】ノ−トブック型パソコンや電子手帳等に
代表される高度なパ−ソナル電子機器の普及にともな
い、それらを構成する電子部品には、小型化の要求が増
々強まっている。さらに、ＥＷＳ（エンジニアリング
ワ−ク ステ−ション）やス−パコンピュ−タ−等の専
用電子機器においても、性能向上のため電子部品の実装
密度の増加が要求されている。このように、電子部品の
今以上の小型化は必須である。また、これらの電子部品
には、今まで以上の高信頼性の確保が必要であるのはい
うまでもない。以下に、電子部品の代表である樹脂封止
型半導体装置の従来例について述べる。
【０００３】複数、例えば２つの半導体チップを搭載す
る樹脂封止型半導体装置を図４より説明する。半導体チ
ップ１１をマウントするためのアイランド１２とリ−ド
１３を有するリ−ドフレ−ムがある。アイランド１２上
にペ−スト１４（同図（ｂ））を介して各々の半導体チ
ップ１１が所定の位置にマウントされ、各半導体チップ
１１間を電気的に接続するために、配線が施された絶縁
回路基板１５が用いられている。絶縁回路基板１５は各
半導体チップ１１の間に位置され、かつ各半導体チップ
１１がマウントされているアイランド１２上にペ−スト
１４を介してマウントされている。半導体チップ１１と
絶縁回路基板１５はボンディングワイヤ１６により接続
され、半導体チップ１１とリ−ド１３も同様にボンディ
ングワイヤ１６により接続される。その後、モ−ルド樹
脂１７により封止され樹脂封止型半導体装置が形成され
る。
【０００４】ところで、樹脂封止型半導体装置は、アイ
ランド１２とモ−ルド樹脂１７との密着性が悪いため、
モ−ルド樹脂１７に吸湿されている水分及びリ−ド１３
等とモ−ルド樹脂１７の界面から侵入する水分が、アイ
ランド１２の下面とモ−ルド樹脂１７との界面に集ま
る。そのため、電子機器の実装時における高温により、
この水分が水蒸気となり半導体装置内で多大な応力が発
生する。この結果、特にモ−ルド樹脂１７の厚さ（半導
体装置の厚さ）が薄くなると、発生した応力に耐えられ
なくなりモ−ルド樹脂クラック１８（同図（ｂ））やボ
ンディングワイヤ切断等が発生する。
【０００５】該ボンディングワイヤ切断等は電子機器に
実装した後に、電子機器の試験で不良に直結し除外でき
るが、モ−ルド樹脂クラック１８は不良に直結せず、そ
の後の信頼性の低下を引き起こす。従って、モ−ルド樹
脂１７の厚さをいたずらに薄くすることはできず、アイ
ランド１２の面積に比例してモ−ルド樹脂１７の厚さが
決まる。そのため、各半導体チップ１１間の配線に絶縁
回路基板１５を用いる構造の樹脂封止型半導体装置は、
アイランド１２の面積が広いため、モ−ルド樹脂１７の
厚さを薄くすることは難しい。
【０００６】また、テストをする時に、各半導体チップ
１１を個別に測定することは難しく、システムの性能し
か見ることができない。更に、絶縁回路基板１５を使用
するため、工程数の増加やコストの増大につながる。
【０００７】
【発明が解決しようとする課題】上述のように、モ−ル
ド樹脂クラックの発生を防ぐため、アイランドの面積の
増大にあわせて、モ−ルド樹脂の厚さを増大しなければ
ならない。そのため、小型化及び薄型化することが困難
である。いいかえれば、薄型かつ高機能な樹脂封止型半
導体装置を形成することと、各単体機能を有する半導体
チップを複合化し一つの樹脂封止型半導体装置を形成す
ることとは相入れないことである。それ故に、本発明は
薄型で高信頼性な樹脂封止型半導体装置を提供すること
を目的とする。
【０００８】
【課題を解決するための手段】本発明によれば、複数の
半導体チップを搭載する樹脂封止型半導体装置は、アウ
タ−リ−ドを用いて各半導体チップ間を配線しかつ各半
導体チップ毎に樹脂封止がなされたものである。ここで
用いられるリ−ドフレ−ムは、各半導体チップ毎に載置
されるアイランドと、各半導体チップ間を電気的に接続
する一体成形されたアウタ−リ−ドと、外部電極に接続
するためのアウタ−リ−ドを有するものである。
【０００９】
【作用】以上のような構成により、各半導体チップ毎に
樹脂封止するためアイランド面積を小さくすることがで
きる。従って、モ−ルド樹脂クラックの発生を防ぐため
に必要とされるモ−ルド樹脂の厚さを低減することがで
き、薄型かつ高性能な樹脂封止型半導体装置となる。ま
た、各半導体チップを配線するためのアウタ−リ−ドは
リ−ドフレ−ムを形成される際に同時に形成され、絶縁
回路基板の形成及び載置等の工程を要することがないた
め、製造工程を簡略化することができる。
【００１０】
【実施例】以下、本発明の実施例、例えば２つの半導体
チップを搭載する樹脂封止型半導体装置を図面を参照し
て詳細に説明する。図１に示されるような、半導体チッ
プ１が載置されるアイランド２と、外部電極に接続され
る第一リ−ド３と、２つの半導体チップ１間を接続する
ための第二リ−ド４を有するリ−ドフレ−ムは化学エッ
チングまたはプレス等で一体成形されている。このよう
な形状のリ−ドフレ−ムを用いて、半導体チップ１はペ
−スト５（図２）を介してそれぞれのアイランド２上に
マウントされる。半導体チップ１上に設けられているパ
ッドと第一リ−ド３または第二リ−ド４とをボンディン
グワイヤ６により接続する。その後、各半導体チップ１
毎にモ−ルド樹脂７により樹脂封止する。
【００１１】図２に示されるように、各半導体チップ１
を個別に樹脂封止し、第二リ−ド４により各半導体チッ
プ１間を連結することにより、樹脂封止型半導体装置内
に特別な配線基板を配置する必要がない。従って、アイ
ランド面積を増大させる必要がなく、モ−ルド樹脂クラ
ックの発生を防止するに必要なモ−ルド樹脂の厚さを厚
くすることもない。つまり、１つの半導体装置内に搭載
される半導体チップの個数の増加に比例すること無く、
半導体装置は一定の厚さに保つことができる。
【００１２】図３は、図２に示されるような２つの半導
体チップからなる半導体装置パッケ−ジを示したもので
ある。同図（ａ）は、ＳＯＰ（Small Outline Package
）タイプの場合であり、同図（ｂ）はＳＩＰ（Single
Inline Package ）タイプの場合である。いずれの場合
においても、各半導体チップ毎に樹脂封止されており、
各半導体チップ間を第二リ−ドで連結しており、外部電
極用には第一リ−ドが用いられている。
【００１３】いうまでもなく、樹脂封止型半導体装置に
搭載される半導体チップの個数は、２個以上の場合にも
適用できる。その際に少なくとも他の１個の半導体チッ
プとアウタ−リ−ドにより接続されており、各半導体チ
ップは個別に樹脂封止されている。
【００１４】
【発明の効果】本発明によれば、各半導体チップ間を接
続するために配線が施された絶縁回路基板を用いること
なく、複数の半導体チップから構成される樹脂封止型半
導体装置を形成することができる。従って、絶縁回路基
板を形成する工程や樹脂封止型半導体装置に組込む工程
等を除くことができ、樹脂封止型半導体装置の製造工程
が簡略化され、製造コストを押さえることができる。
【００１５】また、各半導体チップは個別に樹脂封止さ
れるため、半導体チップがマウントされているアイラン
ドの面積は小さくなり、モ−ルド樹脂クラックの発生を
防止するに必要なモ−ルド樹脂の厚さを低減でき、高信
頼性を保証しつつ薄型の樹脂封止型半導体装置を実現で
き電子機器の小型化や性能向上を飛躍的に計ることがで
きる。
【図面の簡単な説明】
【図１】本発明の一実施例の半導体装置において、リ−
ドフレ−ム上に半導体チップがマウントされた状態を表
す平面図である。
【図２】本発明の一実施例における半導体装置の断面図
である。
【図３】本発明による半導体装置パッケ−ジを表す概略
図である。
【図４】従来の半導体装置の平面図（ａ）とＸＸ断面を
表す断面図（ｂ）である。
【符号の説明】
１…半導体チップ、２…アイランド、３…第一リ−ド、
４…第二リ−ド、５…ペ−スト、６…ボンディングワイ
ヤ、７…モ−ルド樹脂。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/50 Ｘ 9272−4Ｍ 25/10 25/18 // Ｂ２９Ｋ 105:20 Ｂ２９Ｌ 31:34 4Ｆ

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップを載置するアイランドと両
    辺に設けられた複数個のアウタ−リ−ドとを有する少な
    くとも第１および第２のリ−ドフレ−ム部材を含み、互
    いに隣接する第１および第２のリ−ドフレ−ム部材のア
    ウタ−リ−ドを一体に形成して半導体チップ間を電気的
    に接続する外部リ−ドとすると共に、第１および第２の
    リ−ドフレ−ム部材のアイランドに載置された半導体チ
    ップを別個に樹脂封止することを特徴とする樹脂封止半
    導体装置。
  2. 【請求項２】 半導体チップ間を電気的に接続する上記
    外部リ−ドが露出するように、第１および第２のリ−ド
    フレ−ム部材のアイランドに載置された半導体チップを
    別個に樹脂封止することを特徴とする請求項１記載の樹
    脂封止半導体装置。
  3. 【請求項３】 第１および第２のリ−ドフレ−ム部材の
    アイランドに載置された半導体チップの機能が異なるこ
    とを特徴とする請求項１記載の樹脂封止半導体装置。
  4. 【請求項４】 半導体チップを載置するアイランドと、
    両辺に設けられた複数個のアウタ−リ−ドとを有する少
    なくとも第１および第２のリ−ドフレ−ム部材からな
    り、互いに隣接する第１および第２のリ−ドフレ−ム部
    材のアウタ−リ−ドを一体に形成して半導体チップ間を
    電気的に接続する外部リ−ドとすることを特徴とするリ
    −ドフレ−ム。
JP4099591A 1992-04-20 1992-04-20 樹脂封止型半導体装置 Pending JPH05299456A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP4099591A JPH05299456A (ja) 1992-04-20 1992-04-20 樹脂封止型半導体装置
US08/047,399 US5349233A (en) 1992-04-20 1993-04-19 Lead frame and semiconductor module using the same having first and second islands and three distinct pluralities of leads and semiconductor module using the lead frame
KR1019930006603A KR970004949B1 (ko) 1992-04-20 1993-04-20 수지밀봉형 반도체장치 및 그 리드프레임

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4099591A JPH05299456A (ja) 1992-04-20 1992-04-20 樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
JPH05299456A true JPH05299456A (ja) 1993-11-12

Family

ID=14251341

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4099591A Pending JPH05299456A (ja) 1992-04-20 1992-04-20 樹脂封止型半導体装置

Country Status (3)

Country Link
US (1) US5349233A (ja)
JP (1) JPH05299456A (ja)
KR (1) KR970004949B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5864173A (en) * 1995-04-05 1999-01-26 National Semiconductor Corporation Multi-layer lead frame
WO2006070581A1 (ja) * 2004-12-28 2006-07-06 Kokusan Denki Co., Ltd. 半導体装置
JP2012195502A (ja) * 2011-03-17 2012-10-11 Yazaki Corp モジュールの端子構造

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100292036B1 (ko) * 1993-08-27 2001-09-17 윤종용 반도체패키지의제조방법및그에 따른반도체패키지
JP3484365B2 (ja) * 1999-01-19 2004-01-06 シャープ株式会社 半導体装置用パッケージ、この半導体装置用パッケージのテスト時に使用するプローブカード、および、このプローブカードを用いたパッケージのテスト方法
JP3650001B2 (ja) * 2000-07-05 2005-05-18 三洋電機株式会社 半導体装置およびその製造方法
SG109436A1 (en) * 2000-12-07 2005-03-30 Fung Leng Chen Leaded mcm package and method therefor
SG109435A1 (en) * 2000-12-07 2005-03-30 Chuen Khiang Wang Leaded mcm package and method therefor
US7602054B2 (en) * 2005-10-05 2009-10-13 Semiconductor Components Industries, L.L.C. Method of forming a molded array package device having an exposed tab and structure
US7629675B2 (en) * 2006-05-03 2009-12-08 Marvell International Technology Ltd. System and method for routing signals between side-by-side die in lead frame type system in a package (SIP) devices
US7537965B2 (en) * 2006-06-21 2009-05-26 Delphi Technologies, Inc. Manufacturing method for a leadless multi-chip electronic module
US7759806B2 (en) * 2007-09-20 2010-07-20 Stats Chippac Ltd. Integrated circuit package system with multiple device units

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2582013B2 (ja) * 1991-02-08 1997-02-19 株式会社東芝 樹脂封止型半導体装置及びその製造方法
JPS63296292A (ja) * 1987-05-27 1988-12-02 Mitsubishi Electric Corp 半導体装置
JPH01273343A (ja) * 1988-04-26 1989-11-01 Nec Corp リードフレーム
JPH03218059A (ja) * 1990-01-23 1991-09-25 Matsushita Electron Corp 半導体装置
US5245216A (en) * 1990-09-11 1993-09-14 Kabushiki Kaisha Toshiba Plastic-molded type semiconductor device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5864173A (en) * 1995-04-05 1999-01-26 National Semiconductor Corporation Multi-layer lead frame
US5994768A (en) * 1995-04-05 1999-11-30 National Semiconductor Corporation Multi-layer lead frame
US6087204A (en) * 1995-04-05 2000-07-11 National Semiconductor Corporation Method of making a multi-layer lead frame
WO2006070581A1 (ja) * 2004-12-28 2006-07-06 Kokusan Denki Co., Ltd. 半導体装置
US7741708B2 (en) 2004-12-28 2010-06-22 Kokusan Denki Co., Ltd. Semiconductor device
JP2012195502A (ja) * 2011-03-17 2012-10-11 Yazaki Corp モジュールの端子構造

Also Published As

Publication number Publication date
KR930022527A (ko) 1993-11-24
US5349233A (en) 1994-09-20
KR970004949B1 (ko) 1997-04-10

Similar Documents

Publication Publication Date Title
US6380048B1 (en) Die paddle enhancement for exposed pad in semiconductor packaging
US7700404B2 (en) Large die package structures and fabrication method therefor
US6204562B1 (en) Wafer-level chip scale package
US5705851A (en) Thermal ball lead integrated package
US6700206B2 (en) Stacked semiconductor package and method producing same
US7115441B2 (en) Semiconductor package with semiconductor chips stacked therein and method of making the package
TWI495080B (zh) 具有無黏性封裝件固接之積體電路封裝件內封裝件系統及其形成方法
KR101440933B1 (ko) 범프 기술을 이용하는 ｉｃ 패키지 시스템
JPH05299456A (ja) 樹脂封止型半導体装置
US7002251B2 (en) Semiconductor device
JPH1056093A (ja) 半導体装置およびその半導体装置を組み込んだ電子装置
US6339253B1 (en) Semiconductor package
JPH1093013A (ja) 半導体装置
US6846697B2 (en) Integrated circuit packages and the method for making the same
KR19980025890A (ko) 리드 프레임을 이용한 멀티 칩 패키지
US11694950B2 (en) Semiconductor package
JP3466354B2 (ja) 半導体装置
KR100235108B1 (ko) 반도체 패키지
JP2822990B2 (ja) Ｃｓｐ型半導体装置
JPH11111910A (ja) マルチチップマウント半導体装置及びその製造方法
JPS5972755A (ja) 半導体装置
KR100704311B1 (ko) 내부리드 노출형 반도체 칩 패키지와 그 제조 방법
KR100192395B1 (ko) 다층 패키지 구조 및 제조방법
JPH0645514A (ja) 混成集積回路
KR20040013736A (ko) 반도체 패키지 제조방법