JPS5972755A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS5972755A
JPS5972755A JP57184373A JP18437382A JPS5972755A JP S5972755 A JPS5972755 A JP S5972755A JP 57184373 A JP57184373 A JP 57184373A JP 18437382 A JP18437382 A JP 18437382A JP S5972755 A JPS5972755 A JP S5972755A
Authority
JP
Japan
Prior art keywords
lead
heat radiating
radiating plate
lead frame
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57184373A
Other languages
English (en)
Inventor
Masataka Oi
大井　正孝
Masanori Yoshimoto
吉本　正則
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57184373A priority Critical patent/JPS5972755A/ja
Publication of JPS5972755A publication Critical patent/JPS5972755A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１）発明の技術分野 本発明はリードフレームを使用して製造される半導体装
置にかかり、特に放熱板を有するパワーＩＣ用半導体リ
ードフレームに関する。
（２）技術の背景 従来、パワーＩＣ用チップとリードとの接続は例えばワ
イヤボンディング等によって行われていた。近年このワ
イヤボンディングは自動化されて連続的に行えるように
なり時間的にも短縮されてきている。しかし、ボンディ
ング部が点状に離散しており、且つ１点毎に遂次ボンデ
ィングを行っているためにＩＣ組立て工程時間でのこの
工程に要する時間は未だ大きな比重を占めている。更に
ＬＳＩ化による端子数の増加に伴う加工精度の高度化に
対しても大きな障害となっている。これを解決するもの
として多連リードフレームを用いた自動ボンディング方
式が提供されている。多連リードフレームはＩＣの入出
力端子等を複数個連続的に構成したものであり、複数個
を連続的に製作でき、さらに加工精度の向上する特徴を
有している。
一方、高出力用半導体もＩＣ化され、放熱の必要が生じ
ている。これを解決するためＩＣに放熱板を設けた構造
が用いられている。この放熱板を有するＩＣの製造にお
いても、多連リードフレームを用いた自動連続ボンディ
ング方式が用いられている。
（３）従来技術と問題点 従来、パワーＩＣは高出力の故に発生する熱によって他
の素子等へ及ぼす影響は無視できない程の重要な問題と
なっている。このため例えば放熱板等による放熱へかか
るパワーＩＣ用半導体を取り扱う上で不可欠の問題とな
っている。そのため、半導体チップを搭載する台が放熱
板を兼用して設けられており、またリードフレームのリ
ード部は放熱板から所定間隔を隔てて空間的に放熱板と
離接して設けている。
しかしながら、前述の放熱板上に半導体チップ部が搭載
されており、例えば他との電気的接続を図るためにワイ
ヤを接続する際のワイヤボンダによるボンディングによ
ってリード部に所定の圧力が加わるため、ボンディング
の後もリード部が元の位置へ復元せずにそのまま放熱板
と接触されたままであったり、また例えばハンドリング
等によって放熱板とリード部或いはリード部とリード部
とが接触してショートを起すことにより各種不都合が生
じている。
（４）発明の目的 本発明は、以上の如き欠点を鑑み、放熱板とリード部と
の間隙に例えばカプトンテープの如き絶縁物を設けてリ
ード部による電気的短絡を１ｌＩｌ止する半導体リード
フレームを提供することを目的とする。
（５）発明の構成 本発明の特徴は、半導体チップを搭載するチップステー
ジを有する放熱板をリードフレームに取り付けて構成さ
れる半導体装置であって、前記リードフレームの少なく
ともワイヤボンディングが行われる領域下に位置する前
記放熱板上に絶縁膜が形成されていることを特徴とする
半導体装置を提供することによって達成される。
（６）発明の実施例 次に本発明について図面と共に説明する。　　−第１図
乃至第３図は本発明のパワーＩＣ用リードフレームに用
いられる各構成部材及びこれらを用いて組立てた場合の
断面図と同じく平面図をそれぞれ示す。なお、第２図は
第３図の線Ａ−Ａで示す部分の断面である。
第１図の如く、本発明にかかる構成部材としては例えば
半導体チップ１．外部との電気的接続を行うリードフレ
ーム２．そして本発明で特に用いる絶縁膜６．及び熱の
発散に用いる放熱板３の以上少なくとも４点から構成さ
れており、これらを第２図の如く下から順に放熱板３．
絶縁膜６．リードフレーム４．半導体チップ１として所
定の位置に重複して樹脂モールドすることにより構成さ
れる。
すなわち、パワーＩＣ用半導体チップ１を搭載するため
の台としても用いられている放熱板３とその上側に一部
絶縁膜６を介して重複してリードフレーム２とが設けら
れており、このリードフレーム２は主に外との電気的接
続を図るためきり一ド部４からなり、このリード部４は
チップ１の外周部に蛸足の如き形状をなして複数設けら
れておりチップ１とボンディングワイヤ５にて電気的に
接続される。また放熱板３は矩形で、短辺側の２辺の中
央部が各々半円形に割り貫いたＩ（型の形状をなしてお
り、パワーＩＣ用半導体チップ１がら発生する熱を発散
させるための冷却用に設けられ５− ている。
かかるパワーＩＣ用チップ１の外部との電気的接続を図
るためのチップ１とリード部４との間に例えば金線等の
ワイヤ５を用いてボンディングを行う場合に、リード部
４へのワイヤボンダでの機械的な押圧が下側の放熱板３
側へ加わるためにボンディング後にリード部４がボンデ
ィング以前の元の状態に復帰せず放熱板３にリード部が
接触したままとなってあとでショート等により欠陥品と
なることをあらかじめ阻止するために第３図の如く前述
のリード部４と放熱板３との間に例えば第１図の如くコ
の字形に形成されたカプトンテープ等の絶縁膜６を貼布
または塗布して絶縁がなされている。
（７）発明の効果 以上述べてきたように本発明を用いると、放熱板とリー
ド部との隙間に例えばカプトンテープ等の絶縁膜を塗布
することによって容易に絶縁することができ、かかるパ
ワーディバイスの信頼性を高めることが可能となり、ま
た歩留りも向上する６一 効果を有する。
更に、ハンドリングの際の放熱板とリード部或いはリー
ド部どうしの不要な接触を防止できハンドリングが容易
となる効果も有している。
【図面の簡単な説明】
第１図は本発明の半導体リードフレームの構成部材、第
２図、第３図はこれらを用いたパワーＩＣの断面図と平
面図である。 １・・・パワーＩＣ用チップ、　　３・・・放熱板、　
　４・・・リード部、　　　５・・・ワイヤ、　　６・
・・絶縁膜。 ７− 第１図 ａａ２図 第３図

Claims (1)

    【特許請求の範囲】
  1. 半導体チップを搭載するチップステージを有する放熱板
    をリードフレームに取り付けて構成される半導体装置で
    あって、前記リードフレームの少なくともワイヤボンデ
    ィングが行われる領域下に位置する前記放熱板上に絶縁
    膜が形成されていることを特徴とする半導体装置。
JP57184373A 1982-10-20 1982-10-20 半導体装置 Pending JPS5972755A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57184373A JPS5972755A (ja) 1982-10-20 1982-10-20 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57184373A JPS5972755A (ja) 1982-10-20 1982-10-20 半導体装置

Publications (1)

Publication Number Publication Date
JPS5972755A true JPS5972755A (ja) 1984-04-24

Family

ID=16152074

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57184373A Pending JPS5972755A (ja) 1982-10-20 1982-10-20 半導体装置

Country Status (1)

Country Link
JP (1) JPS5972755A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6389263U (ja) * 1986-11-28 1988-06-10
US4807018A (en) * 1985-10-10 1989-02-21 Sgs Microelettronica S.P.A. Method and package for dissipating heat generated by an integrated circuit chip
JPH04115540A (ja) * 1990-09-05 1992-04-16 Goto Seisakusho:Kk 放熱板付き半導体装置の製造方法
US5139973A (en) * 1990-12-17 1992-08-18 Allegro Microsystems, Inc. Method for making a semiconductor package with the distance between a lead frame die pad and heat spreader determined by the thickness of an intermediary insulating sheet

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4807018A (en) * 1985-10-10 1989-02-21 Sgs Microelettronica S.P.A. Method and package for dissipating heat generated by an integrated circuit chip
JPS6389263U (ja) * 1986-11-28 1988-06-10
JPH04115540A (ja) * 1990-09-05 1992-04-16 Goto Seisakusho:Kk 放熱板付き半導体装置の製造方法
US5139973A (en) * 1990-12-17 1992-08-18 Allegro Microsystems, Inc. Method for making a semiconductor package with the distance between a lead frame die pad and heat spreader determined by the thickness of an intermediary insulating sheet

Similar Documents

Publication Publication Date Title
US6249041B1 (en) IC chip package with directly connected leads
US6133634A (en) High performance flip chip package
US5804469A (en) Semiconductor device and method for producing a semiconductor device
US6504236B2 (en) Semiconductor die assembly having leadframe decoupling characters and method
JPH1093001A (ja) 半導体パッケージおよびその製造方法
JPH041503B2 (ja)
JPH0661406A (ja) 半導体装置及び半導体装置の製造方法及びテ−プキャリア
JPH09312375A (ja) リードフレーム、半導体装置及び半導体装置の製造方法
JPH08288455A (ja) 半導体装置およびその製造方法
US6171888B1 (en) Multi-layer tab tape having distinct signal, power and ground planes, semiconductor device assembly employing same, apparatus for and method of assembling same
US11538742B2 (en) Packaged multichip module with conductive connectors
JPH05299456A (ja) 樹脂封止型半導体装置
JP2000299423A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JPS5972755A (ja) 半導体装置
JPH02201949A (ja) 半導体装置
US3560808A (en) Plastic encapsulated semiconductor assemblies
JPH0338057A (ja) フラグレス・リードフレーム、それを用いたパッケージおよび製法
KR100271640B1 (ko) 반도체 패키지 및 그 적층구조
JPH11111910A (ja) マルチチップマウント半導体装置及びその製造方法
CN111554666A (zh) 功率半导体器件封装件
JPS59152656A (ja) 半導体装置
JPH10242362A (ja) リードフレーム、半導体装置及び半導体装置の製造方法
JPS58197755A (ja) 半導体装置
JPH06349983A (ja) 半導体装置の製造方法
JPS61177760A (ja) ピングリツドアレイ型半導体装置及びその製造方法