JPS61177760A - ピングリツドアレイ型半導体装置及びその製造方法 - Google Patents
ピングリツドアレイ型半導体装置及びその製造方法Info
- Publication number
- JPS61177760A JPS61177760A JP1856385A JP1856385A JPS61177760A JP S61177760 A JPS61177760 A JP S61177760A JP 1856385 A JP1856385 A JP 1856385A JP 1856385 A JP1856385 A JP 1856385A JP S61177760 A JPS61177760 A JP S61177760A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- package substrate
- type semiconductor
- metal layer
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/142—Metallic substrates having insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［技術分野］
本発明は、半導体装置に係り、特に、ピングリ〔−背景
技術］ 論理機能を有する半導体装置は１種々の論理機能を構成
するために、内臓された半導体チップのゲート数の増加
と入出力信号用端子数の増加をする必要がある。そこで
、多ピン化、すなわち、入出力端子数の増加を可能とす
るＰＧＡ型半導体装置が使用される傾向にある。
技術］ 論理機能を有する半導体装置は１種々の論理機能を構成
するために、内臓された半導体チップのゲート数の増加
と入出力信号用端子数の増加をする必要がある。そこで
、多ピン化、すなわち、入出力端子数の増加を可能とす
るＰＧＡ型半導体装置が使用される傾向にある。
このＰＧＡ型半導体装置は、半導体チップが塔誠された
プラスチック系の絶縁性パッケージ基板に、複数のピン
を装着した構成になっている。このため、その発生する
放熱経路が少ないので、半導体チップの温度上昇が著し
く、ＰＧＡ型半導体装置の電気的特性の劣化や破壊を生
じ易い。
プラスチック系の絶縁性パッケージ基板に、複数のピン
を装着した構成になっている。このため、その発生する
放熱経路が少ないので、半導体チップの温度上昇が著し
く、ＰＧＡ型半導体装置の電気的特性の劣化や破壊を生
じ易い。
そこで、パッケージ基板のピン及び半導体チップの装着
面部に、熱電導性の良好な金属板を設け、パッケージ基
板に放熱経路を構成したＰＧＡ型半導体装置が知らてい
る。
面部に、熱電導性の良好な金属板を設け、パッケージ基
板に放熱経路を構成したＰＧＡ型半導体装置が知らてい
る。
しかしながら、かかる技術における検討の結果。
信頼性の低下を生じるという問題点を見出した。
なお、パッケージ基板に金属板を設けたＰＧＡ型半導体
装置は、例えば１日経マグロウヒル社発行「日経エレク
トロニクス別冊マイクロデバイセズ Ｎｏ、 ２ Ｊ
ｐ１６７に記載されている。
装置は、例えば１日経マグロウヒル社発行「日経エレク
トロニクス別冊マイクロデバイセズ Ｎｏ、 ２ Ｊ
ｐ１６７に記載されている。
［Ｊ！明の目的］
本発明の目的は、ＰＧＡ型半導体装置において、電気的
信頼性を向上することが有能な技術を提供することにあ
る。
信頼性を向上することが有能な技術を提供することにあ
る。
本発明の他の目的は、ＰＧＡ型半導体装置において、製
造工程を低減し、かつ、電気的信頼性を向上することが
可能な技術を提供することにある。
造工程を低減し、かつ、電気的信頼性を向上することが
可能な技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は１本
明細書の記述及び添付図面によって明らかになるであろ
う。
明細書の記述及び添付図面によって明らかになるであろ
う。
［発明の概要］
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりで／ある。
要を簡単に説明すれば、下記のとおりで／ある。
すなわち、金属層と絶縁層とを有するパッケージ基板を
備えたＰＧＡ型半導体装置において、前記パッケージ基
板の金属層とピンとの間に絶縁体を設ける。これによっ
て、ピンと金属層との間のショートを防止できるので、
ＰＧＡ型半導体装置の電気的信頼性を向上することがで
きる。
備えたＰＧＡ型半導体装置において、前記パッケージ基
板の金属層とピンとの間に絶縁体を設ける。これによっ
て、ピンと金属層との間のショートを防止できるので、
ＰＧＡ型半導体装置の電気的信頼性を向上することがで
きる。
以下、本発明の構成について、実施例とともに説明する
。
。
なお、全回において、同一の機能を有するものは同一の
符号を付け、その繰り返しの説明は省略する。
符号を付け、その繰り返しの説明は省略する。
［実施例Ｉ］
第１図は１本発明の実施例Ｉを説明するためのＰＧＡ型
半導体装置の概略断面図、第２図は、第１図の１部分に
おける部分拡大断面図である。
半導体装置の概略断面図、第２図は、第１図の１部分に
おける部分拡大断面図である。
第１図及び第２図において、１はパッケージ基板であり
、金属層ＩＡとその上部に設けられた絶縁層ＩＢとによ
って構成されている。
、金属層ＩＡとその上部に設けられた絶縁層ＩＢとによ
って構成されている。
＆屓Ｍ Ｉ Ａは、半導体チップの発生する熱の放熱経
路を構成するようになっており、熱電導性の良好な全屈
材料、例えば、鉄、銅、アルミニウム。
路を構成するようになっており、熱電導性の良好な全屈
材料、例えば、鉄、銅、アルミニウム。
それらの合金等によって構成される。
絶縁ｆｆ１Ｂは、半導体チップ、配線等と金属層ＩＡと
を電気的に分離するように構成され１例えば、プラスチ
ック等の樹脂材料で構成される。
を電気的に分離するように構成され１例えば、プラスチ
ック等の樹脂材料で構成される。
２は穴部であり、パッケージ基板１の所定部に複数設け
られている。穴部２は、ピンを装着するように、それよ
りも大きな径で構成されている。
られている。穴部２は、ピンを装着するように、それよ
りも大きな径で構成されている。
３は絶縁材（充填材）であり、穴部２に充填されている
。絶縁材３は、パッケージ基板１の金属層ＩＡとピンと
を電気的に分離し、それらのショートを防止するように
構成されている。
。絶縁材３は、パッケージ基板１の金属層ＩＡとピンと
を電気的に分離し、それらのショートを防止するように
構成されている。
４は配線であり、絶縁層ＩＢの上部に所定のパターンで
設けられている。配線４は、半導体チップとピンとを電
気的に接続するように構成されている。
設けられている。配線４は、半導体チップとピンとを電
気的に接続するように構成されている。
５は穴部であり、穴部２に充填された絶縁材３の中心部
及びその上部の配線４を除去して設けられている、穴部
５は、配線４と電気的に接続し、かつ、金属層ＩＡと電
気的に分離するように、パッケージ基板ｌにピン６を装
着するように構成されている。このため、穴部５は、ピ
ン６と略同等の径で構成される。
及びその上部の配線４を除去して設けられている、穴部
５は、配線４と電気的に接続し、かつ、金属層ＩＡと電
気的に分離するように、パッケージ基板ｌにピン６を装
着するように構成されている。このため、穴部５は、ピ
ン６と略同等の径で構成される。
７は半導体チップであり、接続用ワイヤ８．配線４を介
してピン６と電気的に接続するように、接着用樹脂１３
．配線４及び絶縁層ＩＢを介して、パッケージ基板１の
中央部の金属層ＩＡの上部に設けられている。半導体チ
ップ７は、例えば、論理機能を備えている。
してピン６と電気的に接続するように、接着用樹脂１３
．配線４及び絶縁層ＩＢを介して、パッケージ基板１の
中央部の金属層ＩＡの上部に設けられている。半導体チ
ップ７は、例えば、論理機能を備えている。
そして、この半導体チップ７で発生する熱は。
パッケージ基板１の金属層１Ａで構成される放熱経路に
よって、充分に放熱させることができる。
よって、充分に放熱させることができる。
しかも、金属層ＩＡとピン６との間には、絶縁材３を介
在させているので、それらの接触によるショートを防止
することができ、ＰＧＡ型半導体装置の電気的信頼性を
向上することができる。
在させているので、それらの接触によるショートを防止
することができ、ＰＧＡ型半導体装置の電気的信頼性を
向上することができる。
ｌＯは枠部材であり、接着用樹脂９及び配線４−を介し
てパッケージ基板１の上部に設けられている。枠部材１
０は、半導体チップ７を塔載するキャビティを構成する
ようになっている。
てパッケージ基板１の上部に設けられている。枠部材１
０は、半導体チップ７を塔載するキャビティを構成する
ようになっている。
１１は封止用キャップであり、接着用樹脂１２を介して
枠部材１１の上部に設けられている。
枠部材１１の上部に設けられている。
次に、本実施例■の製造方法について、簡単に説明する
。
。
第３図乃至第６図は、本発明の実施例■の製造方法を説
明するための各製造工程におけるＰＧＡ型１型溝半導体
装置部拡大断面図である。
明するための各製造工程におけるＰＧＡ型１型溝半導体
装置部拡大断面図である。
まず、第３図に示すように、金属層ＩＡの上部に絶縁層
ＩＢを形成することにより、パッケージ基板ｌを形成す
る。このパッケージ基板ｌは、板状の金属層ＩＡに、板
状の絶縁層ＩＢを貼付けて、又、膜状の絶縁層ＩＢを塗
布或いは積層して形成する。また、パッケージ基板ｌは
、板状の絶縁層ＩＢに、膜状の金属層ＩＡをメッキによ
り形成してもよい。
ＩＢを形成することにより、パッケージ基板ｌを形成す
る。このパッケージ基板ｌは、板状の金属層ＩＡに、板
状の絶縁層ＩＢを貼付けて、又、膜状の絶縁層ＩＢを塗
布或いは積層して形成する。また、パッケージ基板ｌは
、板状の絶縁層ＩＢに、膜状の金属層ＩＡをメッキによ
り形成してもよい。
第３図に示すパッケージ基板ｌを形成する工程の後に、
第４図に示すように、金属層ＩＡ及び絶縁層ＩＢを除去
し、穴部２を形成する。
第４図に示すように、金属層ＩＡ及び絶縁層ＩＢを除去
し、穴部２を形成する。
第４図に示す穴部２を形成する工程の後に、穴部２に絶
縁材３を充填し、第５図に示すように、絶縁層ＩＢ及び
絶縁材３の上部に、配線層４Ａを形成する。
縁材３を充填し、第５図に示すように、絶縁層ＩＢ及び
絶縁材３の上部に、配線層４Ａを形成する。
第５図に示す配線層４Ａを形成する工程の後に、第６図
に示すように、絶縁材３の中心部に穴部５を形成し、配
線層４Ａに所定のパターンニングを施して配線４を形成
する。
に示すように、絶縁材３の中心部に穴部５を形成し、配
線層４Ａに所定のパターンニングを施して配線４を形成
する。
第６図に示す穴部５及び配線４を形成する工程の後に、
必要に応じて、穴部５に配線（スルーホールメッキ）を
形成する。また、金属層ＬＡは。
必要に応じて、穴部５に配線（スルーホールメッキ）を
形成する。また、金属層ＬＡは。
必要に応じて、ソルダーレジスト（エポキシ系樹脂）等
の保護膜で覆ってもよい。
の保護膜で覆ってもよい。
そして、この後に、穴部５にピン６を装着し、これ以後
の工程を施すことによって、前記第１図及び第２図に示
すようにＰＧＡ型半導体装置は完成する。
の工程を施すことによって、前記第１図及び第２図に示
すようにＰＧＡ型半導体装置は完成する。
以上説明したように１本実施例■によれば、ＰＧＡ型半
導体装置において、パッケージ基板１の金属層ＩＡとピ
ン６との間に絶縁体３を設けることにより、金属層ＩＡ
とピン６との間のショートを防止することができるので
、電気的信頼性を向上することができる。
導体装置において、パッケージ基板１の金属層ＩＡとピ
ン６との間に絶縁体３を設けることにより、金属層ＩＡ
とピン６との間のショートを防止することができるので
、電気的信頼性を向上することができる。
また、パッケージ基板１に金属層ｌＡを設けることがで
きるので、半導体チップ７の発生する熱の放熱経路を構
成できる。これによって、半導体チップ７の温度上昇を
抑制できるので、ＰＧＡ型半導体装置の電気的特性の劣
化や破壊を防止することができる。
きるので、半導体チップ７の発生する熱の放熱経路を構
成できる。これによって、半導体チップ７の温度上昇を
抑制できるので、ＰＧＡ型半導体装置の電気的特性の劣
化や破壊を防止することができる。
なお、前記実施例ｉは、半導体チップ７の塔載面と反対
側のパッケージ基板ｌに、ピン６を突出させて装着した
例について説明したが、半導体チップの塔載面にピンを
突出させて設けてもよい。
側のパッケージ基板ｌに、ピン６を突出させて装着した
例について説明したが、半導体チップの塔載面にピンを
突出させて設けてもよい。
また、前記実施例１は、ピン６を装着する穴部５を貫通
穴にした例について説明したが、止め穴にしてもよい。
穴にした例について説明したが、止め穴にしてもよい。
［実施例ｎ］
本実施例■は、前記実施例■のＰＧＡ型半導体装置の製
造工程を低減する例を説明するためのものである。
造工程を低減する例を説明するためのものである。
第７図は、本発明の実施例■を説明するためのＰＧＡ型
半導体装置の要部拡大断面図である。
半導体装置の要部拡大断面図である。
第７図において、ｌＣは絶縁層であり、金属層（金属板
）ＩＡの上部に設けられ、パッケージ基板ｌを構成する
ようになっている。ＬＤは絶縁体であり、穴部２に充填
され、金属層ＩＡとピン６とを電気的に分離するように
構成されている。
）ＩＡの上部に設けられ、パッケージ基板ｌを構成する
ようになっている。ＬＤは絶縁体であり、穴部２に充填
され、金属層ＩＡとピン６とを電気的に分離するように
構成されている。
この絶縁層ＩＣと絶縁体ｌＤは、同一の材料によって構
成されている。
成されている。
次に、本実施例■の製造方法について、簡単に説明する
。
。
第８図乃至第１０図は１本発明の実施例■の製造方法を
説明するための各製造工程におけるＰＧＡ型半導体装置
の要部拡大断面図である。
説明するための各製造工程におけるＰＧＡ型半導体装置
の要部拡大断面図である。
まず、第８図に示すように、ピン６を装着する部分の金
属層ＩＡに、ピン６の径よりも大きな穴部２を形成する
。
属層ＩＡに、ピン６の径よりも大きな穴部２を形成する
。
第８図に示す穴部２を形成する工程の後に、金属層ＩＡ
の上部に絶縁層及び配線層４Ａを形成し。
の上部に絶縁層及び配線層４Ａを形成し。
圧着させる。これによって、第９図に示すように。
金属層ＩＡの上部に絶縁層１ｃが形成され、これと略同
時に、穴部２を充填するように絶縁体１０が形成される
。
時に、穴部２を充填するように絶縁体１０が形成される
。
第９図に示す絶縁層ｌＣ及び絶縁体ＩＤを形成する工程
の後に、第１０図に示すように、配置ｉ４及び穴部５を
形成する。
の後に、第１０図に示すように、配置ｉ４及び穴部５を
形成する。
第１Ｏ図に示す配線４及び穴部５を形成する工程の後に
、配線４と電気的に接続するように、穴部５にピン６を
装着する。そして、これ以後の工程を施すことにより、
前記第７図に示すＰＧＡ型半導体装置は完成する。
、配線４と電気的に接続するように、穴部５にピン６を
装着する。そして、これ以後の工程を施すことにより、
前記第７図に示すＰＧＡ型半導体装置は完成する。
以上説明したように１本実施例■によれば、前記実施例
１と略同様の効果を得ることができる。
１と略同様の効果を得ることができる。
また、金属層ｌＡに穴部２を形成し、前記金属層ＩＡの
上部と穴部２に形成される絶縁層ＩＣと絶縁体ＩＤとを
同一製造工程で形成することにより、前記実施例Ｉの絶
縁体３を形成する工程を省略することができるので、製
造工程を低減することができる。
上部と穴部２に形成される絶縁層ＩＣと絶縁体ＩＤとを
同一製造工程で形成することにより、前記実施例Ｉの絶
縁体３を形成する工程を省略することができるので、製
造工程を低減することができる。
［効果］
以上説明したように１本願において開示された新規な技
術によれば、以下に述べる効果を得ることができる。
術によれば、以下に述べる効果を得ることができる。
（１）金属層と絶縁層とを有するパッケージ基板を備え
たＰＧＡ型半導体装置において、前記パッケージ基板の
金属層とピンとの間に絶縁体を設けたことにより、ピン
と金属層との間のショートを防止することができるので
、ＰＧＡ型半導体装置の電気的信頼性を向上することが
できる。
たＰＧＡ型半導体装置において、前記パッケージ基板の
金属層とピンとの間に絶縁体を設けたことにより、ピン
と金属層との間のショートを防止することができるので
、ＰＧＡ型半導体装置の電気的信頼性を向上することが
できる。
（２）前記（１）により、金属層で半導体チップの発生
する熱の放熱経路を構成し、その温度上昇を抑制するこ
とができるので、ＰＧＡ型半導体装置の電気的特性の劣
化や破壊を防止し、電気的信頼性をより一層向上するこ
とができる。
する熱の放熱経路を構成し、その温度上昇を抑制するこ
とができるので、ＰＧＡ型半導体装置の電気的特性の劣
化や破壊を防止し、電気的信頼性をより一層向上するこ
とができる。
（３）金属層と絶縁層とを有するパッケージ基板を備え
たＰＧＡ型半導体装置の製造方法において、金属層に穴
部を形成し、前記金属層の上部と穴部に形成される絶縁
層と絶縁体とを同一製造工程で形成することにより、前
記絶縁体を形成する工程を省略することができるので、
製造工程を低減することができる。
たＰＧＡ型半導体装置の製造方法において、金属層に穴
部を形成し、前記金属層の上部と穴部に形成される絶縁
層と絶縁体とを同一製造工程で形成することにより、前
記絶縁体を形成する工程を省略することができるので、
製造工程を低減することができる。
（４）前記（１）乃至（３）により、ＰＧＡ型半導体装
置の製造工程を低減し、かつ、その電気的信頼性を向上
することができる。
置の製造工程を低減し、かつ、その電気的信頼性を向上
することができる。
以上、本発明者によってなされた発明を、前記実施例に
もとずき具体的に説明したが、本発明は、前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲に
おいて１種々変形し得ることは勿論である。
もとずき具体的に説明したが、本発明は、前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲に
おいて１種々変形し得ることは勿論である。
第１図は、本発明の実施例Ｉを説明するためのＰＧＡ型
半導体装置の概略断面図、 第２図は、第１図の■部分における部分拡大断面図、 第３図乃至第６図は１本発明の実施例！の製造方法を説
明するための各製造工程におけるＰＧＡ型半導体装置の
要部拡大断面図、 第７図は１本発明の実施例■を説明するためのＰＧＡ型
半導体装置の要部拡大断面図、第８図乃至第１０図は１
本発明の実施例■の製造方法を説明するための各製造工
程におけるＰＧＡ型半導体装置の要部拡大断面図である
。
半導体装置の概略断面図、 第２図は、第１図の■部分における部分拡大断面図、 第３図乃至第６図は１本発明の実施例！の製造方法を説
明するための各製造工程におけるＰＧＡ型半導体装置の
要部拡大断面図、 第７図は１本発明の実施例■を説明するためのＰＧＡ型
半導体装置の要部拡大断面図、第８図乃至第１０図は１
本発明の実施例■の製造方法を説明するための各製造工
程におけるＰＧＡ型半導体装置の要部拡大断面図である
。
Claims (1)
- 【特許請求の範囲】 １、金属層と絶縁層とを有するパッケージ基板を備えた
ピングリッドアレイ型半導体装置において、前記パッケ
ージ基板の金属層に、ピンの径よりも大きな穴部を設け
、該穴部に絶縁材を充填し、該充填材の中心部にピンを
設けたことを特徴とするピングリッドアレイ型半導体装
置。 ２、前記金属層は、鉄、銅、アルミニウム、それらの合
金等の熱電導性の良好な金属材料で構成されてなること
を特徴とする特許請求の範囲第１項に記載の半導体装置
。 ３、前記充填材は、プラスチック等の樹脂系材料で構成
されてなることを特徴とする特許請求の範囲第１項に記
載の半導体装置。 ４、金属層と絶縁層とを有するパッケージ基板を備えた
ピングリッドアレイ型半導体装置の製造方法において、
前記パッケージ基板の金属層に、ピンの径よりも大きな
穴部を形成する工程と、該穴部及びパッケージ基板の上
部に、絶縁材を形成する工程と、前記穴部の中心部の絶
縁材にピン装着用の穴部を形成する工程と、該穴部にピ
ンを装着する工程とを備えたことを特徴とするピングリ
ッドアレイ型半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1856385A JPS61177760A (ja) | 1985-02-04 | 1985-02-04 | ピングリツドアレイ型半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1856385A JPS61177760A (ja) | 1985-02-04 | 1985-02-04 | ピングリツドアレイ型半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61177760A true JPS61177760A (ja) | 1986-08-09 |
Family
ID=11975084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1856385A Pending JPS61177760A (ja) | 1985-02-04 | 1985-02-04 | ピングリツドアレイ型半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61177760A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61287128A (ja) * | 1985-06-13 | 1986-12-17 | Matsushita Electric Works Ltd | 電子素子用チツプキヤリア |
| KR100479913B1 (ko) * | 1997-09-10 | 2005-06-16 | 삼성테크윈 주식회사 | 피지에이패키지 |
-
1985
- 1985-02-04 JP JP1856385A patent/JPS61177760A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61287128A (ja) * | 1985-06-13 | 1986-12-17 | Matsushita Electric Works Ltd | 電子素子用チツプキヤリア |
| JPH053744B2 (ja) * | 1985-06-13 | 1993-01-18 | Matsushita Electric Works Ltd | |
| KR100479913B1 (ko) * | 1997-09-10 | 2005-06-16 | 삼성테크윈 주식회사 | 피지에이패키지 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9159588B2 (en) | Packaged leadless semiconductor device | |
| US6404049B1 (en) | Semiconductor device, manufacturing method thereof and mounting board | |
| US6057601A (en) | Heat spreader with a placement recess and bottom saw-teeth for connection to ground planes on a thin two-sided single-core BGA substrate | |
| US7411281B2 (en) | Integrated circuit device package having both wire bond and flip-chip interconnections and method of making the same | |
| US6566164B1 (en) | Exposed copper strap in a semiconductor package | |
| US8916958B2 (en) | Semiconductor package with multiple chips and substrate in metal cap | |
| US5889324A (en) | Package for a semiconductor device | |
| US20180151461A1 (en) | Stiffener for fan-out wafer level packaging and method of manufacturing | |
| US5184208A (en) | Semiconductor device | |
| US5939781A (en) | Thermally enhanced integrated circuit packaging system | |
| US5514905A (en) | Semiconductor device | |
| US5757068A (en) | Carrier film with peripheral slits | |
| US20120306064A1 (en) | Chip package | |
| JPH08279591A (ja) | 半導体装置とその製造方法 | |
| US20020063331A1 (en) | Film carrier semiconductor device | |
| JP2934421B2 (ja) | ヒートシンクを備えた樹脂封止型半導体装置 | |
| JP2803656B2 (ja) | 半導体装置 | |
| JPS61177760A (ja) | ピングリツドアレイ型半導体装置及びその製造方法 | |
| JP2765632B2 (ja) | 半導体装置用パッケージ | |
| JPH08172142A (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
| JPH08115953A (ja) | 半導体チップの実装方法 | |
| JPH08255868A (ja) | 半導体装置およびその製造方法 | |
| US20020111008A1 (en) | Integrated circuit packages and the method for the same | |
| JPS5972755A (ja) | 半導体装置 | |
| JPH07183425A (ja) | 半導体装置とその製造方法 |