JP2765632B2 - 半導体装置用パッケージ - Google Patents
半導体装置用パッケージInfo
- Publication number
- JP2765632B2 JP2765632B2 JP16437896A JP16437896A JP2765632B2 JP 2765632 B2 JP2765632 B2 JP 2765632B2 JP 16437896 A JP16437896 A JP 16437896A JP 16437896 A JP16437896 A JP 16437896A JP 2765632 B2 JP2765632 B2 JP 2765632B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- metal
- insulator
- heat spreader
- plane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置用パッ
ケージに関し、特に金属基板を用いた半導体装置用パッ
ケージの構造に関する。
ケージに関し、特に金属基板を用いた半導体装置用パッ
ケージの構造に関する。
【０００２】
【従来の技術】近年、ＢＧＡ（ＢＡＬＬ ＧＲＩＤ Ａ
ＲＲＡＹ）と呼ばれる半導体装置用パッケージの構造が
提案されている。この型式のパッケージ構造は、例えば
「平成７年特許願第１２７３９５号」、「ＭＯＮＤＡＹ
ＭＡＲＣＨ ６，１９９５ＥＬＥＣＴＲＯＮＩＣ Ｎ
ＥＷＳ」、又は、「ＮＯＶ．−ＤＥＣ．１９９２．ＴＨ
Ｅ ＦＩＲＳＴ ＶＬＳＩ ＰＡＣＫＡＧＩＮＧ ＷＯ
ＲＫＳＨＯＰ」に記載されており、実用化の努力が進め
られている。ここで従来のＢＧＡの構造を図面を参照し
て説明する。
ＲＲＡＹ）と呼ばれる半導体装置用パッケージの構造が
提案されている。この型式のパッケージ構造は、例えば
「平成７年特許願第１２７３９５号」、「ＭＯＮＤＡＹ
ＭＡＲＣＨ ６，１９９５ＥＬＥＣＴＲＯＮＩＣ Ｎ
ＥＷＳ」、又は、「ＮＯＶ．−ＤＥＣ．１９９２．ＴＨ
Ｅ ＦＩＲＳＴ ＶＬＳＩ ＰＡＣＫＡＧＩＮＧ ＷＯ
ＲＫＳＨＯＰ」に記載されており、実用化の努力が進め
られている。ここで従来のＢＧＡの構造を図面を参照し
て説明する。
【０００３】図５及び図６は「平成７年特許願第１２７
３９５号」に記載されたＢＧＡ（従来技術１）であり、
図５は部分断面図である。図６は一部分が断面図の斜視
図である。
３９５号」に記載されたＢＧＡ（従来技術１）であり、
図５は部分断面図である。図６は一部分が断面図の斜視
図である。
【０００４】約０．１５〜０．２０ｍｍ厚の銅板、その
上に約４０〜５０ミクロンの絶縁体６７，７２が積層さ
れ、更に１８〜３５ミクロンの銅箔が設けられた積層構
造の金属基板を用いて形成される。この銅板をケミカル
エッチングにより所定のパターンに形成する。この銅板
パターンは、放熱兼グラウンド電位強化の為のヒートス
プレッダー兼ＧＮＤ．プレーン６８，７９から成るパタ
ーンと、外部接続用の半田バンプ６９，７８を形成する
為のランドパターン７１，７７に形成され、相互に電気
的に絶縁された構造をとる。銅箔は、所定の銅箔配線６
２，７３のパターンに形成される。この銅箔配線６２，
７３は、ＬＳＩ６５とボンディングワイヤー６４を用い
て電気的導通を取る為のボンディングステッチ７４を有
する。また、銅箔配線６２，７３と電気的導通をとる為
に、絶縁体６４，７２を貫通し金属メッキにより埋め込
まれたビアホール６１，７６を有する。ＬＳＩ６５を搭
載するエリアでは、絶縁体６７，７２及び銅箔は除去さ
れ、キャビティ７５が形成される。このキャビティ７５
上に、例えば銀ペーストの様なマウント材６６を用いて
ＬＳＩ６５を搭載する。ボンディングワイヤ６４で、Ｌ
ＳＩ６５と銅箔配線６２を結線し、ＬＳＩ６５、ボンデ
ィングワイヤ６４及びその周辺を封止樹脂６３により封
止し、ランドパターン７１，７７上に半田バンプ６９，
７８を有する。
上に約４０〜５０ミクロンの絶縁体６７，７２が積層さ
れ、更に１８〜３５ミクロンの銅箔が設けられた積層構
造の金属基板を用いて形成される。この銅板をケミカル
エッチングにより所定のパターンに形成する。この銅板
パターンは、放熱兼グラウンド電位強化の為のヒートス
プレッダー兼ＧＮＤ．プレーン６８，７９から成るパタ
ーンと、外部接続用の半田バンプ６９，７８を形成する
為のランドパターン７１，７７に形成され、相互に電気
的に絶縁された構造をとる。銅箔は、所定の銅箔配線６
２，７３のパターンに形成される。この銅箔配線６２，
７３は、ＬＳＩ６５とボンディングワイヤー６４を用い
て電気的導通を取る為のボンディングステッチ７４を有
する。また、銅箔配線６２，７３と電気的導通をとる為
に、絶縁体６４，７２を貫通し金属メッキにより埋め込
まれたビアホール６１，７６を有する。ＬＳＩ６５を搭
載するエリアでは、絶縁体６７，７２及び銅箔は除去さ
れ、キャビティ７５が形成される。このキャビティ７５
上に、例えば銀ペーストの様なマウント材６６を用いて
ＬＳＩ６５を搭載する。ボンディングワイヤ６４で、Ｌ
ＳＩ６５と銅箔配線６２を結線し、ＬＳＩ６５、ボンデ
ィングワイヤ６４及びその周辺を封止樹脂６３により封
止し、ランドパターン７１，７７上に半田バンプ６９，
７８を有する。
【０００５】別の従来のＢＧＡとして、「ＭＯＮＤＡＹ
ＭＡＲＣＨ ６，１９９５ ＥＬＥＣＴＲＯＮＩＣ
ＮＥＷＳ」発表のもの（従来技術２）がある。図７を参
照にして、この従来技術について説明する。図７は、従
来技術２の部分断面図である。金属板８１上に絶縁体８
２を被着し、更にその上に配線パターン８７が設けられ
る。配線パターン８７の所定の位置を除いて、カバー絶
縁体８５が絶縁体８２を被覆する。シリコンチップ８４
が搭載される部分の絶縁体８２及び配線パターン８７は
除去され、金属板８１を露出させた構造をとる。このよ
うな構造を有する半導体装置用パッケージに対し、シリ
コンチップ８４を露出した金属板８１上に、例えば銀ペ
ースト等のマウント材８３を用いて搭載する。シリコン
チップ８４の各電極と配線パターン８７をボンディング
ワイヤー８８で結線し、エポキシ樹脂の様な封止樹脂８
９で封止した構造をとる。
ＭＡＲＣＨ ６，１９９５ ＥＬＥＣＴＲＯＮＩＣ
ＮＥＷＳ」発表のもの（従来技術２）がある。図７を参
照にして、この従来技術について説明する。図７は、従
来技術２の部分断面図である。金属板８１上に絶縁体８
２を被着し、更にその上に配線パターン８７が設けられ
る。配線パターン８７の所定の位置を除いて、カバー絶
縁体８５が絶縁体８２を被覆する。シリコンチップ８４
が搭載される部分の絶縁体８２及び配線パターン８７は
除去され、金属板８１を露出させた構造をとる。このよ
うな構造を有する半導体装置用パッケージに対し、シリ
コンチップ８４を露出した金属板８１上に、例えば銀ペ
ースト等のマウント材８３を用いて搭載する。シリコン
チップ８４の各電極と配線パターン８７をボンディング
ワイヤー８８で結線し、エポキシ樹脂の様な封止樹脂８
９で封止した構造をとる。
【０００６】更に他の一つの従来ＢＧＡとして、「ＮＯ
Ｖ．−ＤＥＣ．１９９２．ＴＨＥＦＩＲＳＴ ＶＬＳＩ
ＰＡＣＫＡＧＩＮＧ ＷＯＰＫＳＨＯＰ」で発表され
たもの（従来技術３）を図８を用いて説明する。図８
は、従来技術３を示す部分断面図である。絶縁基板９３
の両面に所定の配線パターン９２を設ける。両面の配線
パターン９２は、所定の位置で絶縁基板９３を貫通させ
側壁に金属メッキを施したビアホール９１により導通を
とる。また、シリコンチップ９７の裏面から熱を逃がす
ための放熱ビア９９を設ける。この放熱ビア９９も熱伝
導性を上げるために、ビアホール９１と同様に側壁にメ
ッキにより金属を被着するシリコンチップ９７を、例え
ば銀ペーストのようなマウント材９６上に搭載し、ボン
ディングワイヤー９５によりシリコンチップ９７上の電
極とパッケージの配線パターン９２を結線する。また、
シリコンチップ９７、ボンディングワイヤー９５及びそ
の周辺を、例えばエポキシ樹脂のような封止樹脂９４に
より封止する。裏面の配線パターン９２の所定の位置に
半田バンプ９８が設けられる。この半田バンプ９８は外
部との電気的接続用、及び放熱用に用いられる。
Ｖ．−ＤＥＣ．１９９２．ＴＨＥＦＩＲＳＴ ＶＬＳＩ
ＰＡＣＫＡＧＩＮＧ ＷＯＰＫＳＨＯＰ」で発表され
たもの（従来技術３）を図８を用いて説明する。図８
は、従来技術３を示す部分断面図である。絶縁基板９３
の両面に所定の配線パターン９２を設ける。両面の配線
パターン９２は、所定の位置で絶縁基板９３を貫通させ
側壁に金属メッキを施したビアホール９１により導通を
とる。また、シリコンチップ９７の裏面から熱を逃がす
ための放熱ビア９９を設ける。この放熱ビア９９も熱伝
導性を上げるために、ビアホール９１と同様に側壁にメ
ッキにより金属を被着するシリコンチップ９７を、例え
ば銀ペーストのようなマウント材９６上に搭載し、ボン
ディングワイヤー９５によりシリコンチップ９７上の電
極とパッケージの配線パターン９２を結線する。また、
シリコンチップ９７、ボンディングワイヤー９５及びそ
の周辺を、例えばエポキシ樹脂のような封止樹脂９４に
より封止する。裏面の配線パターン９２の所定の位置に
半田バンプ９８が設けられる。この半田バンプ９８は外
部との電気的接続用、及び放熱用に用いられる。
【０００７】
【発明が解決しようとする課題】上記記載の従来技術の
ＢＧＡパッケージについて、順にその課題、特にＢＧＡ
の放熱構造についての課題を記載する。
ＢＧＡパッケージについて、順にその課題、特にＢＧＡ
の放熱構造についての課題を記載する。
【０００８】先ず、従来技術１に於いては、ＬＳＩが搭
載される部分の絶縁体、及び銅箔を広い範囲で除去する
為に、生産性が低下する。つまり、ビアホールとキャビ
ティ部のサイズが大きく異なる為に、プロセスの安定性
が低下し、エッチング精度が低くなる。また、銅板上に
マウント材を用いて直接ＬＳＩを搭載する為にＬＳＩと
銅板の界面で、熱膨張差より応力が発生する。
載される部分の絶縁体、及び銅箔を広い範囲で除去する
為に、生産性が低下する。つまり、ビアホールとキャビ
ティ部のサイズが大きく異なる為に、プロセスの安定性
が低下し、エッチング精度が低くなる。また、銅板上に
マウント材を用いて直接ＬＳＩを搭載する為にＬＳＩと
銅板の界面で、熱膨張差より応力が発生する。
【０００９】従来技術２では、シリコンチップが半田バ
ンプと同じ側に設けられるために、半田バンプを形成で
きるエリアはシリコンチップの周囲のみになり、多ピン
化は困難になる。また、従来技術１と同様に、シリコン
チップと銅板の界面で熱膨張差により応力が発生する。
ンプと同じ側に設けられるために、半田バンプを形成で
きるエリアはシリコンチップの周囲のみになり、多ピン
化は困難になる。また、従来技術１と同様に、シリコン
チップと銅板の界面で熱膨張差により応力が発生する。
【００１０】従来技術３のＢＧＡパッケージの放熱経路
は、シリコンチップ表面から、表面の銅箔配線パター
ン、放熱ビア側壁にメッキされた金属、そして裏面の銅
箔配線パターン、最終的に半田バンプに至る経路であ
る。しかし、この放熱経路が非常に長い為、低熱抵抗化
が制限される。また、使用されている基板がガラスエポ
キシ基板である為、熱伝導率が非常に低く、更に、急激
な低熱抵抗化が非常に困難である。
は、シリコンチップ表面から、表面の銅箔配線パター
ン、放熱ビア側壁にメッキされた金属、そして裏面の銅
箔配線パターン、最終的に半田バンプに至る経路であ
る。しかし、この放熱経路が非常に長い為、低熱抵抗化
が制限される。また、使用されている基板がガラスエポ
キシ基板である為、熱伝導率が非常に低く、更に、急激
な低熱抵抗化が非常に困難である。
【００１１】以上のように従来技術は、各々いくつかの
問題を抱えている。そこで、本発明の目的は、従来のＢ
ＧＡ構造を改良し、もって多ピン化が容易で信頼性が高
く、また、ＬＳＩの熱的性能を充分に発揮させ得る構造
に容易に形成できる新規な半導体装置用パッケージを提
供することにある。
問題を抱えている。そこで、本発明の目的は、従来のＢ
ＧＡ構造を改良し、もって多ピン化が容易で信頼性が高
く、また、ＬＳＩの熱的性能を充分に発揮させ得る構造
に容易に形成できる新規な半導体装置用パッケージを提
供することにある。
【００１２】
【課題を解決するための手段】本発明は、前記課題を解
決するため、次の手段を採用する。
決するため、次の手段を採用する。
【００１３】（１）銅又はアルミニウムを主成分とす
る、所定のパターンを有する金属板と、該金属板上に形
成された絶縁体から成る絶縁層と、該絶縁層上に形成さ
れた配線パターンを含む所定のパターン形状を有する金
属箔から成る積層構造体として構成され、前記金属板は
電気的に相互に絶縁されたヒートスプレッダー兼ＧＮ
Ｄ．プレーン、及び複数の孤立したランドパターンを有
し、前記金属箔は金属箔配線、及び、半導体チップ搭載
部となるアイランドパターンに形成され、前記金属板よ
り形成される所定のパターンと、前記金属箔より形成さ
れる所定の金属箔配線、及び、アイランドパターンは、
前記絶縁層を所定位置で貫通し、金属メッキで埋め込ま
れたビアホールを介して導通する構造を有し、前記金属
箔の表面に対し、金属メッキにより成るメッキ層が設け
られ、前記アイランドパターン、及び前記金属箔配線の
一部を除いて、絶縁体により覆い、前記ヒートスプレッ
ダー兼ＧＮＤ．プレーンの表面上に絶縁体層を設けるこ
とを特徴とする半導体装置用パッケージ。
る、所定のパターンを有する金属板と、該金属板上に形
成された絶縁体から成る絶縁層と、該絶縁層上に形成さ
れた配線パターンを含む所定のパターン形状を有する金
属箔から成る積層構造体として構成され、前記金属板は
電気的に相互に絶縁されたヒートスプレッダー兼ＧＮ
Ｄ．プレーン、及び複数の孤立したランドパターンを有
し、前記金属箔は金属箔配線、及び、半導体チップ搭載
部となるアイランドパターンに形成され、前記金属板よ
り形成される所定のパターンと、前記金属箔より形成さ
れる所定の金属箔配線、及び、アイランドパターンは、
前記絶縁層を所定位置で貫通し、金属メッキで埋め込ま
れたビアホールを介して導通する構造を有し、前記金属
箔の表面に対し、金属メッキにより成るメッキ層が設け
られ、前記アイランドパターン、及び前記金属箔配線の
一部を除いて、絶縁体により覆い、前記ヒートスプレッ
ダー兼ＧＮＤ．プレーンの表面上に絶縁体層を設けるこ
とを特徴とする半導体装置用パッケージ。
【００１４】（２）前記アイランドパターンと前記ビア
ホールにより導通された、前記ヒートスプレッダー兼Ｇ
ＮＤ．プレーンの表面上に設けられた前記絶縁体層を複
数箇所除去したことを特徴とする前記（１）記載の半導
体装置用パッケージ。
ホールにより導通された、前記ヒートスプレッダー兼Ｇ
ＮＤ．プレーンの表面上に設けられた前記絶縁体層を複
数箇所除去したことを特徴とする前記（１）記載の半導
体装置用パッケージ。
【００１５】（３）前記ヒートスプレッダー兼ＧＮＤ．
プレーンの表面が微細な凹凸構造を有することを特徴と
する前記（１）記載の半導体装置用パッケージ。
プレーンの表面が微細な凹凸構造を有することを特徴と
する前記（１）記載の半導体装置用パッケージ。
【００１６】（４）前記アイランドパターン上に、有機
系樹脂、金属混入樹脂又は低融点金属の何れかにより、
半導体チップを搭載し、該半導体チップの所定の電極と
前記金属箔配線の先端部ボンディングステッチ又は前記
アイランドパターンをボンディングワイヤにより電気的
導通をとり、前記半導体チップ、前記ボンディングワイ
ヤ及びその周辺を有機系絶縁樹脂により封止し、更に前
記ランドパターン上に半田バンプを備えることを特徴と
する前記（３）記載の半導体装置用パッケージ。
系樹脂、金属混入樹脂又は低融点金属の何れかにより、
半導体チップを搭載し、該半導体チップの所定の電極と
前記金属箔配線の先端部ボンディングステッチ又は前記
アイランドパターンをボンディングワイヤにより電気的
導通をとり、前記半導体チップ、前記ボンディングワイ
ヤ及びその周辺を有機系絶縁樹脂により封止し、更に前
記ランドパターン上に半田バンプを備えることを特徴と
する前記（３）記載の半導体装置用パッケージ。
【００１７】（５）前記ヒートスプレッダー兼ＧＮＤ．
プレーンの表面上の前記絶縁体層を複数箇所除去し、金
属板が露出した部分に、半田バンプを備えたことを特徴
とする前記（２）記載の半導体装置用パッケージ。
プレーンの表面上の前記絶縁体層を複数箇所除去し、金
属板が露出した部分に、半田バンプを備えたことを特徴
とする前記（２）記載の半導体装置用パッケージ。
【００１８】
【発明の実施の形態】本発明の実施の形態については、
実施例の項で詳細に説明する。
実施例の項で詳細に説明する。
【００１９】
第１実施例 図１及び図２は、本発明の第１実施例を成すメタルＢＧ
Ａパッケージ構造を示すもので、図１は半導体装置とし
ての部分断面図であり、図２は半導体装置用パッケージ
として示した一部分が断面図の斜視図である。
Ａパッケージ構造を示すもので、図１は半導体装置とし
ての部分断面図であり、図２は半導体装置用パッケージ
として示した一部分が断面図の斜視図である。
【００２０】約０．１５〜０．２０ｍｍ厚の銅、又はア
ルミニウムの金属板上に、４０〜５０ミクロンの絶縁
体、１８〜３５ミクロンの銅箔の３層構造を有する金属
基板を用いる。加工された金属基板が図１と図２に記載
されているが、金属板を加工すると、ヒートスプレッダ
ー兼ＧＮＤ．プレーン１０、ヒートスプレッダー兼ＧＮ
Ｄ．プレーン２２、ランドパターン１３及びランドパタ
ーン２１となり、絶縁体を加工すると、絶縁体９及び絶
縁体１６となり、銅箔を加工すると、銅箔配線４及び銅
箔配線１７となる。
ルミニウムの金属板上に、４０〜５０ミクロンの絶縁
体、１８〜３５ミクロンの銅箔の３層構造を有する金属
基板を用いる。加工された金属基板が図１と図２に記載
されているが、金属板を加工すると、ヒートスプレッダ
ー兼ＧＮＤ．プレーン１０、ヒートスプレッダー兼ＧＮ
Ｄ．プレーン２２、ランドパターン１３及びランドパタ
ーン２１となり、絶縁体を加工すると、絶縁体９及び絶
縁体１６となり、銅箔を加工すると、銅箔配線４及び銅
箔配線１７となる。
【００２１】この金属基板の金属板を、相互に電気的に
絶縁したヒートスプレッダー兼ＧＮＤ．プレーン１０，
２２と複数の孤立したランドパターン１３，２１にエッ
チング形成する。更に、銅箔から形成される銅箔配線
４，１７及びアイランドパターン１５は、各々ランドパ
ターン１３，２１若しくはヒートスプレッダー兼ＧＮ
Ｄ．プレーン１０，２２又は両方と電気的に導通する。
電気的導通をとるために、絶縁体９，１６を貫通し金属
メッキで埋め込んだビアホール３，２０，２４，２６を
用いる。特にアイランドパターン１５上に設けられたビ
アホールを放熱ビア１４と呼ぶ。ビアホールについて図
２で詳細に説明すると、銅箔配線１７とランドパターン
２１を電気的に導通する為のビアホールをビアホール
（１）とし、アイランドパターン１９とランドパターン
２１とを導通するためのビアホールをビアホール（２）
とし、同じくアイランドパターン１９とヒートスプレッ
ダー兼ＧＮＤ．プレーン２２の導通をとるためのビアホ
ールをビアホール（３）とする。この場合アイランドパ
ターンを接地（ＧＮＤ．）電位にすると、ビアホール
（２）及び（３）と導通されたランドパターン、及びヒ
ートスプレッダー兼ＧＮＤ．プレーンは同電位の接地電
位になる。同時にビアホール（２）（３）は、ＬＳＩ７
の裏面に発生する熱を効率的にヒートスプレッダー兼Ｇ
ＮＤ．プレーン２２及びランドパターン２１、半田バン
プ２５に逃がし、低熱抵抗化が図れる。以上の３種類
（１）、（２）、（３）のビアホールのサイズを同サイ
ズにする。これにより、エッチング精度、及び、プロセ
ス安定性が著しく向上する。
絶縁したヒートスプレッダー兼ＧＮＤ．プレーン１０，
２２と複数の孤立したランドパターン１３，２１にエッ
チング形成する。更に、銅箔から形成される銅箔配線
４，１７及びアイランドパターン１５は、各々ランドパ
ターン１３，２１若しくはヒートスプレッダー兼ＧＮ
Ｄ．プレーン１０，２２又は両方と電気的に導通する。
電気的導通をとるために、絶縁体９，１６を貫通し金属
メッキで埋め込んだビアホール３，２０，２４，２６を
用いる。特にアイランドパターン１５上に設けられたビ
アホールを放熱ビア１４と呼ぶ。ビアホールについて図
２で詳細に説明すると、銅箔配線１７とランドパターン
２１を電気的に導通する為のビアホールをビアホール
（１）とし、アイランドパターン１９とランドパターン
２１とを導通するためのビアホールをビアホール（２）
とし、同じくアイランドパターン１９とヒートスプレッ
ダー兼ＧＮＤ．プレーン２２の導通をとるためのビアホ
ールをビアホール（３）とする。この場合アイランドパ
ターンを接地（ＧＮＤ．）電位にすると、ビアホール
（２）及び（３）と導通されたランドパターン、及びヒ
ートスプレッダー兼ＧＮＤ．プレーンは同電位の接地電
位になる。同時にビアホール（２）（３）は、ＬＳＩ７
の裏面に発生する熱を効率的にヒートスプレッダー兼Ｇ
ＮＤ．プレーン２２及びランドパターン２１、半田バン
プ２５に逃がし、低熱抵抗化が図れる。以上の３種類
（１）、（２）、（３）のビアホールのサイズを同サイ
ズにする。これにより、エッチング精度、及び、プロセ
ス安定性が著しく向上する。
【００２２】次に、銅箔配線４，１７上に金属メッキを
施したメッキ層２を設ける。アイランドパターン１５，
１９、及び銅箔配線４，１７のボンディングに使用され
る部分（ボンディングステッチ１８）を除いてカバー絶
縁体１で覆う。図２ではカバー絶縁体は省略した。また
ヒートスプレッダー兼ＧＮＤ．プレーン１０，２２の表
面上に電着絶縁体１２，２３層を設け、ランドパターン
１３，２１に半田バンプ１１，２５を設けた場合に、電
気的に短絡しないようにする。また、こうすることで実
装の際に隣接する半田バンプが短絡しなくなる。本実施
例は、このような構造を有する半導体装置用パッケージ
に対し、アイランドパターン１５，１９上に、例えば銀
ペーストの様なマウント材８によりちＬＳＩ７を搭載す
る。
施したメッキ層２を設ける。アイランドパターン１５，
１９、及び銅箔配線４，１７のボンディングに使用され
る部分（ボンディングステッチ１８）を除いてカバー絶
縁体１で覆う。図２ではカバー絶縁体は省略した。また
ヒートスプレッダー兼ＧＮＤ．プレーン１０，２２の表
面上に電着絶縁体１２，２３層を設け、ランドパターン
１３，２１に半田バンプ１１，２５を設けた場合に、電
気的に短絡しないようにする。また、こうすることで実
装の際に隣接する半田バンプが短絡しなくなる。本実施
例は、このような構造を有する半導体装置用パッケージ
に対し、アイランドパターン１５，１９上に、例えば銀
ペーストの様なマウント材８によりちＬＳＩ７を搭載す
る。
【００２３】このＬＳＩ７の所定の電極と銅箔配線４の
先端部ボンディングステッチ１８、または、アイランド
パターン１５，１９とをボンディングワイヤー６により
結線し電気的導通をとる。次にＬＳＩ７、ボンディング
ワイヤー６、ボンディングステッチ１８、及び、その周
辺を例えばエポキシ樹脂のような封止樹脂５により封止
する。最終的にランドパターン１３，２１上に半田バン
プ１１，２５を備える。
先端部ボンディングステッチ１８、または、アイランド
パターン１５，１９とをボンディングワイヤー６により
結線し電気的導通をとる。次にＬＳＩ７、ボンディング
ワイヤー６、ボンディングステッチ１８、及び、その周
辺を例えばエポキシ樹脂のような封止樹脂５により封止
する。最終的にランドパターン１３，２１上に半田バン
プ１１，２５を備える。
【００２４】第２実施例 次に、本発明の第２実施例を図３を用いて説明する。図
３は第２実施例の部分断面図である。基本的な構造は第
１実施例と同様である。アイランドパターン４２と放熱
ビア４１により導通された、ヒートスプレッダー兼ＧＮ
Ｄ．プレーン３６の表面上に設けられた電着絶縁体３８
において、ＬＳＩ３３の裏面に当たる部分に所定のパタ
ーンを複数箇所除去した。この電着絶縁体３８を除去
し、金属板が露出した部分に放熱兼グラウンド電位用の
放熱バンプ４０を設ける。
３は第２実施例の部分断面図である。基本的な構造は第
１実施例と同様である。アイランドパターン４２と放熱
ビア４１により導通された、ヒートスプレッダー兼ＧＮ
Ｄ．プレーン３６の表面上に設けられた電着絶縁体３８
において、ＬＳＩ３３の裏面に当たる部分に所定のパタ
ーンを複数箇所除去した。この電着絶縁体３８を除去
し、金属板が露出した部分に放熱兼グラウンド電位用の
放熱バンプ４０を設ける。
【００２５】第３実施例 次に、本発明の第３実施例を図４を用いて説明する。図
４は第３実施例の部分断面図である。基本的な構造は第
１実施例と同様である。アイランドパターン５８と放熱
ビア５７により導通された、ヒートスプレッダー兼ＧＮ
Ｄ．プレーン５２の表面に故意に凹凸を設けた。ヒート
スプレッダー兼ＧＮＤ．プレーン５２の表面に故意に凹
凸を設けることにより、放熱面の表面積を増やすことが
でき、更に低熱抵抗化が促進されることを目的にしてい
る。本凹凸構造は、金属板をエッチングし、ヒートスプ
レッダー兼ＧＮＤ．プレーン５２とランドパターン５５
を形成するプロセス工程と同時に形成する。この場合、
凹凸構造を形成するのに用いられるレジストパターンの
開口サイズは、ヒートスプレッダー兼ＧＮＤ．プレーン
５２とランドパターン５５を形成するためのレジストパ
ターンの開口サイズよりも極めて小さくし、マイクロロ
ーディング効果を利用する。
４は第３実施例の部分断面図である。基本的な構造は第
１実施例と同様である。アイランドパターン５８と放熱
ビア５７により導通された、ヒートスプレッダー兼ＧＮ
Ｄ．プレーン５２の表面に故意に凹凸を設けた。ヒート
スプレッダー兼ＧＮＤ．プレーン５２の表面に故意に凹
凸を設けることにより、放熱面の表面積を増やすことが
でき、更に低熱抵抗化が促進されることを目的にしてい
る。本凹凸構造は、金属板をエッチングし、ヒートスプ
レッダー兼ＧＮＤ．プレーン５２とランドパターン５５
を形成するプロセス工程と同時に形成する。この場合、
凹凸構造を形成するのに用いられるレジストパターンの
開口サイズは、ヒートスプレッダー兼ＧＮＤ．プレーン
５２とランドパターン５５を形成するためのレジストパ
ターンの開口サイズよりも極めて小さくし、マイクロロ
ーディング効果を利用する。
【００２６】
【発明の効果】以上、説明したように、本発明の半導体
装置用パッケージでは、金属板を採用し、金属箔のアイ
ランドパターンを設け、アイランドパターンと金属板
を、金属で埋めんだ放熱ビアにより導通させる構成をと
ることにより、ＬＳＩチップで発生した熱を、ＬＳＩチ
ップの裏面より数十ミクロンの短い距離で放熱板となる
金属板に逃がすことができる。更にＬＳＩチップと金属
板の間に生じる熱応力は、アイランドパターンと金属板
の間の絶縁体により吸収・緩和され、長期信頼性が向上
する。また、絶縁体をエッチングする場合でも、エッチ
ングされるサイズが等しく、または同等になることで、
エッチング精度、及び、プロセス安定性が著しく向上す
る。
装置用パッケージでは、金属板を採用し、金属箔のアイ
ランドパターンを設け、アイランドパターンと金属板
を、金属で埋めんだ放熱ビアにより導通させる構成をと
ることにより、ＬＳＩチップで発生した熱を、ＬＳＩチ
ップの裏面より数十ミクロンの短い距離で放熱板となる
金属板に逃がすことができる。更にＬＳＩチップと金属
板の間に生じる熱応力は、アイランドパターンと金属板
の間の絶縁体により吸収・緩和され、長期信頼性が向上
する。また、絶縁体をエッチングする場合でも、エッチ
ングされるサイズが等しく、または同等になることで、
エッチング精度、及び、プロセス安定性が著しく向上す
る。
【図１】本発明の第１実施例の構造を示す部分断面図で
ある。
ある。
【図２】本発明の第１実施例の構造を示す一部分が断面
図の斜視図である。
図の斜視図である。
【図３】本発明の第２実施例の構造を示す部分断面図で
ある。
ある。
【図４】本発明の第３実施例の構造を示す部分断面図で
ある。
ある。
【図５】従来技術１の構造を示す部分断面図である。
【図６】従来技術１の構造を示す一部分が断面図の斜視
図である。
図である。
【図７】従来技術２の構造を示す部分断面図である。
【図８】従来技術３の構造を示す部分断面図である。
１ カバー絶縁体 ２ メッキ層 ３ ビアホール ４ 銅箔配線 ５ 封止樹脂 ６ ボンディングワイヤー ７ ＬＳＩ ８ マウント材 ９ 絶縁体 １０ ヒートスプレッダー兼ＧＮＤ．プレーン １１ 半田バンプ １２ 電着絶縁体 １３ ランドパターン １４ 放熱ビア １５ アイランドパターン １６ 絶縁体 １７ 銅箔配線 １８ ボンディングステッチ １９ アイランドパターン ２０ ビアホール（１） ２１ ランドパターン ２２ ヒートスプレッダー兼ＧＮＤ．プレーン ２３ 電着絶縁体 ２４ ビアホール（２） ２５ 半田バンプ ２６ ビアホール（３） ２７ カバー絶縁体 ２８ メッキ層 ２９ ビアホール ３０ 銅箔配線 ３１ 封止樹脂 ３２ ボンディングワイヤー ３３ ＬＳＩ ３４ マウント材 ３５ 絶縁体 ３６ ヒートスプレッダー兼ＧＮＤ．プレーン ３７ 半田バンプ ３８ 電着絶縁体 ３９ ランドパターン ４０ 放熱バンプ ４１ 放熱ビア ４２ アイランドパターン ４３ カバー絶縁体 ４４ メッキ層 ４５ ビアホール ４６ 銅箔配線 ４７ 封止樹脂 ４８ ボンディングワイヤー ４９ ＬＳＩ ５０ マウント材 ５１ 絶縁体 ５２ ヒートスプレッダー兼ＧＮＤ．プレーン ５３ 半田バンプ ５４ 電着絶縁体 ５５ ランドパターン ５６ 凹凸表面 ５７ 放熱ビア ５８ アイランドパターン ５９ カバー絶縁体 ６０ メッキ層 ６１ ビアホール ６２ 銅箔配線 ６３ 封止樹脂 ６４ ボンディングワイヤー ６５ ＬＳＩ ６６ マウント材 ６７ 絶縁体 ６８ ヒートスプレッダー兼ＧＮＤ．プレーン ６９ 半田バンプ ７０ 電着絶縁体 ７１ ランドパターン ７２ 絶縁体 ７３ 銅箔配線 ７４ ボンディングステッチ ７５ キャビティ ７６ ビアホール ７７ ランドパターン ７８ 半田バンプ ７９ ヒートスプレッダー兼ＧＮＤ．プレーン ８０ 電着絶縁体 ８１ 金属板 ８２ 絶縁体 ８３ マウント材 ８４ シリコンチップ ８５ カバー絶縁体 ８６ 半田バンプ ８７ 配線パターン ８８ ボンディングワイヤー ８９ 封止樹脂 ９０ カバー絶縁体 ９１ ビアホール ９２ 配線パターン ９３ 絶縁基板 ９４ 封止樹脂 ９５ ボンディングワイヤー ９６ マウント材 ９７ シリコンチップ ９８ 半田バンプ ９９ 放熱ビア
Claims (5)
- 【請求項１】 銅又はアルミニウムを主成分とする、所
定のパターンを有する金属板と、該金属板上に形成され
た絶縁体から成る絶縁層と、該絶縁層上に形成された配
線パターンを含む所定のパターン形状を有する金属箔か
ら成る積層構造体として構成され、 前記金属板は電気的に相互に絶縁されたヒートスプレッ
ダー兼ＧＮＤ．プレーン、及び複数の孤立したランドパ
ターンを有し、 前記金属箔は金属箔配線、及び、半導体チップ搭載部と
なるアイランドパターンに形成され、 前記金属板より形成される所定のパターンと、前記金属
箔より形成される所定の金属箔配線、及び、アイランド
パターンは、前記絶縁層を所定位置で貫通し、金属メッ
キで埋め込まれたビアホールを介して導通する構造を有
し、 前記金属箔の表面に対し、金属メッキにより成るメッキ
層が設けられ、前記アイランドパターン、及び前記金属
箔配線の一部を除いて、絶縁体により覆い、前記ヒート
スプレッダー兼ＧＮＤ．プレーンの表面上に絶縁体層を
設けることを特徴とする半導体装置用パッケージ。 - 【請求項２】 前記アイランドパターンと前記ビアホー
ルにより導通された、前記ヒートスプレッダー兼ＧＮ
Ｄ．プレーンの表面上に設けられた前記絶縁体層を複数
箇所除去したことを特徴とする請求項１記載の半導体装
置用パッケージ。 - 【請求項３】 前記ヒートスプレッダー兼ＧＮＤ．プレ
ーンの表面が微細な凹凸構造を有することを特徴とする
請求項１記載の半導体装置用パッケージ。 - 【請求項４】 前記アイランドパターン上に、有機系樹
脂、金属混入樹脂又は低融点金属の何れかにより、半導
体チップを搭載し、該半導体チップの所定の電極と前記
金属箔配線の先端部ボンディングステッチ又は前記アイ
ランドパターンをボンディングワイヤにより電気的導通
をとり、前記半導体チップ、前記ボンディングワイヤ及
びその周辺を有機系絶縁樹脂により封止し、更に前記ラ
ンドパターン上に半田バンプを備えることを特徴とする
請求項３記載の半導体装置用パッケージ。 - 【請求項５】 前記ヒートスプレッダー兼ＧＮＤ．プレ
ーンの表面上の前記絶縁体層を複数箇所除去し、金属板
が露出した部分に、半田バンプを備えたことを特徴とす
る請求項２記載の半導体装置用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16437896A JP2765632B2 (ja) | 1996-06-25 | 1996-06-25 | 半導体装置用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16437896A JP2765632B2 (ja) | 1996-06-25 | 1996-06-25 | 半導体装置用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1012768A JPH1012768A (ja) | 1998-01-16 |
| JP2765632B2 true JP2765632B2 (ja) | 1998-06-18 |
Family
ID=15791997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16437896A Expired - Fee Related JP2765632B2 (ja) | 1996-06-25 | 1996-06-25 | 半導体装置用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2765632B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4024958B2 (ja) * | 1999-03-15 | 2007-12-19 | 株式会社ルネサステクノロジ | 半導体装置および半導体実装構造体 |
| JP2013222924A (ja) * | 2012-04-19 | 2013-10-28 | Furukawa Electric Co Ltd:The | 部品内蔵基板 |
-
1996
- 1996-06-25 JP JP16437896A patent/JP2765632B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1012768A (ja) | 1998-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2755252B2 (ja) | 半導体装置用パッケージ及び半導体装置 | |
| US5889324A (en) | Package for a semiconductor device | |
| JP3123638B2 (ja) | 半導体装置 | |
| EP1256980B1 (en) | Ball grid array package with a heat spreader and method for making the same | |
| US6218731B1 (en) | Tiny ball grid array package | |
| JP2679681B2 (ja) | 半導体装置、半導体装置用パッケージ及びその製造方法 | |
| JP2917868B2 (ja) | 半導体装置およびその製造方法 | |
| KR20020043188A (ko) | 복수의 반도체 칩을 고밀도로 실장할 수 있는 소형 반도체장치 및 그의 제조 방법 | |
| TW200307332A (en) | Low voltage drop and high thermal performance ball grid array package | |
| KR100475079B1 (ko) | 고전압용 ｂｇａ 패키지와 그에 사용되는 히트 스프레더및 제조방법 | |
| JP2008172267A (ja) | 集積回路パッケージの製造方法および集積回路パッケージ | |
| JP2006228897A (ja) | 半導体装置 | |
| JP3312611B2 (ja) | フィルムキャリア型半導体装置 | |
| KR100675030B1 (ko) | 집적 회로 패키지 | |
| JP2765632B2 (ja) | 半導体装置用パッケージ | |
| JP2004214460A (ja) | 半導体装置 | |
| JPH05211256A (ja) | 半導体装置 | |
| JP2004087700A (ja) | 半導体装置およびその製造方法 | |
| JP2612455B2 (ja) | 半導体素子搭載用基板 | |
| JPH11163217A (ja) | 半導体装置 | |
| JPH0744243B2 (ja) | 半導体集積回路モジユ−ル | |
| JP3117688B2 (ja) | 表面実装用の半導体パッケージ | |
| JP2001267460A (ja) | 半導体装置 | |
| JPS6352460A (ja) | マルチチツプモジユ−ルの製造方法 | |
| JP2000091496A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980304 |
|
| LAPS | Cancellation because of no payment of annual fees |