JPS6352460A - マルチチツプモジユ−ルの製造方法 - Google Patents
マルチチツプモジユ−ルの製造方法Info
- Publication number
- JPS6352460A JPS6352460A JP61195366A JP19536686A JPS6352460A JP S6352460 A JPS6352460 A JP S6352460A JP 61195366 A JP61195366 A JP 61195366A JP 19536686 A JP19536686 A JP 19536686A JP S6352460 A JPS6352460 A JP S6352460A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- pattern
- film
- conductor
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000004020 conductor Substances 0.000 claims abstract description 36
- 229920005989 resin Polymers 0.000 claims abstract description 16
- 239000011347 resin Substances 0.000 claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 7
- 238000001259 photo etching Methods 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000011888 foil Substances 0.000 claims description 10
- 230000000149 penetrating effect Effects 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 239000011889 copper foil Substances 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 2
- 238000005516 engineering process Methods 0.000 description 12
- 238000005530 etching Methods 0.000 description 4
- 239000010949 copper Substances 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 229920003002 synthetic resin Polymers 0.000 description 2
- 239000000057 synthetic resin Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000010953 base metal Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマルチチップモジー−ルの製造方法に関し、特
に、St on Si方式によるマルチチップモジ
為−ルの改良技術に関する。
に、St on Si方式によるマルチチップモジ
為−ルの改良技術に関する。
本出願人の先の提案になるSi on Si方式の
マルチチップモジュールの主要構造は、Siウェハレで
必要な配線などを施してなる配線基板(以下母ICとい
う)に、複数個の半導体素子(一般にSiよりなる)〔
以下子ICという〕を、いわゆる突起電極(バンプ)に
よるCCB(コンドロールド◆コラップス・ボンディン
グ)接続技術により固着し、上記母ICを、SiC放熱
板などのベースに固着し、当叔母ICとアウターリード
とをコネクタワイヤによりワイヤボンディングして成る
。
マルチチップモジュールの主要構造は、Siウェハレで
必要な配線などを施してなる配線基板(以下母ICとい
う)に、複数個の半導体素子(一般にSiよりなる)〔
以下子ICという〕を、いわゆる突起電極(バンプ)に
よるCCB(コンドロールド◆コラップス・ボンディン
グ)接続技術により固着し、上記母ICを、SiC放熱
板などのベースに固着し、当叔母ICとアウターリード
とをコネクタワイヤによりワイヤボンディングして成る
。
すなわち、このマルチチップモジュールにおいては、そ
の子ICは母ICである配線基板に相互接続され、その
信号は、ワイヤボンディングしたコネクタワイヤを介し
てアウターリードより人出力するようになっている。
の子ICは母ICである配線基板に相互接続され、その
信号は、ワイヤボンディングしたコネクタワイヤを介し
てアウターリードより人出力するようになっている。
このような構造のマルチチップモジー−ルでは、配線基
板と、アウターリードを構成するリードフレームとを別
々に用意し、かつ、これらの接続のために〜・ちいちワ
イヤボンディングを行わなくてはならない。
板と、アウターリードを構成するリードフレームとを別
々に用意し、かつ、これらの接続のために〜・ちいちワ
イヤボンディングを行わなくてはならない。
この場合、ワイヤボンディング工程を省略できれば工程
が簡略化できるし、さらに、配線基板とリードとを一体
形成できれば同様に工程が簡略化され、コストが低減さ
れ、さらに、歩留も向上し、信頼性を向上させることも
できろ。なお、上記Si on Si方式によるマ
ルチチップモジュールについて記述した文献の例として
、日経マグロウヒル社発行「日経エレクトロニクスJ1
984年11月号があげられる。
が簡略化できるし、さらに、配線基板とリードとを一体
形成できれば同様に工程が簡略化され、コストが低減さ
れ、さらに、歩留も向上し、信頼性を向上させることも
できろ。なお、上記Si on Si方式によるマ
ルチチップモジュールについて記述した文献の例として
、日経マグロウヒル社発行「日経エレクトロニクスJ1
984年11月号があげられる。
〔発明が解決しよ5とする問題点〕
本発明はかかる要梢に答えることのできろマルチチップ
モジー−ルを提供することを目的とし、工程を簡略化し
、接続数を軽減し、コストを低減し、歩留を向上させ、
かつ、信頼性を向上させることのできる技術を提供する
ことを目的とする。
モジー−ルを提供することを目的とし、工程を簡略化し
、接続数を軽減し、コストを低減し、歩留を向上させ、
かつ、信頼性を向上させることのできる技術を提供する
ことを目的とする。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
本明細書の記述および添付図面からあきらかになるであ
ろう。
本題において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
本発明では、TAB(Tape AutomatedB
onding)方式によるフィルムキャリア技術を利用
し、樹脂フィルムを使用して、それにラミネートされた
Cu箔について、ホトレジスト技術およびエツチング技
術により、アウターリードと従来の配線基板における配
線とを一体形成し、該配線上に多層構造の回路を形成し
、さらに、その上に、突起電極を形成するようにした。
onding)方式によるフィルムキャリア技術を利用
し、樹脂フィルムを使用して、それにラミネートされた
Cu箔について、ホトレジスト技術およびエツチング技
術により、アウターリードと従来の配線基板における配
線とを一体形成し、該配線上に多層構造の回路を形成し
、さらに、その上に、突起電極を形成するようにした。
これにより、上記ホトエツチングによりアウターリード
と配紛とが同時形成できるので、従来のごとく、リード
フレームと配線基板とを別々に用意する必要がないし、
また、これらを接続するワイヤボンディングも不要とな
り、また、突起電極の形成により、当該1!極に接合し
た子ICからの信号は該電極、当該回路、上記配線およ
び上記アウターリードを経由して入出力することができ
る。
と配紛とが同時形成できるので、従来のごとく、リード
フレームと配線基板とを別々に用意する必要がないし、
また、これらを接続するワイヤボンディングも不要とな
り、また、突起電極の形成により、当該1!極に接合し
た子ICからの信号は該電極、当該回路、上記配線およ
び上記アウターリードを経由して入出力することができ
る。
したがって、上記要楕に答えろことができ、コストは低
減でき、歩留や信頼性をも向上させることができる。
減でき、歩留や信頼性をも向上させることができる。
次に、本発明を、図面に示す実施例に基づいて説明する
。
。
第3図に示すように、適宜位置に複数の上下に貫通する
貫通孔(以下樹脂穴という)1を有する樹脂フィルム2
に金属箔3を貼着する。
貫通孔(以下樹脂穴という)1を有する樹脂フィルム2
に金属箔3を貼着する。
樹脂フィルム2は、例えばポリイミド系合成樹脂より成
る。金属箔3は、例えば銅(Cu)箔より成る。
る。金属箔3は、例えば銅(Cu)箔より成る。
第9図は、当該樹脂フィルム2に金属箔3を貼着後の第
3図A−A線断面図を示す。
3図A−A線断面図を示す。
次いで、第4図に示すように、当該金属箔3について、
ホトレジスト技術およびエツチング技術により、リード
パターン4と配線パターン5とを形成する。リードパタ
ーン4は、第4図に示すように、例えば四方向に形成さ
れ、その一部は外部接続端子として使用されるアクタ−
リードとなる。
ホトレジスト技術およびエツチング技術により、リード
パターン4と配線パターン5とを形成する。リードパタ
ーン4は、第4図に示すように、例えば四方向に形成さ
れ、その一部は外部接続端子として使用されるアクタ−
リードとなる。
配線パターン5の一部は、当該リードパターン4との接
、続に使用される。当該接続配線6は、リードパターン
4の一部をあててもよい。
、続に使用される。当該接続配線6は、リードパターン
4の一部をあててもよい。
第10図は、第8図C−C線断面図を示す。次いで、第
5図に示すように、配ねパターン5の形成された領域に
、絶縁膜7を被覆する。絶縁膜7は、接続配線6やリー
ドパターン4の一部を被覆するようにしてもよい。絶縁
膜7に、第5図に示すように、配線パターン5にまで到
る、上下に貫通する貫通孔(以下第1の貫通孔と〜・う
)8を穿設する。絶縁膜7に予じめ当該筒1の貫通孔8
を穿設しておいてもよい。当該筒1の貫通孔8に、例え
ばスルーホールメッキ技術により導体部9を形成する(
第11図参照)。当該導体部9は、上記配線パターン5
と次工程で当該絶縁膜7表面に形成される第一の導体パ
ターンとの導通に使用される。
5図に示すように、配ねパターン5の形成された領域に
、絶縁膜7を被覆する。絶縁膜7は、接続配線6やリー
ドパターン4の一部を被覆するようにしてもよい。絶縁
膜7に、第5図に示すように、配線パターン5にまで到
る、上下に貫通する貫通孔(以下第1の貫通孔と〜・う
)8を穿設する。絶縁膜7に予じめ当該筒1の貫通孔8
を穿設しておいてもよい。当該筒1の貫通孔8に、例え
ばスルーホールメッキ技術により導体部9を形成する(
第11図参照)。当該導体部9は、上記配線パターン5
と次工程で当該絶縁膜7表面に形成される第一の導体パ
ターンとの導通に使用される。
第6図に示すように、配線パターン5の形成された領域
上の絶縁膜7の表面に第一の導体パターン10を形成す
る。
上の絶縁膜7の表面に第一の導体パターン10を形成す
る。
この第一の導体パターン1oの形成は、例えば電着法や
真空蒸着などの方法により行なうことができろ。
真空蒸着などの方法により行なうことができろ。
第一の導体パターン10は、導体m9により、配線パタ
ーン5との間で導通がとられている。
ーン5との間で導通がとられている。
次いで、第7図に示すように、さらに、当該第一の導体
パターン10の形成された面に、絶縁膜11を被覆する
。絶縁膜11に、第7図に示すように、当該導体パター
ン10にまで至る、上下に貫通する貫通孔(以下第2の
貫通孔という)12を穿設する。絶縁膜11に予じめこ
の第2の貫通孔12を穿設しておいてもよい。当該筒2
の貫通孔12に、例えばスルーホールメッキ技術により
導体部13を形成する(第11図参照)。当該導体部1
3は、上記第一の導体パターン1oと次工程で当該絶縁
膜11表面に形成される第二の導体パターンとの導通に
使用される。
パターン10の形成された面に、絶縁膜11を被覆する
。絶縁膜11に、第7図に示すように、当該導体パター
ン10にまで至る、上下に貫通する貫通孔(以下第2の
貫通孔という)12を穿設する。絶縁膜11に予じめこ
の第2の貫通孔12を穿設しておいてもよい。当該筒2
の貫通孔12に、例えばスルーホールメッキ技術により
導体部13を形成する(第11図参照)。当該導体部1
3は、上記第一の導体パターン1oと次工程で当該絶縁
膜11表面に形成される第二の導体パターンとの導通に
使用される。
図示していないが、前記第6図に示すと同様の第二の導
体パターン14を当該絶縁膜11表面に形成する(第1
1図参照)。
体パターン14を当該絶縁膜11表面に形成する(第1
1図参照)。
次いで、第8図に示すように、当該第二の導体パターン
14が形成された面に、絶縁膜15を被覆する。絶縁膜
15に、上下に貫通する貫通孔(以下第3の貫通孔とい
う)16を穿設する。絶縁膜15に予じめこの第3の貫
通孔16を穿設しておいてもよい。当該筒3の貫通孔1
6に、例えばスルーホールメッキ技術により導体部17
を形成する。
14が形成された面に、絶縁膜15を被覆する。絶縁膜
15に、上下に貫通する貫通孔(以下第3の貫通孔とい
う)16を穿設する。絶縁膜15に予じめこの第3の貫
通孔16を穿設しておいてもよい。当該筒3の貫通孔1
6に、例えばスルーホールメッキ技術により導体部17
を形成する。
この導体部17上に、突起電極18を突設する。
この突起電極18の形成は、フリップチップ方式により
接続端子を形成する各種公知の方法を適用でき、例えば
Cr−Cu−Auよりなる下地金属を形成し、その上に
、5n−Pb(半田)を用いて半球状のバンブな形成す
る、いわゆるCCB接続端子により構成することができ
る。
接続端子を形成する各種公知の方法を適用でき、例えば
Cr−Cu−Auよりなる下地金属を形成し、その上に
、5n−Pb(半田)を用いて半球状のバンブな形成す
る、いわゆるCCB接続端子により構成することができ
る。
上記絶縁膜7.11.15としては、例えばポリイミド
系合成樹脂フィルムを使用することができる。
系合成樹脂フィルムを使用することができる。
第11図はかくて形成された本発明の実施例を示す要部
断面図で、この第11図は第8図C−C線断面を示す。
断面図で、この第11図は第8図C−C線断面を示す。
第11図にて、19は樹脂フィルム2における貫通孔1
中に充填された金属で、例えばCuを蒸着などの方法で
充填することにより形成される。
中に充填された金属で、例えばCuを蒸着などの方法で
充填することにより形成される。
これにより、第11図に示すように、突起電極18によ
り取着された半導体素子(子IC)20からの熱をペー
ス側に放散することができる。
り取着された半導体素子(子IC)20からの熱をペー
ス側に放散することができる。
この伝熱用金属19の形成は、第3図に示す、樹脂フィ
ルム2に金属箔3を貼着した後とかあるいはその前後、
適宜の段階で行なうことができる。
ルム2に金属箔3を貼着した後とかあるいはその前後、
適宜の段階で行なうことができる。
第1図に示すように、樹脂フィルム2の裏面をベース2
1に、接合材料22により、接合させる。
1に、接合材料22により、接合させる。
第2図は本発明を適用したマルチチップモジュールの全
体構成図で、同図にて23は放熱フィン、24は枠体、
25はキャップである。
体構成図で、同図にて23は放熱フィン、24は枠体、
25はキャップである。
半導体素子(チップ)20は、例えばシリコン単結晶基
板から戊り、周知の技術によってこのチップ内には多数
の回路素子が形成され、1つの回路機能が与えられてい
る。回路素子の具体例は、例えばMOSトランジスタか
ら成り、これらの回路素子によって、例えば論理回路お
よびメモリの回“路機能が形成されている。
板から戊り、周知の技術によってこのチップ内には多数
の回路素子が形成され、1つの回路機能が与えられてい
る。回路素子の具体例は、例えばMOSトランジスタか
ら成り、これらの回路素子によって、例えば論理回路お
よびメモリの回“路機能が形成されている。
本発明では、樹脂フィルム2にリード4と配線5とをホ
ットエツチング技術により形成し、当該配線5上に、多
層構造の第一および第二の導体パターン10.14を有
する回路を形成し、さらに、当該第二の導体パターン1
4の形成された面に、絶縁膜15を介して、突起電極1
8を形成する。
ットエツチング技術により形成し、当該配線5上に、多
層構造の第一および第二の導体パターン10.14を有
する回路を形成し、さらに、当該第二の導体パターン1
4の形成された面に、絶縁膜15を介して、突起電極1
8を形成する。
従って、ホットエツチングによりリードパターン4が形
成されるので、従来に比して高密度にリード4を形成す
ることができる。
成されるので、従来に比して高密度にリード4を形成す
ることができる。
リード4と同時に配線5が形成されるので、従来のごと
く、リードフレームと配線基板とを別々に用意する必要
がない。
く、リードフレームと配線基板とを別々に用意する必要
がない。
半導体素子20かもの信号の入出力は各導体パターン1
0.14および配線パターン5およびリードパターン4
を経由して行われるので、従来のごときワイヤボンディ
ングを必要としない。
0.14および配線パターン5およびリードパターン4
を経由して行われるので、従来のごときワイヤボンディ
ングを必要としない。
樹脂フィルム2を使用するので、コストを低減できる。
本発明では、樹脂フィルム2に伝熱用金t4)9を埋設
するようにしているので、放熱特性が良好である。
するようにしているので、放熱特性が良好である。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
例えば上記実施例では第一の導体パターンおよび第二の
導体パターンを形成する例を述べたが、同様にして、第
三、第四・・・・・・の導体パターンを形成するように
してもよい。
導体パターンを形成する例を述べたが、同様にして、第
三、第四・・・・・・の導体パターンを形成するように
してもよい。
本発明を前記で例示したもの以外の他のマルチチップモ
ジエールにも適用できる。
ジエールにも適用できる。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとうりであ
る。
て得られる効果を簡単に説明すれば、下記のとうりであ
る。
本発明によれば、ワイヤボンディングを省略でき、配線
基板とリードとを一体形成でき、工程が1略化され、接
続数が少な(なり、歩留が向上し、かつ、信頼性を向上
させることができた。
基板とリードとを一体形成でき、工程が1略化され、接
続数が少な(なり、歩留が向上し、かつ、信頼性を向上
させることができた。
第1図は本発明の実施例を示す要部拡大断面図、第2図
は本発明の実施例を示す全体断面図、第3図〜第8図は
それぞれ本発明の実施工程を示す説明図、 第9図は第8図C−C線断面図、 第10図は第4図B−B縁断面図、 第11図は第8図C−C線断面図である。 1・・・貫通孔、2・・・樹脂フィルム、3・・・金属
箔、4・・・リードパターン、5・・・配線パターン、
6・・・接続配線、7・・・絶縁膜、8・・・貫通孔、
9・・・導体部、10・・・第1の導体パターン、11
・・・絶縁膜、12・・・貫通孔、13・・・導体部、
14・・・第二の導体パターン、15・・・絶縁膜、1
6・・・貫通孔、17・・・導体部、18・・・突起電
極、19・・・金属、20・・・半導体素子、21・・
・ベース、22・・・接合材料、23・・・放熱フィン
、24・・・枠体、25・・・キャップ。 代理人 弁理士 小 川 勝 男、/ □ S・、
第 1 図 第 3 図 第 4 図 第 O図 第 6 図 第7図 第 8 図
は本発明の実施例を示す全体断面図、第3図〜第8図は
それぞれ本発明の実施工程を示す説明図、 第9図は第8図C−C線断面図、 第10図は第4図B−B縁断面図、 第11図は第8図C−C線断面図である。 1・・・貫通孔、2・・・樹脂フィルム、3・・・金属
箔、4・・・リードパターン、5・・・配線パターン、
6・・・接続配線、7・・・絶縁膜、8・・・貫通孔、
9・・・導体部、10・・・第1の導体パターン、11
・・・絶縁膜、12・・・貫通孔、13・・・導体部、
14・・・第二の導体パターン、15・・・絶縁膜、1
6・・・貫通孔、17・・・導体部、18・・・突起電
極、19・・・金属、20・・・半導体素子、21・・
・ベース、22・・・接合材料、23・・・放熱フィン
、24・・・枠体、25・・・キャップ。 代理人 弁理士 小 川 勝 男、/ □ S・、
第 1 図 第 3 図 第 4 図 第 O図 第 6 図 第7図 第 8 図
Claims (1)
- 【特許請求の範囲】 1.次の(1)〜(7)工程を含むマルチチップモジュ
ールの製造方法。 (1)金属箔を貼着し、上下に貫通する貫通孔を有する
樹脂フィルムの当該金属箔をホトエッチングし、当該フ
ィルム表面に、リードパターンと該パターンと接続した
配線パターンとを形成する工程 (2)前記フィルムの前記配線パターンの形成された領
域に、絶縁膜を被覆し、該絶縁膜に設けられた上下に貫
通する貫通孔に導体部を形成するとともに、当該絶縁膜
表面に当該導体部と接続した第一の導体パターンを形成
する工程 (3)当該絶縁膜の当該第一の導体パターンが形成され
た面に、さらに、絶縁膜を被覆し、該絶縁膜に設けられ
た上下に貫通する貫通孔に導体部を形成するとともに、
当該絶縁膜表面に当該導体部と接続した第二の導体パタ
ーンを形成する工程および必要に応じて当該工程を繰り
返して行なう当該(3)の繰り返し工程(4)最終の導
体パターン形成面に、絶縁膜を被覆し、該絶縁膜に設け
られた上下に貫通する貫通孔に導体部を形成するととも
に当該導体部に接続した突起電極を当該絶縁膜表面に突
設する工程 (5)必要に応じて前記(1)における樹脂フィルムの
前記貫通孔に金属を充填する工程 (6)前記突起電極により半導体素子を複数接合させる
工程 (7)当該樹脂フィルムの裏面を、ベースに接合させる
工程 2.金属箔が銅箔で、リードパターンの一部が、アウタ
ーリードを形成してなる、特許請求の範囲第1項記載の
マルチチップモジュールの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61195366A JPS6352460A (ja) | 1986-08-22 | 1986-08-22 | マルチチツプモジユ−ルの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61195366A JPS6352460A (ja) | 1986-08-22 | 1986-08-22 | マルチチツプモジユ−ルの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6352460A true JPS6352460A (ja) | 1988-03-05 |
Family
ID=16339978
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61195366A Pending JPS6352460A (ja) | 1986-08-22 | 1986-08-22 | マルチチツプモジユ−ルの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6352460A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01286339A (ja) * | 1988-05-12 | 1989-11-17 | Ibiden Co Ltd | 多層プリント配線板 |
JPH04245466A (ja) * | 1991-01-30 | 1992-09-02 | Hitachi Chem Co Ltd | 半導体搭載用リード付き基板の製造法 |
US5192716A (en) * | 1989-01-25 | 1993-03-09 | Polylithics, Inc. | Method of making a extended integration semiconductor structure |
JP2007143835A (ja) * | 2005-11-28 | 2007-06-14 | Recaro Kk | チャイルドシート |
-
1986
- 1986-08-22 JP JP61195366A patent/JPS6352460A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01286339A (ja) * | 1988-05-12 | 1989-11-17 | Ibiden Co Ltd | 多層プリント配線板 |
US5192716A (en) * | 1989-01-25 | 1993-03-09 | Polylithics, Inc. | Method of making a extended integration semiconductor structure |
JPH04245466A (ja) * | 1991-01-30 | 1992-09-02 | Hitachi Chem Co Ltd | 半導体搭載用リード付き基板の製造法 |
JP2007143835A (ja) * | 2005-11-28 | 2007-06-14 | Recaro Kk | チャイルドシート |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5615089A (en) | BGA semiconductor device including a plurality of semiconductor chips located on upper and lower surfaces of a first substrate | |
KR100201924B1 (ko) | 반도체 장치 | |
US6297141B1 (en) | Mounting assembly of integrated circuit device and method for production thereof | |
EP0498446B1 (en) | Multichip packaged semiconductor device and method for manufacturing the same | |
US7595227B2 (en) | Integrated circuit device package having both wire bond and flip-chip interconnections and method of making the same | |
US6160705A (en) | Ball grid array package and method using enhanced power and ground distribution circuitry | |
US6638792B2 (en) | Method for fabricating BOC semiconductor package | |
US20190378774A1 (en) | Method of manufacturing semiconductor devices and corresponding semiconductor device | |
KR950015727A (ko) | 반도체 장치 및 그 제조방법 | |
US6465882B1 (en) | Integrated circuit package having partially exposed conductive layer | |
JP2001156251A (ja) | 半導体装置 | |
JP2002043458A (ja) | 集積回路パッケージの製造方法 | |
JPS6352460A (ja) | マルチチツプモジユ−ルの製造方法 | |
JP2803656B2 (ja) | 半導体装置 | |
JP4083376B2 (ja) | 半導体モジュール | |
JP3136274B2 (ja) | 半導体装置 | |
JP3466354B2 (ja) | 半導体装置 | |
JP2765632B2 (ja) | 半導体装置用パッケージ | |
KR0155438B1 (ko) | 멀티칩 모듈 및 그의 제조방법 | |
JP2001291821A (ja) | 半導体装置およびその製造方法 | |
JP3405718B2 (ja) | 半導体装置 | |
JP2990120B2 (ja) | 半導体装置 | |
JP2946361B2 (ja) | 電子部品搭載用基板 | |
US20020135059A1 (en) | Chip packaging structure | |
JP2001291818A (ja) | 半導体装置およびその製造方法 |