JPH04245466A - 半導体搭載用リード付き基板の製造法 - Google Patents
半導体搭載用リード付き基板の製造法Info
- Publication number
- JPH04245466A JPH04245466A JP1019691A JP1019691A JPH04245466A JP H04245466 A JPH04245466 A JP H04245466A JP 1019691 A JP1019691 A JP 1019691A JP 1019691 A JP1019691 A JP 1019691A JP H04245466 A JPH04245466 A JP H04245466A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- lead frame
- etching
- wiring
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000000758 substrate Substances 0.000 title claims abstract description 8
- 238000005530 etching Methods 0.000 claims abstract description 10
- 239000002184 metal Substances 0.000 claims description 17
- 229910052751 metal Inorganic materials 0.000 claims description 17
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 12
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 abstract description 10
- 229910052802 copper Inorganic materials 0.000 abstract description 7
- 239000010949 copper Substances 0.000 abstract description 7
- 238000007747 plating Methods 0.000 abstract description 7
- 239000004744 fabric Substances 0.000 abstract description 6
- 239000011889 copper foil Substances 0.000 abstract description 5
- 239000003822 epoxy resin Substances 0.000 abstract description 5
- 229910052759 nickel Inorganic materials 0.000 abstract description 5
- 229920000647 polyepoxide Polymers 0.000 abstract description 5
- 239000011888 foil Substances 0.000 abstract description 4
- 229910045601 alloy Inorganic materials 0.000 abstract description 3
- 239000000956 alloy Substances 0.000 abstract description 3
- UGKDIUIOSMUOAW-UHFFFAOYSA-N iron nickel Chemical compound [Fe].[Ni] UGKDIUIOSMUOAW-UHFFFAOYSA-N 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 3
- 239000011229 interlayer Substances 0.000 abstract description 2
- 239000004593 Epoxy Substances 0.000 abstract 1
- 238000009713 electroplating Methods 0.000 abstract 1
- 239000011521 glass Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体搭載用リード付
き基板の製造法に関する。
き基板の製造法に関する。
【０００２】
【従来の技術】実装される半導体の面積比率を飛躍的に
向上させるものとして、マザー・ボードと別の小型基板
（ドーター・ボード）に複数の裸のＬＳＩチップを直接
実装したマルチチップ・モデュールが提案されている（
ＮＩＫＫＥＩ ＭＩＣＲＯＤＥＶＩＣＥＳ １９８９年
１２月号、３２〜６０頁）。
向上させるものとして、マザー・ボードと別の小型基板
（ドーター・ボード）に複数の裸のＬＳＩチップを直接
実装したマルチチップ・モデュールが提案されている（
ＮＩＫＫＥＩ ＭＩＣＲＯＤＥＶＩＣＥＳ １９８９年
１２月号、３２〜６０頁）。
【０００３】このマルチチップ・モデュールで、半導体
が搭載される基板はリード付き基板であり、リード付き
基板の製造に使われるリードフレームは、０．１５〜０
．２５ｍｍ厚の金属シートを打ち抜くもしくはエッチン
グしてパターンを形成して製造されている。
が搭載される基板はリード付き基板であり、リード付き
基板の製造に使われるリードフレームは、０．１５〜０
．２５ｍｍ厚の金属シートを打ち抜くもしくはエッチン
グしてパターンを形成して製造されている。
【０００４】また、複数の半導体を搭載するマルチチッ
プ・モジュールでは、半導体が搭載される基板で半導体
間の配線も同時に必要となる。このような要求に対して
、リードフレーム上に配線板を乗せ、配線板上に半導体
搭載の後、配線板周囲に配置したリードと配線板間をワ
イヤやはんだで接続するタイプや、リードフレームと絶
縁基材、銅箔等を積層プレスした後基板上の配線層とリ
ードをスルーホールやバイアホールで電気的に接続する
タイプなどが提案されている（ＮＩＫＫＥＩ ＭＩＣＲ
ＯＤＥＶＩＣＥＳ １９８９年１２月号、３２〜６０頁
）。
プ・モジュールでは、半導体が搭載される基板で半導体
間の配線も同時に必要となる。このような要求に対して
、リードフレーム上に配線板を乗せ、配線板上に半導体
搭載の後、配線板周囲に配置したリードと配線板間をワ
イヤやはんだで接続するタイプや、リードフレームと絶
縁基材、銅箔等を積層プレスした後基板上の配線層とリ
ードをスルーホールやバイアホールで電気的に接続する
タイプなどが提案されている（ＮＩＫＫＥＩ ＭＩＣＲ
ＯＤＥＶＩＣＥＳ １９８９年１２月号、３２〜６０頁
）。
【０００５】
【発明が解決しようとする課題】金属シートを打ち抜く
もしくはエッチングしてリードフレームを製造する方法
ではリードを微細化、高密度化すること自体限界があり
、また微細化、高密度化するとリードフレームがマルチ
チップ・モジュールの製造工程中にふらつき位置精度の
面で問題があり、この点からもリードの微細化、高密度
化には限界があった。
もしくはエッチングしてリードフレームを製造する方法
ではリードを微細化、高密度化すること自体限界があり
、また微細化、高密度化するとリードフレームがマルチ
チップ・モジュールの製造工程中にふらつき位置精度の
面で問題があり、この点からもリードの微細化、高密度
化には限界があった。
【０００６】また、複数の半導体を搭載しているマルチ
チップ・モジュールでは半導体間の配線も同時に行うた
めに、新な接続部を多く作ることとなり、信頼性低下や
検査を含む製造工程数が増加しコスト増加の原因となっ
ている。
チップ・モジュールでは半導体間の配線も同時に行うた
めに、新な接続部を多く作ることとなり、信頼性低下や
検査を含む製造工程数が増加しコスト増加の原因となっ
ている。
【０００７】本発明は、リードの微細化、高密度化を可
能とし、かつ半導体間接続部の信頼性に優れ、検査を含
む製造工程数が少なくてすむ半導体搭載用リード付き基
板の製造法を提供するものである。
能とし、かつ半導体間接続部の信頼性に優れ、検査を含
む製造工程数が少なくてすむ半導体搭載用リード付き基
板の製造法を提供するものである。
【０００８】
【課題を解決するための手段】本発明は、剛性に優れる
金属薄板の上に少なくともリード部を含むリードフレー
ム形状の良導体金属のパターンを形成する工程、リード
部の少なくともアウターリードとなる部分を除いてリー
ドフレーム形状の良導体金属のパターン面を絶縁性基板
に接着させる工程、剛性に優れる金属薄板をエッチング
して少なくともリード部を含むリードフレーム形状のパ
ターンを形成する工程を含むことを特徴とするものであ
る。
金属薄板の上に少なくともリード部を含むリードフレー
ム形状の良導体金属のパターンを形成する工程、リード
部の少なくともアウターリードとなる部分を除いてリー
ドフレーム形状の良導体金属のパターン面を絶縁性基板
に接着させる工程、剛性に優れる金属薄板をエッチング
して少なくともリード部を含むリードフレーム形状のパ
ターンを形成する工程を含むことを特徴とするものであ
る。
【０００９】図１は本発明の一実施例を示すものである
。板厚０．０５ｍｍの鉄ニッケル４２合金箔１上に、１
μｍ厚のニッケルをめっき２した後、フィルムレジスト
を用いてレジストを形成し、次いで電気銅めっきを行い
８０μｍピッチの配線部と０．３ｍｍピッチのリード部
を有するリードフレーム形状の厚さ３０μｍ配線パター
ン３を形成した。このようにして得た少なくともリード
部を有するリードフレーム形状の配線パターン３の面に
ガラス布エポキシ樹脂プリプレーグ４、両面配線板５、
ガラス布エポキシ樹脂プリプレーグ４、銅箔６を重ねて
（図１（ａ））圧着し多層化した（図１（ｂ））。ガラ
ス布エポキシ樹脂プリプレーグ４、両面配線板５、銅箔
６はリードフレーム形状の配線パターン３のリード部の
アウターリードとなる部分に対応する部分が打ち抜かれ
ている。次に、層間接続部にスルホール８を明け、スル
ーホールを含む全面に銅めっき７した（図１（ｃ））後
、両面をリード、ダイパッド、必要な配線及び裏面の必
要な配線が残るようにパターンエッチングした。続いて
エッチングストッパの１μｍニッケルをエッチング除去
した（図１（ｄ））。 リードフレームのフレーム部を切断除去してリード付き
基板とした。剛性に優れる金属薄板としては、板厚０．
０１〜０．１ｍｍの鉄ニッケル合金、銅合金、銅等が好
ましい。 剛性に優れる金属薄板の上に形成される少なくともリー
ド部を含むリードフレーム形状の良導体金属としては銅
が好ましい。リードフレーム形状の良導体金属の厚みは
１０〜５０μｍが好ましい。
。板厚０．０５ｍｍの鉄ニッケル４２合金箔１上に、１
μｍ厚のニッケルをめっき２した後、フィルムレジスト
を用いてレジストを形成し、次いで電気銅めっきを行い
８０μｍピッチの配線部と０．３ｍｍピッチのリード部
を有するリードフレーム形状の厚さ３０μｍ配線パター
ン３を形成した。このようにして得た少なくともリード
部を有するリードフレーム形状の配線パターン３の面に
ガラス布エポキシ樹脂プリプレーグ４、両面配線板５、
ガラス布エポキシ樹脂プリプレーグ４、銅箔６を重ねて
（図１（ａ））圧着し多層化した（図１（ｂ））。ガラ
ス布エポキシ樹脂プリプレーグ４、両面配線板５、銅箔
６はリードフレーム形状の配線パターン３のリード部の
アウターリードとなる部分に対応する部分が打ち抜かれ
ている。次に、層間接続部にスルホール８を明け、スル
ーホールを含む全面に銅めっき７した（図１（ｃ））後
、両面をリード、ダイパッド、必要な配線及び裏面の必
要な配線が残るようにパターンエッチングした。続いて
エッチングストッパの１μｍニッケルをエッチング除去
した（図１（ｄ））。 リードフレームのフレーム部を切断除去してリード付き
基板とした。剛性に優れる金属薄板としては、板厚０．
０１〜０．１ｍｍの鉄ニッケル合金、銅合金、銅等が好
ましい。 剛性に優れる金属薄板の上に形成される少なくともリー
ド部を含むリードフレーム形状の良導体金属としては銅
が好ましい。リードフレーム形状の良導体金属の厚みは
１０〜５０μｍが好ましい。
【００１０】
【発明の効果】本発明に於いては、次の効果が達成され
る。 （１） リードの幅、間隔を微細にすることができる。 （２） リードフレームの剛性を大にすることができる
のでリードのふらつきがなく、高精細で高い位置精度を
有するリードフレームが得られる。 （３） リード部と必要な配線部を一体化しているため
接続部は増加しない。 （４） 配線部は高密度配線が可能なように良導体金属
の厚みを薄くすることが可能で、リード部は高強度が得
られるようすることができる。従って、金属の厚みのみ
ならず、材質も使い分けることができ、配線部、リード
部共に最適化が可能になる。
る。 （１） リードの幅、間隔を微細にすることができる。 （２） リードフレームの剛性を大にすることができる
のでリードのふらつきがなく、高精細で高い位置精度を
有するリードフレームが得られる。 （３） リード部と必要な配線部を一体化しているため
接続部は増加しない。 （４） 配線部は高密度配線が可能なように良導体金属
の厚みを薄くすることが可能で、リード部は高強度が得
られるようすることができる。従って、金属の厚みのみ
ならず、材質も使い分けることができ、配線部、リード
部共に最適化が可能になる。
【図１】 本発明の一実施例を示す断面図である。
１．鉄ニッケル４２合金箔
２．ニッケルめっき
３．配線パターン
４．ガラス布エポキシ樹脂プリプレーグ５．両面配線板
６．銅箔
７．銅めっき
８．スルホール
Claims (1)
- 【請求項１】 剛性に優れる金属薄板の上に少なくと
もリード部を含むリードフレーム形状の良導体金属のパ
ターンを形成する工程、リード部の少なくともアウター
リードとなる部分を除いてリードフレーム形状の良導体
金属のパターン面を絶縁性基板に接着させる工程、剛性
に優れる金属薄板をエッチングして少なくともリード部
を含むリードフレーム形状のパターンを形成する工程を
含むことを特徴とする半導体搭載用リード付き基板の製
造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3010196A JP2623980B2 (ja) | 1991-01-30 | 1991-01-30 | 半導体搭載用リード付き基板の製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3010196A JP2623980B2 (ja) | 1991-01-30 | 1991-01-30 | 半導体搭載用リード付き基板の製造法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32151096A Division JPH09172122A (ja) | 1996-12-02 | 1996-12-02 | 半導体搭載用リ−ド付き基板の製造法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04245466A true JPH04245466A (ja) | 1992-09-02 |
| JP2623980B2 JP2623980B2 (ja) | 1997-06-25 |
Family
ID=11743536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3010196A Expired - Fee Related JP2623980B2 (ja) | 1991-01-30 | 1991-01-30 | 半導体搭載用リード付き基板の製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2623980B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2104142A3 (en) * | 2008-03-18 | 2010-10-13 | MediaTek Inc. | Semiconductor chip package |
| US8018037B2 (en) | 2009-04-16 | 2011-09-13 | Mediatek Inc. | Semiconductor chip package |
| US8106490B2 (en) | 2008-03-18 | 2012-01-31 | Mediatek Inc. | Semiconductor chip package |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6352460A (ja) * | 1986-08-22 | 1988-03-05 | Hitachi Ltd | マルチチツプモジユ−ルの製造方法 |
-
1991
- 1991-01-30 JP JP3010196A patent/JP2623980B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6352460A (ja) * | 1986-08-22 | 1988-03-05 | Hitachi Ltd | マルチチツプモジユ−ルの製造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2104142A3 (en) * | 2008-03-18 | 2010-10-13 | MediaTek Inc. | Semiconductor chip package |
| US7875965B2 (en) | 2008-03-18 | 2011-01-25 | Mediatek Inc. | Semiconductor chip package |
| US8106490B2 (en) | 2008-03-18 | 2012-01-31 | Mediatek Inc. | Semiconductor chip package |
| US8212343B2 (en) | 2008-03-18 | 2012-07-03 | Mediatek Inc. | Semiconductor chip package |
| US8018037B2 (en) | 2009-04-16 | 2011-09-13 | Mediatek Inc. | Semiconductor chip package |
| US8288848B2 (en) | 2009-04-16 | 2012-10-16 | Mediatek Inc. | Semiconductor chip package including a lead frame |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2623980B2 (ja) | 1997-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5686702A (en) | Polyimide multilayer wiring substrate | |
| US20090301766A1 (en) | Printed circuit board including electronic component embedded therein and method of manufacturing the same | |
| US20100142170A1 (en) | Chip embedded printed circuit board and manufacturing method thereof | |
| JPH0936549A (ja) | ベアチップ実装用プリント基板 | |
| US20100096171A1 (en) | Printed circuit board having round solder bump and method of manufacturing the same | |
| KR100335454B1 (ko) | 반도체칩 모듈용 다층 회로기판 및 그의 제조방법 | |
| US8826531B1 (en) | Method for making an integrated circuit substrate having laminated laser-embedded circuit layers | |
| JP5003812B2 (ja) | プリント配線板及びプリント配線板の製造方法 | |
| JP2002009441A (ja) | プリント配線板およびその製造方法 | |
| JPH0653621A (ja) | 立体印刷基板、これを用いた電子回路パッケージ及び印刷基板の製造方法 | |
| US6582616B2 (en) | Method for preparing ball grid array board | |
| US6207354B1 (en) | Method of making an organic chip carrier package | |
| JPH04245466A (ja) | 半導体搭載用リード付き基板の製造法 | |
| KR20040107359A (ko) | 반도체 장치의 제조 방법 | |
| JPH08153971A (ja) | 多層プリント配線基板及びその製造方法 | |
| JPH01282892A (ja) | 多層印刷配線板の製造方法 | |
| JPS59124794A (ja) | 電子回路基板の製造方法 | |
| JPH09172122A (ja) | 半導体搭載用リ−ド付き基板の製造法 | |
| US3429038A (en) | Method of manufacturing electrical intraconnectors | |
| JPS5987896A (ja) | 多層プリント基板 | |
| JPH0669662A (ja) | 多層プリント配線板 | |
| JPH03272194A (ja) | 多層印刷配線板の製造方法 | |
| JPH08181452A (ja) | 多層プリント配線板の製造方法 | |
| JP2666569B2 (ja) | 半導体搭載用リード付き基板の製造法 | |
| JP4137295B2 (ja) | Ｃｓｐ用テープキャリアの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |