JPH09172122A - 半導体搭載用リ−ド付き基板の製造法 - Google Patents
半導体搭載用リ−ド付き基板の製造法Info
- Publication number
- JPH09172122A JPH09172122A JP32151096A JP32151096A JPH09172122A JP H09172122 A JPH09172122 A JP H09172122A JP 32151096 A JP32151096 A JP 32151096A JP 32151096 A JP32151096 A JP 32151096A JP H09172122 A JPH09172122 A JP H09172122A
- Authority
- JP
- Japan
- Prior art keywords
- leads
- lead frame
- nickel
- board
- interconnection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
Abstract
(57)【要約】
【目的】 多数の半導体を搭載するに適したリード付き
基板の製造法を提供するもので、リードの微細化、高密
度化が可能であり、かつ半導体間接続部の信頼性に優
れ、検査を含む製造工程数が少なくてすむ。 【構成】 鉄ニッケル４２合金箔１上に、ニッケルめっ
き２し、レジストを形成し、電気銅めっきを行い少なく
ともリードを有するリードフレーム形状の配線パターン
３を形成する。このリードフレーム形状の配線パターン
３の面にガラス布エポキシ樹脂プリプレーグ４、両面配
線板５、ガラス布エポキシ樹脂プリプレーグ４、銅箔６
を重ねて圧着し多層化し、層間接続部にスルホール８を
明け、スルーホールを含む全面に銅めっき７し、両面を
リード、ダイパッド、必要な配線及び裏面の必要な配線
が残るようにパターンエッチングし、エッチングストッ
パのニッケルをエッチング除去し、リードフレームのフ
レーム部を切断除去してリード付き基板とする。
基板の製造法を提供するもので、リードの微細化、高密
度化が可能であり、かつ半導体間接続部の信頼性に優
れ、検査を含む製造工程数が少なくてすむ。 【構成】 鉄ニッケル４２合金箔１上に、ニッケルめっ
き２し、レジストを形成し、電気銅めっきを行い少なく
ともリードを有するリードフレーム形状の配線パターン
３を形成する。このリードフレーム形状の配線パターン
３の面にガラス布エポキシ樹脂プリプレーグ４、両面配
線板５、ガラス布エポキシ樹脂プリプレーグ４、銅箔６
を重ねて圧着し多層化し、層間接続部にスルホール８を
明け、スルーホールを含む全面に銅めっき７し、両面を
リード、ダイパッド、必要な配線及び裏面の必要な配線
が残るようにパターンエッチングし、エッチングストッ
パのニッケルをエッチング除去し、リードフレームのフ
レーム部を切断除去してリード付き基板とする。
Description
【０００１】
【産業上の利用分野】本発明は、半導体搭載用リード付
き基板の製造法に関する。
き基板の製造法に関する。
【０００２】
【従来の技術】実装される半導体の面積比率を飛躍的に
向上させるものとして、マザー・ボードと別の小型基板
（ドーター・ボード）に複数の裸のＬＳＩチップを直接
実装したマルチチップ・モデュールが提案されている
（NIKKEI MICRODEVICES 1989年12月号、32〜60頁）。
向上させるものとして、マザー・ボードと別の小型基板
（ドーター・ボード）に複数の裸のＬＳＩチップを直接
実装したマルチチップ・モデュールが提案されている
（NIKKEI MICRODEVICES 1989年12月号、32〜60頁）。
【０００３】このマルチチップ・モデュールで、半導体
が搭載される基板はリード付き基板であり、リード付き
基板の製造に使われるリードフレームは、0.15〜0.25mm
厚の金属シートを打ち抜くもしくはエッチングしてパタ
ーンを形成して製造されている。
が搭載される基板はリード付き基板であり、リード付き
基板の製造に使われるリードフレームは、0.15〜0.25mm
厚の金属シートを打ち抜くもしくはエッチングしてパタ
ーンを形成して製造されている。
【０００４】また、複数の半導体を搭載するマルチチッ
プ・モジュールでは、半導体が搭載される基板で半導体
間の配線も同時に必要となる。このような要求に対し
て、リードフレーム上に配線板を乗せ、配線板上に半導
体搭載の後、配線板周囲に配置したリードと配線板間を
ワイヤやはんだで接続するタイプや、リードフレームと
絶縁基材、銅箔等を積層プレスした後基板上の配線層と
リードをスルーホールやバイアホールで電気的に接続す
るタイプなどが提案されている（NIKKEI MICRODEVICES
1989年12月号、32〜60頁）。
プ・モジュールでは、半導体が搭載される基板で半導体
間の配線も同時に必要となる。このような要求に対し
て、リードフレーム上に配線板を乗せ、配線板上に半導
体搭載の後、配線板周囲に配置したリードと配線板間を
ワイヤやはんだで接続するタイプや、リードフレームと
絶縁基材、銅箔等を積層プレスした後基板上の配線層と
リードをスルーホールやバイアホールで電気的に接続す
るタイプなどが提案されている（NIKKEI MICRODEVICES
1989年12月号、32〜60頁）。
【０００５】
【発明が解決しようとする課題】金属シートを打ち抜く
もしくはエッチングしてリードフレームを製造する方法
ではリードを微細化、高密度化すること自体限界があ
り、また微細化、高密度化するとリードフレームがマル
チチップ・モジュールの製造工程中にふらつき位置精度
の面で問題があり、この点からもリードの微細化、高密
度化には限界があった。
もしくはエッチングしてリードフレームを製造する方法
ではリードを微細化、高密度化すること自体限界があ
り、また微細化、高密度化するとリードフレームがマル
チチップ・モジュールの製造工程中にふらつき位置精度
の面で問題があり、この点からもリードの微細化、高密
度化には限界があった。
【０００６】また、複数の半導体を搭載しているマルチ
チップ・モジュールでは半導体間の配線も同時に行うた
めに、新な接続部を多く作ることとなり、信頼性低下や
検査を含む製造工程数が増加しコスト増加の原因となっ
ている。
チップ・モジュールでは半導体間の配線も同時に行うた
めに、新な接続部を多く作ることとなり、信頼性低下や
検査を含む製造工程数が増加しコスト増加の原因となっ
ている。
【０００７】本発明は、リードの微細化、高密度化を可
能とし、かつ半導体間接続部の信頼性に優れ、検査を含
む製造工程数が少なくてすむ半導体搭載用リード付き基
板の製造法を提供するものである。
能とし、かつ半導体間接続部の信頼性に優れ、検査を含
む製造工程数が少なくてすむ半導体搭載用リード付き基
板の製造法を提供するものである。
【０００８】
【課題を解決するための手段】本発明は、剛性に優れる
金属薄板の上に少なくともリード部を含むリードフレー
ム形状の良導体金属のパターンを形成する工程、リード
部の少なくともアウターリードとなる部分を除いてリー
ドフレーム形状の良導体金属のパターン面を絶縁性基板
に接着させる工程、剛性に優れる金属薄板をエッチング
して少なくともリード部を含むリードフレーム形状のパ
ターンを形成する工程を含むことを特徴とするものであ
る。
金属薄板の上に少なくともリード部を含むリードフレー
ム形状の良導体金属のパターンを形成する工程、リード
部の少なくともアウターリードとなる部分を除いてリー
ドフレーム形状の良導体金属のパターン面を絶縁性基板
に接着させる工程、剛性に優れる金属薄板をエッチング
して少なくともリード部を含むリードフレーム形状のパ
ターンを形成する工程を含むことを特徴とするものであ
る。
【０００９】図１は本発明の一実施例を示すものであ
る。板厚0.05mmの鉄ニッケル４２合金箔１上に、1μｍ
厚のニッケルをめっき２した後、フィルムレジストを用
いてレジストを形成し、次いで電気銅めっきを行い80μ
ｍピッチの配線部と0.3mmピッチのリード部を有するリ
ードフレーム形状の厚さ30μｍ配線パターン３を形成し
た。このようにして得た少なくともリード部を有するリ
ードフレーム形状の配線パターン３の面にガラス布エポ
キシ樹脂プリプレーグ４、両面配線板５、ガラス布エポ
キシ樹脂プリプレーグ４、銅箔６を重ねて（図１(ａ)）
圧着し多層化した（図１(ｂ)）。ガラス布エポキシ樹脂
プリプレーグ４、両面配線板５、銅箔６はリードフレー
ム形状の配線パターン３のリード部のアウターリードと
なる部分に対応する部分が打ち抜かれている。次に、層
間接続部にスルホール８を明け、スルーホールを含む全
面に銅めっき７した（図１(ｃ)）後、両面をリード、ダ
イパッド、必要な配線及び裏面の必要な配線が残るよう
にパターンエッチングした。続いてエッチングストッパ
の１μｍニッケルをエッチング除去した（図１(ｄ)）。
リードフレームのフレーム部を切断除去してリード付き
基板とした。剛性に優れる金属薄板としては、板厚0.01
〜0.1mmの鉄ニッケル合金、銅合金、銅等が好ましい。
剛性に優れる金属薄板の上に形成される少なくともリー
ド部を含むリードフレーム形状の良導体金属としては銅
が好ましい。リードフレーム形状の良導体金属の厚みは
10〜50μｍが好ましい。
る。板厚0.05mmの鉄ニッケル４２合金箔１上に、1μｍ
厚のニッケルをめっき２した後、フィルムレジストを用
いてレジストを形成し、次いで電気銅めっきを行い80μ
ｍピッチの配線部と0.3mmピッチのリード部を有するリ
ードフレーム形状の厚さ30μｍ配線パターン３を形成し
た。このようにして得た少なくともリード部を有するリ
ードフレーム形状の配線パターン３の面にガラス布エポ
キシ樹脂プリプレーグ４、両面配線板５、ガラス布エポ
キシ樹脂プリプレーグ４、銅箔６を重ねて（図１(ａ)）
圧着し多層化した（図１(ｂ)）。ガラス布エポキシ樹脂
プリプレーグ４、両面配線板５、銅箔６はリードフレー
ム形状の配線パターン３のリード部のアウターリードと
なる部分に対応する部分が打ち抜かれている。次に、層
間接続部にスルホール８を明け、スルーホールを含む全
面に銅めっき７した（図１(ｃ)）後、両面をリード、ダ
イパッド、必要な配線及び裏面の必要な配線が残るよう
にパターンエッチングした。続いてエッチングストッパ
の１μｍニッケルをエッチング除去した（図１(ｄ)）。
リードフレームのフレーム部を切断除去してリード付き
基板とした。剛性に優れる金属薄板としては、板厚0.01
〜0.1mmの鉄ニッケル合金、銅合金、銅等が好ましい。
剛性に優れる金属薄板の上に形成される少なくともリー
ド部を含むリードフレーム形状の良導体金属としては銅
が好ましい。リードフレーム形状の良導体金属の厚みは
10〜50μｍが好ましい。
【００１０】
【発明の効果】本発明に於いては、次の効果が達成され
る。 (1) リードの幅、間隔を微細にすることができる。 (2) リードフレームの剛性を大にすることができるので
リードのふらつきがなく、高精細で高い位置精度を有す
るリードフレームが得られる。 (3) リード部と必要な配線部を一体化しているため接続
部は増加しない。 (4) 配線部は高密度配線が可能なように良導体金属の厚
みを薄くすることが可能で、リード部は高強度が得られ
るようすることができる。従って、金属の厚みのみなら
ず、材質も使い分けることができ、配線部、リード部共
に最適化が可能になる。
る。 (1) リードの幅、間隔を微細にすることができる。 (2) リードフレームの剛性を大にすることができるので
リードのふらつきがなく、高精細で高い位置精度を有す
るリードフレームが得られる。 (3) リード部と必要な配線部を一体化しているため接続
部は増加しない。 (4) 配線部は高密度配線が可能なように良導体金属の厚
みを薄くすることが可能で、リード部は高強度が得られ
るようすることができる。従って、金属の厚みのみなら
ず、材質も使い分けることができ、配線部、リード部共
に最適化が可能になる。
【図１】 本発明の一実施例を示す断面図である。
１．鉄ニッケル４２合金箔 ２．ニッケルめっき ３．配線パターン ４．ガラス布エポキシ樹脂プリプレーグ ５．両面配線板 ６．銅箔 ７．銅めっき ８．スルホール
Claims (1)
- 【請求項１】 剛性に優れる金属薄板の上に少なくとも
リード部を含む良導体金属のパターンを形成する工程、
リード部の少なくともアウターリードとなる部分を除い
て良導体金属のパターン面を絶縁性基板に接着させる工
程、剛性に優れる金属薄板をエッチングして少なくとも
リード部を含むリードフレーム形状のパターンを形成す
る工程を含むことを特徴とする半導体搭載用リード付き
基板の製造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32151096A JPH09172122A (ja) | 1996-12-02 | 1996-12-02 | 半導体搭載用リ−ド付き基板の製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32151096A JPH09172122A (ja) | 1996-12-02 | 1996-12-02 | 半導体搭載用リ−ド付き基板の製造法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3010196A Division JP2623980B2 (ja) | 1991-01-30 | 1991-01-30 | 半導体搭載用リード付き基板の製造法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09172122A true JPH09172122A (ja) | 1997-06-30 |
Family
ID=18133380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32151096A Pending JPH09172122A (ja) | 1996-12-02 | 1996-12-02 | 半導体搭載用リ−ド付き基板の製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09172122A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102244020A (zh) * | 2011-06-20 | 2011-11-16 | 江苏长电科技股份有限公司 | 复合材料引线框封装方法及其封装模具结构 |
-
1996
- 1996-12-02 JP JP32151096A patent/JPH09172122A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102244020A (zh) * | 2011-06-20 | 2011-11-16 | 江苏长电科技股份有限公司 | 复合材料引线框封装方法及其封装模具结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6020218A (en) | Method of manufacturing ball grid array semiconductor package | |
| US6930257B1 (en) | Integrated circuit substrate having laminated laser-embedded circuit layers | |
| US20090301766A1 (en) | Printed circuit board including electronic component embedded therein and method of manufacturing the same | |
| KR100335454B1 (ko) | 반도체칩 모듈용 다층 회로기판 및 그의 제조방법 | |
| JPH0936549A (ja) | ベアチップ実装用プリント基板 | |
| US8826531B1 (en) | Method for making an integrated circuit substrate having laminated laser-embedded circuit layers | |
| US8487192B2 (en) | Printed wiring board and method for manufacturing the same | |
| JP2005302922A (ja) | 配線基板およびその製造方法 | |
| JPH0922963A (ja) | 半導体回路素子搭載基板フレームの製造方法 | |
| KR20040027346A (ko) | 회로 장치의 제조 방법 | |
| JPH0653621A (ja) | 立体印刷基板、これを用いた電子回路パッケージ及び印刷基板の製造方法 | |
| KR100582145B1 (ko) | 반도체 장치의 제조 방법 | |
| JP2002118204A (ja) | 半導体装置、並びに半導体搭載用基板及びその製造方法 | |
| US6207354B1 (en) | Method of making an organic chip carrier package | |
| KR20040030301A (ko) | 회로 장치의 제조 방법 | |
| JP2623980B2 (ja) | 半導体搭載用リード付き基板の製造法 | |
| JP3770895B2 (ja) | 電解めっきを利用した配線基板の製造方法 | |
| US20220173025A1 (en) | Printed circuit board and electronic component package | |
| JP2007053146A (ja) | 封止型プリント基板及びその製造方法 | |
| JPH09172122A (ja) | 半導体搭載用リ−ド付き基板の製造法 | |
| JP4663172B2 (ja) | 半導体装置の製造方法 | |
| JP2005123493A (ja) | 配線基板及び素子実装基板 | |
| JP4193479B2 (ja) | 素子実装基板の製造方法 | |
| JP2666569B2 (ja) | 半導体搭載用リード付き基板の製造法 | |
| JPS59124794A (ja) | 電子回路基板の製造方法 |