JP2666569B2 - 半導体搭載用リード付き基板の製造法 - Google Patents
半導体搭載用リード付き基板の製造法Info
- Publication number
- JP2666569B2 JP2666569B2 JP3000025A JP2591A JP2666569B2 JP 2666569 B2 JP2666569 B2 JP 2666569B2 JP 3000025 A JP3000025 A JP 3000025A JP 2591 A JP2591 A JP 2591A JP 2666569 B2 JP2666569 B2 JP 2666569B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- substrate
- metal pattern
- die pad
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 44
- 239000004065 semiconductor Substances 0.000 title claims description 18
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000002184 metal Substances 0.000 claims description 39
- 229910052751 metal Inorganic materials 0.000 claims description 39
- 239000011347 resin Substances 0.000 claims description 4
- 229920005989 resin Polymers 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 18
- 229910052802 copper Inorganic materials 0.000 description 17
- 239000010949 copper Substances 0.000 description 17
- 238000000034 method Methods 0.000 description 9
- 238000009713 electroplating Methods 0.000 description 8
- 239000010410 layer Substances 0.000 description 8
- 239000010935 stainless steel Substances 0.000 description 8
- 229910001220 stainless steel Inorganic materials 0.000 description 8
- 238000005530 etching Methods 0.000 description 6
- 239000004744 fabric Substances 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 238000007747 plating Methods 0.000 description 5
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 238000000059 patterning Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910000640 Fe alloy Inorganic materials 0.000 description 2
- 229910000990 Ni alloy Inorganic materials 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 229920000271 Kevlar® Polymers 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000004761 kevlar Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000002335 surface treatment layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体搭載用リード付
き基板の製造法に関する。
き基板の製造法に関する。
【０００２】
【従来の技術】実装される半導体の面積比率を飛躍的に
向上させるものとして、マザー・ボードと別の小型基板
（ドーター・ボード）に複数の裸のＬＳＩチップを直接
実装したマルチチップ・モデュールが提案されている
（NIKKEI MICRODEVICES 189年12月号、32〜60頁）。
向上させるものとして、マザー・ボードと別の小型基板
（ドーター・ボード）に複数の裸のＬＳＩチップを直接
実装したマルチチップ・モデュールが提案されている
（NIKKEI MICRODEVICES 189年12月号、32〜60頁）。
【０００３】このマルチチップ・モデュールで、半導体
が搭載される基板はリード付き基板であり、リード付き
基板の製造に使われるリードフレームは、0.15〜0.25mm
厚の金属シートを打ち抜くもしくはエッチングしてパタ
ーンを形成して製造されている。
が搭載される基板はリード付き基板であり、リード付き
基板の製造に使われるリードフレームは、0.15〜0.25mm
厚の金属シートを打ち抜くもしくはエッチングしてパタ
ーンを形成して製造されている。
【０００４】また、複数の半導体を搭載するマルチチッ
プ・モジュールでは、半導体間の配線も同時に必要とな
る。このような要求に対して、リードフレーム上に配線
板を乗せ、配線板上に半導体搭載の後、配線板周囲に配
置したリードと配線板間をワイヤやはんだで接続するタ
イプや、リードフレームと絶縁基材、銅箔等を積層プレ
スした後基板上の配線層とリードをスルーホールやバイ
アホールで電気的に接続するタイプなどが提案されてい
る（NIKKEI MICRODEVICES 189年12月号、32〜60頁）。
プ・モジュールでは、半導体間の配線も同時に必要とな
る。このような要求に対して、リードフレーム上に配線
板を乗せ、配線板上に半導体搭載の後、配線板周囲に配
置したリードと配線板間をワイヤやはんだで接続するタ
イプや、リードフレームと絶縁基材、銅箔等を積層プレ
スした後基板上の配線層とリードをスルーホールやバイ
アホールで電気的に接続するタイプなどが提案されてい
る（NIKKEI MICRODEVICES 189年12月号、32〜60頁）。
【０００５】
【発明が解決しようとする課題】金属シートを打ち抜く
もしくはエッチングしてリードフレームを製造する方法
ではリードを微細化、高密度化すること自体限界があ
り、また微細化、高密度化するとリードフレームがマル
チチップ・モジュールの製造工程中にふらつき位置精度
の面で問題があり、この点からもリードの微細化、高密
度化には限界があった。
もしくはエッチングしてリードフレームを製造する方法
ではリードを微細化、高密度化すること自体限界があ
り、また微細化、高密度化するとリードフレームがマル
チチップ・モジュールの製造工程中にふらつき位置精度
の面で問題があり、この点からもリードの微細化、高密
度化には限界があった。
【０００６】また、複数の半導体を搭載しているマルチ
チップ・モジュールでは半導体間の配線も同時に行うた
めに、新な接続部を多く作ることとなり、信頼性低下や
検査を含む製造工程数が増加しコスト増加の原因となっ
ている。
チップ・モジュールでは半導体間の配線も同時に行うた
めに、新な接続部を多く作ることとなり、信頼性低下や
検査を含む製造工程数が増加しコスト増加の原因となっ
ている。
【０００７】本発明は、リードの微細化、高密度化を可
能とし、かつ半導体間接続部の信頼性に優れ、検査を含
む製造工程数が少ない半導体搭載用リード付き基板の製
造法を提供するものである。
能とし、かつ半導体間接続部の信頼性に優れ、検査を含
む製造工程数が少ない半導体搭載用リード付き基板の製
造法を提供するものである。
【０００８】
【課題を解決するための手段】本発明の第一の発明は、
導電性基板の上にインナ−リ−ド（半導体端子との接続
部）とアウタ−リ−ド（外部接続用の端子部）を有すリ
ード部、搭載される半導体間を接続する配線部およびダ
イパッドを含むリードフレーム形状の金属パターンを形
成する工程、リード部の少なくともアウターリードとな
る部分を除いてリードフレーム形状の金属パターを絶縁
性基板に接着させる工程、リードフレーム形状の金属パ
ターンから導電性基板を剥離する工程を含むことを特徴
とする半導体搭載用リード付き基板の製造法である。本
発明の第二の発明は、導電性基板の上にリード部と必要
な配線部を含むリードフレーム形状の金属パターンおよ
びその金属パターンと異なる金属のダイパッドを形成す
る工程、リード部の少なくともアウターリードとなる部
分を除いてリードフレーム形状の金属パターおよびダイ
パッドを絶縁性基板に接着させる工程、リードフレーム
形状の金属パターンおよびダイパッドから導電性基板を
剥離する工程を含むことを特徴とする半導体搭載用リー
ド付き基板の製造法である。本発明の第三の発明は、導
電性基板の上にリード部と必要な配線部を含むリードフ
レーム形状の金属パターンを形成する工程、導電性基板
の金属パターン面とダイパッド用基板を、リード部の少
なくともアウターリードとなる部分およびダイパッドと
なる部分に相当する部分を打ち抜いた絶縁樹脂シートを
介して熱圧着し接着させる工程、リードフレーム形状の
金属パターンから導電性基板を剥離する工程を含むこと
を特徴とする半導体搭載用リード付き基板の製造法であ
る。
導電性基板の上にインナ−リ−ド（半導体端子との接続
部）とアウタ−リ−ド（外部接続用の端子部）を有すリ
ード部、搭載される半導体間を接続する配線部およびダ
イパッドを含むリードフレーム形状の金属パターンを形
成する工程、リード部の少なくともアウターリードとな
る部分を除いてリードフレーム形状の金属パターを絶縁
性基板に接着させる工程、リードフレーム形状の金属パ
ターンから導電性基板を剥離する工程を含むことを特徴
とする半導体搭載用リード付き基板の製造法である。本
発明の第二の発明は、導電性基板の上にリード部と必要
な配線部を含むリードフレーム形状の金属パターンおよ
びその金属パターンと異なる金属のダイパッドを形成す
る工程、リード部の少なくともアウターリードとなる部
分を除いてリードフレーム形状の金属パターおよびダイ
パッドを絶縁性基板に接着させる工程、リードフレーム
形状の金属パターンおよびダイパッドから導電性基板を
剥離する工程を含むことを特徴とする半導体搭載用リー
ド付き基板の製造法である。本発明の第三の発明は、導
電性基板の上にリード部と必要な配線部を含むリードフ
レーム形状の金属パターンを形成する工程、導電性基板
の金属パターン面とダイパッド用基板を、リード部の少
なくともアウターリードとなる部分およびダイパッドと
なる部分に相当する部分を打ち抜いた絶縁樹脂シートを
介して熱圧着し接着させる工程、リードフレーム形状の
金属パターンから導電性基板を剥離する工程を含むこと
を特徴とする半導体搭載用リード付き基板の製造法であ
る。
【０００９】図１は本発明の第一の実施例を示すもので
ある。ステンレス板１１上全面に約１μｍ厚の銅１２を
電気めっきした後、感光性のフィルムレジストを形成
し、リード部、必要な配線部およびダイパッドを含むリ
ードフレーム形状の金属パターンを形成する部分以外に
レジストが残るようにフォトリソグラフ法によってレジ
ストのパターニングを行った後、電気めっき法により鉄
・ニッケル合金１３を100μｍ形成しリード部、必要な
配線部およびダイパッドを含むリードフレーム形状の金
属パターンとした。このメッキではレジストの解像度と
同等のパターニングができるため、リードは0.2mm幅、
0.2mm間隙で形成できた。１６はダイパッドである。続
いてレジストを除去し、リード部のアウターリードとな
る部分に対応する部分を打ち抜いたガラス布エポキシ樹
脂プリプレグ１４とリード部のアウターリードとなる部
分以外が埋め込み接着できるように熱圧着した（図１
（ａ））後、ステンレス板１１を剥離し（図１
（ｂ））、銅層１２をエッチングにて除去し（図１
（ｃ））、ワイヤボンド端子部を金めっき１５した（図
１（ｄ））。リードフレームのフレーム部を切断除去し
てリード付き基板とした。
ある。ステンレス板１１上全面に約１μｍ厚の銅１２を
電気めっきした後、感光性のフィルムレジストを形成
し、リード部、必要な配線部およびダイパッドを含むリ
ードフレーム形状の金属パターンを形成する部分以外に
レジストが残るようにフォトリソグラフ法によってレジ
ストのパターニングを行った後、電気めっき法により鉄
・ニッケル合金１３を100μｍ形成しリード部、必要な
配線部およびダイパッドを含むリードフレーム形状の金
属パターンとした。このメッキではレジストの解像度と
同等のパターニングができるため、リードは0.2mm幅、
0.2mm間隙で形成できた。１６はダイパッドである。続
いてレジストを除去し、リード部のアウターリードとな
る部分に対応する部分を打ち抜いたガラス布エポキシ樹
脂プリプレグ１４とリード部のアウターリードとなる部
分以外が埋め込み接着できるように熱圧着した（図１
（ａ））後、ステンレス板１１を剥離し（図１
（ｂ））、銅層１２をエッチングにて除去し（図１
（ｃ））、ワイヤボンド端子部を金めっき１５した（図
１（ｄ））。リードフレームのフレーム部を切断除去し
てリード付き基板とした。
【００１０】図２は本発明の第二の実施例を示すもので
ある。ステンレス板２１上全面に約150μｍ厚に銅２２
を電気めっきした（図２（ａ））後、銅層のみをエッチ
ングしてリード部、必要な配線部、ダイパッドを含むリ
ードフレーム形状の金属パターン２３を形成し（図２
（ｂ））、次に、銅表面を樹脂との密着性を向上させる
酸化処理した後、リード部のアウターリードとなる部分
に対応する部分を打ち抜いたケブラー布ポリイミド樹脂
プリプレグ２４とリード部のアウターリードとなる部分
以外が埋め込み接着できるように熱圧着した（図２
（ｃ））後、ステンレス板２１を剥離し（図２
（ｄ））、ワイヤボンド端子部を金めっき２５した（図
２（ｅ））。リードフレームのフレーム部を切断除去し
てリード付き基板とした。
ある。ステンレス板２１上全面に約150μｍ厚に銅２２
を電気めっきした（図２（ａ））後、銅層のみをエッチ
ングしてリード部、必要な配線部、ダイパッドを含むリ
ードフレーム形状の金属パターン２３を形成し（図２
（ｂ））、次に、銅表面を樹脂との密着性を向上させる
酸化処理した後、リード部のアウターリードとなる部分
に対応する部分を打ち抜いたケブラー布ポリイミド樹脂
プリプレグ２４とリード部のアウターリードとなる部分
以外が埋め込み接着できるように熱圧着した（図２
（ｃ））後、ステンレス板２１を剥離し（図２
（ｄ））、ワイヤボンド端子部を金めっき２５した（図
２（ｅ））。リードフレームのフレーム部を切断除去し
てリード付き基板とした。
【００１１】図３は本発明の第三の実施例を示すもので
ある。ステンレス板３１上全面に約１μｍ厚の銅３２を
電気めっきした後、感光性のフィルムレジストを形成
し、リード部と必要な配線部を含むリードフレーム形状
の金属パターンを形成する部分以外にレジストが残るよ
うにフォトリソグラフ法によってレジスト３３のパター
ニングを行い（図３（ａ））、電気めっき法でニッケル
を約１μｍ厚形成した後銅を100μｍ厚形成し、リード
部と必要な配線部を含むリードフレーム形状の金属パタ
ーン３４を形成した（図３（ｂ））。次にレジスト３３
を除去した（図３（ｃ））後、ダイパッド部のみを抜い
た粘着シート３５を金属パターン３４の上から被覆した
後、電気めっき法で鉄・ニッケル合金３６を200μｍ厚
形成し（図３（ｄ））、粘着シート３６を剥離した。リ
ード部のアウターリードとなる部分に対応する部分を打
ち抜いたガラス布エポキシ樹脂プリプレグ３７とリード
部のアウターリードとなる部分以外が埋め込み接着でき
るように熱圧着した（図３（ｅ））後、ステンレス板３
１を剥離し（図３（ｆ））、銅層３２をエッチングにて
除去し（図３（ｇ））、ワイヤボンド端子部を金めっき
３８した（図３（ｈ））。リードフレームのフレーム部
を切断除去してリード付き基板とした。
ある。ステンレス板３１上全面に約１μｍ厚の銅３２を
電気めっきした後、感光性のフィルムレジストを形成
し、リード部と必要な配線部を含むリードフレーム形状
の金属パターンを形成する部分以外にレジストが残るよ
うにフォトリソグラフ法によってレジスト３３のパター
ニングを行い（図３（ａ））、電気めっき法でニッケル
を約１μｍ厚形成した後銅を100μｍ厚形成し、リード
部と必要な配線部を含むリードフレーム形状の金属パタ
ーン３４を形成した（図３（ｂ））。次にレジスト３３
を除去した（図３（ｃ））後、ダイパッド部のみを抜い
た粘着シート３５を金属パターン３４の上から被覆した
後、電気めっき法で鉄・ニッケル合金３６を200μｍ厚
形成し（図３（ｄ））、粘着シート３６を剥離した。リ
ード部のアウターリードとなる部分に対応する部分を打
ち抜いたガラス布エポキシ樹脂プリプレグ３７とリード
部のアウターリードとなる部分以外が埋め込み接着でき
るように熱圧着した（図３（ｅ））後、ステンレス板３
１を剥離し（図３（ｆ））、銅層３２をエッチングにて
除去し（図３（ｇ））、ワイヤボンド端子部を金めっき
３８した（図３（ｈ））。リードフレームのフレーム部
を切断除去してリード付き基板とした。
【００１２】図４は本発明の第四の実施例を示すもので
ある。ステンレス板４１上全面に約１μｍ厚の銅４２を
電気めっきした後、感光性のフィルムレジストを形成
し、リード部と必要な配線部を含むリードフレーム形状
の金属パターンを形成する部分以外にレジストが残るよ
うにフォトリソグラフ法によってレジスト４３のパター
ニングを行った（図４（ａ））後、電気めっき法でニッ
ケル４４を約１μｍ厚形成した後、銅を100μｍ厚形成
しリード部と必要な配線部を含むリードフレーム形状の
金属パターン４５とし（図４（ｂ））、レジスト４３を
除去した。一方、ダイパッドより大きく封止外形より小
さい面積の0.3mm厚銅板４７の表面を、樹脂との接着性
を向上させる酸化処理し、次に、リード部と必要な配線
部を含むリードフレーム形状の金属パターン４５と銅板
をパターン面と銅板処理層４８面を向い合わせ、ダイパ
ッド部及びアウターリードに対応する部分を打ち抜いた
ガラス布エポキシ樹脂プリプレグ４６を介して熱圧着し
た（図４（ｃ））。この後、ステンレス板４１を剥離し
（図４（ｄ））、銅層２をエッチングにて除去し（図４
（ｅ））、銅板のダイパッド部のみを機械研磨によって
表面処理層４８を除去した。ワイヤボンド端子部を金め
っき４９した（図１（f））。リードフレームのフレー
ム部を切断除去してリード付き基板とした。ダイパッド
用板として銅板４７の代わりにセラミック基板を使用す
ることもできる。金属板およびセラミック基板のダイパ
ッド部に相当する部分が突出しているようにすることも
できる。
ある。ステンレス板４１上全面に約１μｍ厚の銅４２を
電気めっきした後、感光性のフィルムレジストを形成
し、リード部と必要な配線部を含むリードフレーム形状
の金属パターンを形成する部分以外にレジストが残るよ
うにフォトリソグラフ法によってレジスト４３のパター
ニングを行った（図４（ａ））後、電気めっき法でニッ
ケル４４を約１μｍ厚形成した後、銅を100μｍ厚形成
しリード部と必要な配線部を含むリードフレーム形状の
金属パターン４５とし（図４（ｂ））、レジスト４３を
除去した。一方、ダイパッドより大きく封止外形より小
さい面積の0.3mm厚銅板４７の表面を、樹脂との接着性
を向上させる酸化処理し、次に、リード部と必要な配線
部を含むリードフレーム形状の金属パターン４５と銅板
をパターン面と銅板処理層４８面を向い合わせ、ダイパ
ッド部及びアウターリードに対応する部分を打ち抜いた
ガラス布エポキシ樹脂プリプレグ４６を介して熱圧着し
た（図４（ｃ））。この後、ステンレス板４１を剥離し
（図４（ｄ））、銅層２をエッチングにて除去し（図４
（ｅ））、銅板のダイパッド部のみを機械研磨によって
表面処理層４８を除去した。ワイヤボンド端子部を金め
っき４９した（図１（f））。リードフレームのフレー
ム部を切断除去してリード付き基板とした。ダイパッド
用板として銅板４７の代わりにセラミック基板を使用す
ることもできる。金属板およびセラミック基板のダイパ
ッド部に相当する部分が突出しているようにすることも
できる。
【００１３】本発明に於いては、少なくともリード部を
含むリードフレーム形状の金属パターンを絶縁性基板に
接着させる際、熱圧着により金属パターンの少なくとも
一部を絶縁性基板内に埋め込むようにすることもでき
る。
含むリードフレーム形状の金属パターンを絶縁性基板に
接着させる際、熱圧着により金属パターンの少なくとも
一部を絶縁性基板内に埋め込むようにすることもでき
る。
【００１４】またリードフレームの上部、もしくは下部
に１層以上の配線層を設けることもできる。
に１層以上の配線層を設けることもできる。
【００１５】導電性基板の上に、少なくともリード部を
含むリードフレーム形状の金属パターンを形成する方法
としては、レジストパターニングの後リードフレーム形
状の金属パターンをめっきで形成するアディティブ法、
導電性基板上全面にめっきした後エッチグによってパタ
ーンを形成するサブトラクト法、またはアディティブ法
の後サブトラクト法を用いる組合せ方法等が使用され
る。
含むリードフレーム形状の金属パターンを形成する方法
としては、レジストパターニングの後リードフレーム形
状の金属パターンをめっきで形成するアディティブ法、
導電性基板上全面にめっきした後エッチグによってパタ
ーンを形成するサブトラクト法、またはアディティブ法
の後サブトラクト法を用いる組合せ方法等が使用され
る。
【００１６】
【発明の効果】本発明に於いては、次の効果が達成され
る。 (1) リードの幅、間隔を微細にすることができる。 (2) リードフレームを常に支持基板上に接着しているの
でリードのふらつきがなく、高精細で高い位置精度を有
するリードフレームが得られる。 (3) リード部と必要な配線部を一体化しているため接続
部は増加しない。 (4) リード部、配線部およびダイパッドを部分的にめっ
き種を変えることで最適化設計が可能である。すなわ
ち、リード部には機械強度の高い金属を用い、ダイパッ
ド部には低熱膨張の金属や、高熱伝導の金属を用いるこ
とが可能である。 (5) 半導体を搭載するダイパッ用基板はヒートシンクと
一体化することが可能で、高放熱性が容易に得られる。
る。 (1) リードの幅、間隔を微細にすることができる。 (2) リードフレームを常に支持基板上に接着しているの
でリードのふらつきがなく、高精細で高い位置精度を有
するリードフレームが得られる。 (3) リード部と必要な配線部を一体化しているため接続
部は増加しない。 (4) リード部、配線部およびダイパッドを部分的にめっ
き種を変えることで最適化設計が可能である。すなわ
ち、リード部には機械強度の高い金属を用い、ダイパッ
ド部には低熱膨張の金属や、高熱伝導の金属を用いるこ
とが可能である。 (5) 半導体を搭載するダイパッ用基板はヒートシンクと
一体化することが可能で、高放熱性が容易に得られる。
【図１】 本発明の第一の実施例を示す断面図である。
【図２】 本発明の第二の実施例を示す断面図である。
【図３】 本発明の第三の実施例を示す断面図である。
【図４】 本発明の第四の実施例を示す断面図である。
１１ ステンレス板 １２ 銅層 １３ リードフレーム形状の金属パターン １４ ガラス布エポキシ樹脂プリプレグ １５ 金めっき
Claims (3)
- 【請求項１】 導電性基板の上にインナ−リ−ドとアウ
タ−リ−ドを有すリード部、搭載される半導体間を接続
する配線部およびダイパッドを含むリードフレーム形状
の金属パターンを形成する工程、リード部の少なくとも
アウターリードとなる部分を除いてリードフレーム形状
の金属パターを絶縁性基板に接着させる工程、リードフ
レーム形状の金属パターンから導電性基板を剥離する工
程を含むことを特徴とする半導体搭載用リード付き基板
の製造法。 - 【請求項２】 導電性基板の上にリード部と必要な配線
部を含むリードフレーム形状の金属パターンおよびその
金属パターンと異なる金属のダイパッドを形成する工
程、リード部の少なくともアウターリードとなる部分を
除いてリードフレーム形状の金属パターおよびダイパッ
ドを絶縁性基板に接着させる工程、リードフレーム形状
の金属パターンおよびダイパッドから導電性基板を剥離
する工程を含むことを特徴とする半導体搭載用リード付
き基板の製造法。 - 【請求項３】 導電性基板の上にリード部と必要な配線
部を含むリードフレーム形状の金属パターンを形成する
工程、導電性基板の金属パターン面とダイパッド用基板
を、リード部の少なくともアウターリードとなる部分お
よびダイパッドとなる部分に相当する部分を打ち抜いた
絶縁樹脂シートを介して熱圧着し接着させる工程、リー
ドフレーム形状の金属パターンから導電性基板を剥離す
る工程を含むことを特徴とする半導体搭載用リード付き
基板の製造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3000025A JP2666569B2 (ja) | 1991-01-04 | 1991-01-04 | 半導体搭載用リード付き基板の製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3000025A JP2666569B2 (ja) | 1991-01-04 | 1991-01-04 | 半導体搭載用リード付き基板の製造法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06112353A JPH06112353A (ja) | 1994-04-22 |
| JP2666569B2 true JP2666569B2 (ja) | 1997-10-22 |
Family
ID=11462851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3000025A Expired - Fee Related JP2666569B2 (ja) | 1991-01-04 | 1991-01-04 | 半導体搭載用リード付き基板の製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2666569B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5946095A (ja) * | 1982-09-08 | 1984-03-15 | セイコーインスツルメンツ株式会社 | プリント回路板用導体回路の製造方法 |
-
1991
- 1991-01-04 JP JP3000025A patent/JP2666569B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06112353A (ja) | 1994-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6020218A (en) | Method of manufacturing ball grid array semiconductor package | |
| JP5065586B2 (ja) | 半導体装置の製造方法 | |
| JP2967697B2 (ja) | リードフレームの製造方法と半導体装置の製造方法 | |
| JP4052915B2 (ja) | 回路装置の製造方法 | |
| JP2004119726A (ja) | 回路装置の製造方法 | |
| US6271057B1 (en) | Method of making semiconductor chip package | |
| JP5003812B2 (ja) | プリント配線板及びプリント配線板の製造方法 | |
| JP2004119727A (ja) | 回路装置の製造方法 | |
| KR100658022B1 (ko) | 회로 장치의 제조 방법 | |
| JP2005294443A (ja) | 半導体装置及びその製造方法 | |
| JPH0922963A (ja) | 半導体回路素子搭載基板フレームの製造方法 | |
| KR100639737B1 (ko) | 회로 장치의 제조 방법 | |
| JP2002076576A (ja) | 配線パターン形成方法およびその方法に用いられる原版 | |
| JP4679000B2 (ja) | 板状体 | |
| JP2002076166A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2666569B2 (ja) | 半導体搭載用リード付き基板の製造法 | |
| JP2623980B2 (ja) | 半導体搭載用リード付き基板の製造法 | |
| JP4663172B2 (ja) | 半導体装置の製造方法 | |
| JP2001053194A (ja) | ２層配線ｔａｂテープ及びその製造方法 | |
| JP3196758B2 (ja) | リードフレームとリードフレームの製造方法と半導体装置と半導体装置の製造方法 | |
| JP2006294825A (ja) | 半導体集積回路装置 | |
| JP2002110858A (ja) | 半導体パッケージの製造法及び半導体パッケージ | |
| JP3383597B2 (ja) | 半導体装置の製造方法 | |
| JPH09172122A (ja) | 半導体搭載用リ−ド付き基板の製造法 | |
| JPH06252330A (ja) | 配線基板用リードフレーム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |