JP4137295B2 - Ｃｓｐ用テープキャリアの製造方法 - Google Patents
Ｃｓｐ用テープキャリアの製造方法 Download PDFInfo
- Publication number
- JP4137295B2 JP4137295B2 JP16802899A JP16802899A JP4137295B2 JP 4137295 B2 JP4137295 B2 JP 4137295B2 JP 16802899 A JP16802899 A JP 16802899A JP 16802899 A JP16802899 A JP 16802899A JP 4137295 B2 JP4137295 B2 JP 4137295B2
- Authority
- JP
- Japan
- Prior art keywords
- outer peripheral
- package
- tape carrier
- csp
- metal plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、ＩＣ等のデバイスを実装し、電子回路機器や電子回路基板や液晶表示装置などに搭載されるＣＳＰ（チップサイズパッケージ）用テープキャリアの製造方法に関する。
【０００２】
【従来の技術】
近年、電子機器の高速動作や発熱対策の要請がますます強くなっている。これらの要請に応えるために、入出力端子数が多く確保できる半田ボール端子型のＣＳＰが提供されている。
【０００３】
図１に、ＣＳＰのための従来のテープキャリア製造法を示す。従来は、同図（Ａ）に示すように、ポリイミドフィルム１の表面に接着剤２を塗布したテープ状ベースフィルムを用い、同図（Ｂ）に示すように該テープ状ベースフィルムに両側のパーホレーション３、パッケージ毎の半田ボール接続用孔４及びパッケージ外周孔５をパンチ加工した後、（Ｃ）に示すように接着剤２を利用して表側に銅箔６をラミネートする。
【０００４】
次に、（Ｄ）に示すように銅箔６上にフォトレジスト７をコートした後、（Ｅ）に示すようにパターン部の露光及び現像をする。この後、（Ｆ）に示すように半田ボール接続用孔４にバックコーティング８をしておいてから、パターンエッチングする。
【０００５】
次いで、（Ｇ）に示すようにフォトレジスト７及びバックコーティング８を剥離した後、（Ｈ）に示すように表面にソルダーレジスト９を印刷する。
【０００６】
次に、（Ｉ）に示すように半田ボール接続用孔４に電解金メッキ１０を施してから、最後に導通線のカット及び外形加工をする。
【０００７】
【発明が解決しようとする課題】
上記のように従来は、テープキャリアに半田ボールを設けるために、ベースフィルムに、多数の半田ボール接続用孔４をパンチングで加工しており、その加工の際に針山のような複雑で高価な金型を作る必要があった。更に、それらの半田ボール接続用孔４に半田ボールを付けると、パンチバリや孔の深さ（ベース厚さ分）により、接続不良を起こす問題があった。
【０００８】
そこで、この発明の目的は、複雑で高価な金型を必要とせずに、接続の信頼性が高いＣＳＰ用テープキャリアを安価に提供できるようにすることにある。
【０００９】
【課題を解決するための手段】
そのため、この発明は、次のような工程を採用したことを特徴とする。
表裏両面に銅箔等の金属箔を形成したテープ状ベースフィルムに、パーホレーションとパッケージ外周孔とを加工する工程。
前記表裏の金属箔上、及び前記パッケージ外周孔の周縁部に銅メッキ等の金属メッキを施す工程。
表裏の金属メッキ層及びパッケージ外周孔の周縁部の金属メッキ層にフォトレジストコートする工程。
パターン部の露光・現像をする工程。
表裏及びパッケージ外周孔についてパターンエッチングする工程。
フォトレジストを剥離する工程。
表面にソルダーレジストを施す工程。
表裏及びパッケージ外周孔について、無電解属メッキ等の無電解金属メッキをしてパッケージ外周孔の周縁部に形成された導通部で表裏が導通された配線パターンを形成する工程。
【００１０】
【発明の実施の形態】
次に、この発明の実施の形態を図面に従って説明する。
【００１１】
図２に、この発明の一実施例を工程順に示す。この発明では、同図（Ａ）に示すように、ポリイミドフィルム１１の表裏両面に銅箔１２・１３を形成したテープ状ベースフィルムを用い、同図（Ｂ）に示すようにこのベースフィルムに、両側のパーホレーション１４及びパッケージ外周孔１５をパンチ加工した後、（Ｃ）に示すように、表裏の銅箔１２・１３上、及びパッケージ外周孔１５の周縁部を含む全周縁部に銅メッキ１６を連続して施す。
【００１２】
次に、（Ｄ）に示すように、表裏面及び全周縁部にフォトレジスト１７をコートし、（Ｅ）に示すようにパターン部の露光・現像をした後、（Ｆ）に示すように表裏及びパッケージ外周孔１５についてパターンエッチングする。
【００１３】
この後、（Ｇ）に示すようにフォトレジストを剥離してから、（Ｈ）に示すように表面についてフォトソルダーレジスト１８を塗布し、最後に（Ｉ）に示すように表裏及びパッケージ外周孔１５について無電解金メッキ１９を施すと、パッケージ外周孔１５の周縁部に形成された導通部２０で表裏が導通された配線パターンが形成される。
【００１４】
図３は、上記のような工程で製造されたＣＳＰ用テープキャリアの一例の表面図、図４はその一つのパッケージ部分の拡大図、図５は同ＣＳＰ用テープキャリアの裏面図、図６はその一つのパッケージ部分の拡大図である。
【００１５】
図７及び図８は、この発明によるＣＳＰ用テープキャリアを用いて製造した１個のＣＳＰの構造例を示し、５１はベースフィルム、５２は該ベースフィルム５１の裏面にソルダーレジスト５３にて固定された多数の半田ボール、５４はＩＣパッドである。該ＩＣパッド５４は、上記のようにして形成された周縁部の導通部２０とワイヤボンド５５にて接続することにより、半田ボール５２と導通されている。
【００１６】
【発明の効果】
以上説明したように、この発明によれば、テープ状ベースフィルムに、半田ボール用孔及びブラインドビアやスルホールを作らないで、パッケージ外周孔の周縁部に形成された導通部にて表裏が導通された配線パターンを形成できるため、複雑で高価な金型を必要とせずに、接続の信頼性が高いＣＳＰ用テープキャリアを安価に提供できる。
【図面の簡単な説明】
【図１】従来の製造法の工程を（Ａ）から（Ｉ）に分けて示す断面図である。
【図２】この発明の一実施例の工程を（Ａ）から（Ｉ）に分けて示す断面図である。
【図３】図２に示した方法にて製造されたＣＳＰ用テープキャリアの一例の表面図である。
【図４】図３における一つのパッケージ部分の拡大図である。
【図５】同ＣＳＰ用テープキャリアの裏面図である。
【図６】図５における一つのパッケージ部分の拡大図である。
【図７】この発明によるＣＳＰ用テープキャリアを用いて製造した１個のＣＳＰの構造例を示す平面図である。
【図８】同じく側面図である。
【符号の説明】
１１ ポリイミドフィルム
１２・１３ 銅箔
１４ パーホレーション
１５ パッケージ外周孔
１６ 銅メッキ
１７ フォトレジスト
１８ フォトソルダーレジスト
１９ 無電解金メッキ
２０ 導通部
【発明の属する技術分野】
この発明は、ＩＣ等のデバイスを実装し、電子回路機器や電子回路基板や液晶表示装置などに搭載されるＣＳＰ（チップサイズパッケージ）用テープキャリアの製造方法に関する。
【０００２】
【従来の技術】
近年、電子機器の高速動作や発熱対策の要請がますます強くなっている。これらの要請に応えるために、入出力端子数が多く確保できる半田ボール端子型のＣＳＰが提供されている。
【０００３】
図１に、ＣＳＰのための従来のテープキャリア製造法を示す。従来は、同図（Ａ）に示すように、ポリイミドフィルム１の表面に接着剤２を塗布したテープ状ベースフィルムを用い、同図（Ｂ）に示すように該テープ状ベースフィルムに両側のパーホレーション３、パッケージ毎の半田ボール接続用孔４及びパッケージ外周孔５をパンチ加工した後、（Ｃ）に示すように接着剤２を利用して表側に銅箔６をラミネートする。
【０００４】
次に、（Ｄ）に示すように銅箔６上にフォトレジスト７をコートした後、（Ｅ）に示すようにパターン部の露光及び現像をする。この後、（Ｆ）に示すように半田ボール接続用孔４にバックコーティング８をしておいてから、パターンエッチングする。
【０００５】
次いで、（Ｇ）に示すようにフォトレジスト７及びバックコーティング８を剥離した後、（Ｈ）に示すように表面にソルダーレジスト９を印刷する。
【０００６】
次に、（Ｉ）に示すように半田ボール接続用孔４に電解金メッキ１０を施してから、最後に導通線のカット及び外形加工をする。
【０００７】
【発明が解決しようとする課題】
上記のように従来は、テープキャリアに半田ボールを設けるために、ベースフィルムに、多数の半田ボール接続用孔４をパンチングで加工しており、その加工の際に針山のような複雑で高価な金型を作る必要があった。更に、それらの半田ボール接続用孔４に半田ボールを付けると、パンチバリや孔の深さ（ベース厚さ分）により、接続不良を起こす問題があった。
【０００８】
そこで、この発明の目的は、複雑で高価な金型を必要とせずに、接続の信頼性が高いＣＳＰ用テープキャリアを安価に提供できるようにすることにある。
【０００９】
【課題を解決するための手段】
そのため、この発明は、次のような工程を採用したことを特徴とする。
表裏両面に銅箔等の金属箔を形成したテープ状ベースフィルムに、パーホレーションとパッケージ外周孔とを加工する工程。
前記表裏の金属箔上、及び前記パッケージ外周孔の周縁部に銅メッキ等の金属メッキを施す工程。
表裏の金属メッキ層及びパッケージ外周孔の周縁部の金属メッキ層にフォトレジストコートする工程。
パターン部の露光・現像をする工程。
表裏及びパッケージ外周孔についてパターンエッチングする工程。
フォトレジストを剥離する工程。
表面にソルダーレジストを施す工程。
表裏及びパッケージ外周孔について、無電解属メッキ等の無電解金属メッキをしてパッケージ外周孔の周縁部に形成された導通部で表裏が導通された配線パターンを形成する工程。
【００１０】
【発明の実施の形態】
次に、この発明の実施の形態を図面に従って説明する。
【００１１】
図２に、この発明の一実施例を工程順に示す。この発明では、同図（Ａ）に示すように、ポリイミドフィルム１１の表裏両面に銅箔１２・１３を形成したテープ状ベースフィルムを用い、同図（Ｂ）に示すようにこのベースフィルムに、両側のパーホレーション１４及びパッケージ外周孔１５をパンチ加工した後、（Ｃ）に示すように、表裏の銅箔１２・１３上、及びパッケージ外周孔１５の周縁部を含む全周縁部に銅メッキ１６を連続して施す。
【００１２】
次に、（Ｄ）に示すように、表裏面及び全周縁部にフォトレジスト１７をコートし、（Ｅ）に示すようにパターン部の露光・現像をした後、（Ｆ）に示すように表裏及びパッケージ外周孔１５についてパターンエッチングする。
【００１３】
この後、（Ｇ）に示すようにフォトレジストを剥離してから、（Ｈ）に示すように表面についてフォトソルダーレジスト１８を塗布し、最後に（Ｉ）に示すように表裏及びパッケージ外周孔１５について無電解金メッキ１９を施すと、パッケージ外周孔１５の周縁部に形成された導通部２０で表裏が導通された配線パターンが形成される。
【００１４】
図３は、上記のような工程で製造されたＣＳＰ用テープキャリアの一例の表面図、図４はその一つのパッケージ部分の拡大図、図５は同ＣＳＰ用テープキャリアの裏面図、図６はその一つのパッケージ部分の拡大図である。
【００１５】
図７及び図８は、この発明によるＣＳＰ用テープキャリアを用いて製造した１個のＣＳＰの構造例を示し、５１はベースフィルム、５２は該ベースフィルム５１の裏面にソルダーレジスト５３にて固定された多数の半田ボール、５４はＩＣパッドである。該ＩＣパッド５４は、上記のようにして形成された周縁部の導通部２０とワイヤボンド５５にて接続することにより、半田ボール５２と導通されている。
【００１６】
【発明の効果】
以上説明したように、この発明によれば、テープ状ベースフィルムに、半田ボール用孔及びブラインドビアやスルホールを作らないで、パッケージ外周孔の周縁部に形成された導通部にて表裏が導通された配線パターンを形成できるため、複雑で高価な金型を必要とせずに、接続の信頼性が高いＣＳＰ用テープキャリアを安価に提供できる。
【図面の簡単な説明】
【図１】従来の製造法の工程を（Ａ）から（Ｉ）に分けて示す断面図である。
【図２】この発明の一実施例の工程を（Ａ）から（Ｉ）に分けて示す断面図である。
【図３】図２に示した方法にて製造されたＣＳＰ用テープキャリアの一例の表面図である。
【図４】図３における一つのパッケージ部分の拡大図である。
【図５】同ＣＳＰ用テープキャリアの裏面図である。
【図６】図５における一つのパッケージ部分の拡大図である。
【図７】この発明によるＣＳＰ用テープキャリアを用いて製造した１個のＣＳＰの構造例を示す平面図である。
【図８】同じく側面図である。
【符号の説明】
１１ ポリイミドフィルム
１２・１３ 銅箔
１４ パーホレーション
１５ パッケージ外周孔
１６ 銅メッキ
１７ フォトレジスト
１８ フォトソルダーレジスト
１９ 無電解金メッキ
２０ 導通部
Claims (2)
- 表裏両面に金属箔を形成したテープ状ベースフィルムに、パーホレーションとパッケージ外周孔とを加工する工程と、前記表裏の金属箔上、及び前記パッケージ外周孔の周縁部に金属メッキを施す工程と、表裏の金属メッキ層及びパッケージ外周孔の周縁部の金属メッキ層にフォトレジストコートする工程と、パターン部の露光・現像をする工程と、表裏及びパッケージ外周孔についてパターンエッチングする工程と、フォトレジストを剥離する工程と、表面にソルダーレジストを施す工程と、表裏及びパッケージ外周孔について無電解金属メッキをしてパッケージ外周孔の周縁部に形成された導通部で表裏が導通された配線パターンを形成する工程とを有することを特徴とする、ＣＳＰ用テープキャリアの製造方法。
- 前記金属箔が銅箔で、前記無電解金属メッキが無電解金メッキである、請求項１に記載のＣＳＰ用テープキャリアの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16802899A JP4137295B2 (ja) | 1999-06-15 | 1999-06-15 | Ｃｓｐ用テープキャリアの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16802899A JP4137295B2 (ja) | 1999-06-15 | 1999-06-15 | Ｃｓｐ用テープキャリアの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000357717A JP2000357717A (ja) | 2000-12-26 |
| JP4137295B2 true JP4137295B2 (ja) | 2008-08-20 |
Family
ID=15860490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16802899A Expired - Fee Related JP4137295B2 (ja) | 1999-06-15 | 1999-06-15 | Ｃｓｐ用テープキャリアの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4137295B2 (ja) |
-
1999
- 1999-06-15 JP JP16802899A patent/JP4137295B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000357717A (ja) | 2000-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7506437B2 (en) | Printed circuit board having chip package mounted thereon and method of fabricating same | |
| JP3988998B2 (ja) | メッキ引込線なしにメッキされるパッケージ基板の製造方法 | |
| KR20010020468A (ko) | 순차적으로 적층된 집적회로 패키지 | |
| JP2004193549A (ja) | メッキ引込線なしにメッキされたパッケージ基板およびその製造方法 | |
| US6372620B1 (en) | Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device | |
| JP3606785B2 (ja) | 配線基板の製造方法 | |
| KR20060048212A (ko) | 전해 도금을 이용한 배선 기판의 제조 방법 | |
| JP2001077228A (ja) | 半導体パッケージ用プリント配線板およびその製造方法 | |
| JP4137295B2 (ja) | Ｃｓｐ用テープキャリアの製造方法 | |
| JP4589519B2 (ja) | 半導体回路部品の製造方法 | |
| JP2004288711A (ja) | 電子部品内蔵型多層基板 | |
| JPH06177315A (ja) | 多層リードフレーム | |
| JP2623980B2 (ja) | 半導体搭載用リード付き基板の製造法 | |
| JPS6350862B2 (ja) | ||
| JP2006294825A (ja) | 半導体集積回路装置 | |
| JPH08167676A (ja) | 半導体装置 | |
| JPH06334067A (ja) | 多層プリント配線板とその製造方法 | |
| JPH10154766A (ja) | 半導体パッケージの製造方法及び半導体パッケージ | |
| JP3383597B2 (ja) | 半導体装置の製造方法 | |
| JP3095857B2 (ja) | 電子部品搭載用基板 | |
| JPH11354473A (ja) | 半導体素子基板およびその製造方法 | |
| JP3818253B2 (ja) | 半導体装置用テープキャリアの製造方法 | |
| JP2666569B2 (ja) | 半導体搭載用リード付き基板の製造法 | |
| JP2000124345A (ja) | 高密度配線板 | |
| JP4591098B2 (ja) | 半導体素子搭載用基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060531 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080304 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080527 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080604 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140613 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |