JP3988998B2 - メッキ引込線なしにメッキされるパッケージ基板の製造方法 - Google Patents

メッキ引込線なしにメッキされるパッケージ基板の製造方法 Download PDF

Info

Publication number
JP3988998B2
JP3988998B2 JP2003164608A JP2003164608A JP3988998B2 JP 3988998 B2 JP3988998 B2 JP 3988998B2 JP 2003164608 A JP2003164608 A JP 2003164608A JP 2003164608 A JP2003164608 A JP 2003164608A JP 3988998 B2 JP3988998 B2 JP 3988998B2
Authority
JP
Japan
Prior art keywords
plating
plating layer
plated
copper plating
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003164608A
Other languages
English (en)
Other versions
JP2004256908A (ja
Inventor
ジョン−ジン（ＬＥＥ，Ｊｏｎｇ−Ｊｉｎ） イ−、
シン、ヨン−ファン（ＳＨＩＮ，Ｙｏｕｎｇ−Ｈｗａｎ）
Original Assignee
三星電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星電機株式会社 filed Critical 三星電機株式会社
Publication of JP2004256908A publication Critical patent/JP2004256908A/ja
Application granted granted Critical
Publication of JP3988998B2 publication Critical patent/JP3988998B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Description

【０００１】
【発明の属する技術分野】
本発明は、メッキ引込線なしにメッキされるパッケージ基板およびその製造方法に関し、さらに詳細には、ボールグリッドアレイ（ＢａｌｌＧｒｉｄ Ａｒｒａｙ；以下、‘ＢＧＡ’という）およびＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）などのパッケージ基板（ＰａｃｋａｇｅＳｕｂｓｔｒａｔｅ）の電解金メッキにおいて、パッケージ基板に実装される半導体チップと接続されるワイヤーボンディングパッドとソルダボールパッド（ｓｏｌｄｅｒｂａｌｌｐａｄ）を、セミアディティブ（Ｓｅｍｉ−Ａｄｄｉｔｉｖｅ）方式を利用してメッキ引込線なしに電解金メッキしてなるパッケージ基板およびその製造方法に関する。
【０００２】
【従来の技術】
近来、集積回路は軽量薄型化しつつあるにもかかわらず、集積回路パッケージから出るリ―ド（ｌｅａｄ）数はむしろ増加する一方である。小型パッケージ用のキャリア上に多数のリ―ドを設置することから起こる問題を解決する方法の一つは、ピングリッドアレイ（ＰｉｎＧｒｉｄＡｒｒａｙ；ＰＧＡ）を有するキャリアを使用することである。しかし、ＰＧＡキャリアは、小型キャリア上に多くのリ―ドを設置することはできるが、ピンまたはリードが弱いので折れやすく、高密度集積に限界がある。
【０００３】
このようなＰＧＡにおける問題を解決するために、最近では、通常、ＢＧＡパッケージ基板を使用しているが、これは、ピン（ｐｉｎ）より微細なソルダボール（ｓｏｌｄｅｒｂａｌｌ）を使用して基板の高密度化を容易に実現できるからであり、主として半導体チップを実装するパッケージ基板に適用している。
【０００４】
このような従来のＢＧＡパッケージ基板は、図１に示すように、従来ピン（ｐｉｎ）の代わりにソルダボール（ｓｏｌｄｅｒｂａｌｌ）８が形成される構造を持つ。すなわち、銅張積層板（Ｃｏｐｐｅｒ ＣｌａｄＬａｍｉｎａｔｅ：以下、‘ＣＣＬ’という）４を多数枚用意し、各ＣＣＬ４上に通常の写真エッチング工程を通じて内層回路を形成し、これら多数ＣＣＬ４を加圧して積層させ、内層回路を導通させるためのビアホール２を加工した後、銅膜３のメッキ作業でビアホール２を導通させ、前記積層されたＣＣＬ構造の外側ＣＣＬ４に半導体チップが接続されるボンドフィンガー（ｂｏｎｄｆｉｎｇｅｒ）１を持つ外層回路６を写真エッチング工程を通じて形成させ、前記外層回路６の反対側のＣＣＬ構造の表面上に、ソルダボールパッド７、ソルダマスク５、ソルダボール８を順に形成させる。
【０００５】
この時、前記半導体チップの接続されるボンドフィンガー１とソルダボール８の接続されるパッド７との電気的な接続状態を向上させるメッキ作業を行うために金メッキ引込線（ＰｌａｔｉｎｇＬｅａｄ Ｌｉｎｅ）を形成する。つまり、各ソルダボール８が接続されるパッド７にそれぞれの金メッキ引込線を連結させると同時に、図示してはいないが、前記パッド７とビアホール２を通じてボンドフィンガー１に連結させる。図２は、従来の技術に係るメッキ引込線によりメッキされたパッケージ基板の平面図であって、ソルダボールパッド８が形成されているパッド７に、メッキ引込線９が連結されている例を示している。ここで、メッキ引込線９の形成される部分は、図１のＡで表される部分である。しかし、これらメッキ引込線により回路の高密度化には制限がある。
【０００６】
一方、前記外層回路６が形成されたＣＣＬ４にはＩ／Ｃチップが実装されて導線を介して前記外層回路６と連結され、その上側に充填材が塗布されて外部環境から保護され、したがって、ＢＧＡパッケージ基板１０は、ＰＧＡ基板と違い、ピンにより主回路基板と連結されるのではなく、ＣＣＬ４のパッド７にソルダボール８が形成されて主回路基板と導通されるので、ＢＧＡはＰＧＡよりも小型化が容易で、結果として基板１０の高密度化が可能になる。
【０００７】
しかし、このような従来のパッケージ基板１０は、現在回路の高密度化およびこの回路を使用する装置の小型化によって前記ＢＧＡパッケージ基板のソルダボール（ｓｏｌｄｅｒｂａｌｌ）８のピッチ（ｐｉｔｃｈ）（ソルダボールどうしの間隔）が極めて微細になるとともに、半導体チップが実装されるボンドフィンガー１周辺の回路が高密度化されることから、ボンドフィンガー１とパッド７の金メッキ作業に使用される金メッキ引込線の高密度化を達成し難いという問題を抱えている。
【０００８】
以下、図３ａないし図３ｉを参照して従来技術によってメッキ引込線により金メッキされるパッケージ基板の製造方法について説明する。
まず、ベース基板１１に複数の導通孔、つまり、ビアホール１２を加工し（図３ａ参照）、次いで、前記ベース基板１１の表面と前記導通孔内壁に無電解銅メッキ層１３を形成する（図３ｂ参照）。
【０００９】
その後、パッケージ基板製品に回路を形成するためにベース基板１１に銅メッキ用レジスト１４を塗布、露光および現像してパターンを形成（Ｐａｔｔｅｒｎｉｎｇ）し、この時、パターンがメッキされる部分のみを銅メッキ用レジストを除去する（図３ｃ参照）。前記ビアホール１２は、前記ベース基板１１に機械的ドリルを使って多数の導通孔を穿孔して形成する。前記銅メッキ用レジスト１４には、通常、ドライフィルムが使用される。
次いで、前記銅メッキ用レジスト１４が除去された部分に回路パターン１５をメッキした後（図３ｄ参照）、前述のように回路パターン１５がメッキされた前記銅メッキ用レジスト１４を剥離液を使用して除去する（図３ｅ参照）。
【００１０】
次いで、前記剥離液により前記銅メッキ用レジスト１４が除去されて露出された部位である前記ベース基板１１上の無電解銅メッキ層１３部分をエッチング液を使って除去する（図３ｆ参照）。ここで、参照符号１６はエッチング液によりエッチングされた部分を表す。
【００１１】
その後、ソルダレジスト１７を結果構造の全面に塗布し、これを露光および現像して電解金メッキされる部分、すなわちワイヤーボンディングパッドおよびソルダボールパッドが形成される部位に該当するソルダレジストは除去する（図３ｇ参照）。
【００１２】
次いで、既に形成されたメッキ引込線を介して電流を印加しながら、それぞれの回路に含まれているワイヤーボンディングパッドとソルダボールパッドに金膜１８をメッキする。この時のメッキは電解金メッキ（Ｎｉ−ＡｕＰｌａｔｉｎｇ）であって、メッキされる金の厚さは通常、０．５〜１．０μｍ程度である（図３ｇ参照）。
【００１３】
一般に、半導体チップなどが実装されるパッケージ基板を表面処理（Ｍｅｔａｌ Ｆｉｎｉｓｈｉｎｇ）するために、電解金メッキ（Ｅｌｅｃｔｒｏｌｙｔｉｃ Ａｕ Ｐｌａｔｉｎｇ）が主に適用されている。その理由は、信頼性の側面から、電解金メッキが無電解金メッキ（ＥｌｅｃｔｒｏｌｅｓｓＡｕ Ｐｌａｔｉｎｇ）に比べて優れているためである。しかし、電解金メッキのためには、前述のように、メッキ引込線を製品に挿入して設計しなければならないが、これは、回路密集度（ＬｉｎｅＤｅｎｓｉｔｙ）を低下させ、高密集度の回路製品の製造に問題を招く。
【００１４】
その後、ルータ（Ｒｏｕｔｅｒ）やダイシング（Ｄｉｃｉｎｇ）を使って前記メッキ引込線を切断する（図３ｈ参照）。ここで、参照符号１９はダイシングが行われる部分である。すなわち、前記電解金メッキ完了後にルータやダイシングでメッキ引込線を切断するが、この時、メッキ引込線がパッケージ基板に残留し、電気信号伝達に際してノイズ（Ｎｏｉｓｅ）を誘発し、製品の電気的特性（ＥｌｅｃｔｒｉｃａｌＰｅｒｆｏｒｍａｎｃｅ）を劣化させる問題がある。
【００１５】
一方、近来、パッケージ基板メーカー等はメッキ引込線を使用することなく電解金メッキ可能な技術を開発することに力を傾注している。また、前述したような電解金メッキ時、ワイヤーボンディングパッドおよびソルダボールパッドの両方とも同厚さ（通常、金厚は０．５〜１．５μｍ）に金をメッキしているが、このようにソルダボールパッド側に適正厚さ（金厚さは０．０３〜０．２５μｍ）以上に厚くメッキされた金のため、ソルダボール接合信頼性に問題が起ってしまう。
【００１６】
【発明が解決しようとする課題】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、セミアディティブ方式を適用してパッケージ基板製品の回路配線密集度を向上させる、メッキ引込線なしにメッキされるパッケージ基板およびその製造方法を提供することにある。
また、本発明の他の目的は、正常的な電解金メッキを行った後、全てのメッキ引込線を除去してノイズ発生を抑制できるようにしたパッケージ基板の製造方法を提供することにある。
【００１７】
【課題を解決するための手段】
上記目的を達成するために、本発明によるメッキ引込線なしにメッキされるパッケージ基板の製造方法は、ａ）複数の導通孔が形成されているベース基板の全面と前記導通孔の内壁を銅メッキして第１銅メッキ層を形成する段階；ｂ）前記第１銅メッキ層上に第１メッキ用レジストを塗布した後、その第１メッキ用レジストを部分的に除去してパターンがメッキされる部位に該当する第１銅メッキ層の部分を露出させる段階；ｃ）前記第１銅メッキ層の露出部分を銅メッキして第２銅メッキ層を形成する段階；ｄ）前記第１銅メッキ層に残存する前記第１メッキ用レジストを剥離する段階；ｅ）前記段階ｄ）の完了後に得られる構造の全面に第２メッキ用レジストを塗布し、ワイヤーボンディングパッドおよびソルダボールパッドが形成される部分の前記第２メッキ用レジストを除去する段階；ｆ）前記第２メッキ用レジストで覆われずに露出された第１銅メッキ層部分をエッチング液を使って除去する段階；ｇ）前記第２メッキ用レジストで覆われずに露出された第２銅メッキ層部分を電解金メッキして前記ワイヤーボンディングパッドおよびソルダボールパッドを形成する段階；ｈ）前記段階ｇ）の完了後に得られる構造上に残存する前記第２メッキ用レジストを剥離液を使って除去する段階；ｉ）前記第２メッキ用レジストが除去された部位に露出された前記第１銅メッキ層部分を、エッチング液を使って除去する段階；および、
ｊ）前記段階ｉ）の完了後に得られる構造の全面にソルダレジストを塗布し、前記ワイヤーボンディングパッドおよびソルダボールパッドを覆っている部分の前記ソルダレジストを除去する段階を含む。
【００１８】
ここで、前記第１銅メッキ層は、無電解銅メッキされ、前記ワイヤーボンディングパッドとソルダボールパッドを金メッキするときメッキ引込線の役割を果たす。
【００１９】
ここで、前記第２銅メッキ層は、パターンが形成される電解銅メッキ層である。
【００２０】
好ましくは、前記第２メッキ用レジストは、金メッキ用ドライフィルムである。
【００２１】
好ましくは、前記電解金メッキされる厚さは、０．５〜１．５μｍである。
【００２２】
【００２３】
【００２４】
【発明の実施の形態】
以下、添付図面を参照しつつ、本発明の実施例によるメッキ引込線なしにメッキされるパッケージ基板の製造方法を詳細に説明する。
【００２５】
図６ａないし図６ｋは、それぞれ本発明の実施例による、セミアディティブ方式でメッキ引込線なしにメッキされるパッケージ基板の製造工程を示す図であって、本発明に係るメッキ引込線なしにメッキされるパッケージ基板の製造方法は、下記の通りとなる。
【００２６】
まず、ベース基板３１上に複数の導通孔３２を形成し（図６ａ参照）、前記ベース基板３１の表面と前記導通孔３２の内壁に第１銅メッキ層３３を形成する（図６ｂ参照）。ここで、前記第１銅メッキ層３３は、無電解銅メッキされ、前記ワイヤーボンディングパッドとソルダホールパッドを金メッキさせるメッキ引込線として機能する。
【００２７】
本発明によるベース基板は、単層のＣＣＬ構造を有するものとして示されているが、多数のＣＣＬが積層される多層基板で構成してもいい。このとき、前記ＣＣＬは、エポキシからなる基板に導電性接着剤として銅箔が一体に接合された構成にしてもいい。前記ベース基板３１にはフィルムエッチング工程により内層回路を形成し、この時、前記内層回路は、通常、接地パターンまたは信号処理パターンに構成される。前記導通孔、つまり、ビアホール３２は、ベース基板３１の回路を電気的に連結させるために形成され、導通孔が形成されると前記回路を電気的に連結するために銅メッキ作業により銅メッキ層が形成される。図示のように、銅メッキ層、つまり、第１銅メッキ層３３はベース基板３１の全面とビアホール３２の内部を覆っている。
【００２８】
その後、ベース基板３１の上・下面を覆っている前記第１銅メッキ層３３部分に第１メッキ用レジスト３４を塗布し、パターンの形成される部分に対してのみ前記第１メッキ用レジスト３４を除去して第１銅メッキ層３３を部分的に露出させる（図６ｃ参照）
次いで、前記露出された第１銅メッキ層３３部分を銅メッキして第２銅メッキ層３５を形成する（図６ｄ参照）。前記第２銅メッキ層３５はパターンが形成される電解銅メッキ層である。
【００２９】
その後、前記第１メッキ用レジスト３４を剥離液を使って剥離（Ｓｔｒｉｐｐｉｎｇ）した後（図６ｅ参照）、第２メッキ用レジスト３７を塗布し、ワイヤーボンディングパッドおよびソルダボールパッドが形成される部分の前記第２メッキ用レジスト３７のみ除去して第２銅メッキ層３５を部分的に露出させる（図６ｆ参照）。前記第２メッキ用レジスト３７は金メッキ用ドライフィルムが好ましい。
【００３０】
次いで、前記第２メッキ用レジスト３７で覆われずに露出された第１銅メッキ層３３をエッチング液を使って除去する（図６ｇ参照）。ここで、参照符号３８は第１銅メッキ層３３の除去によりベース基板３１が露出された領域を表す。その後、前記ワイヤーボンディングパッドおよびソルダボールパッドが形成される部分に該当する露出された第２銅メッキ層３５部分に金メッキ層３９を電解金メッキ（Ｎｉ−ＡｕＰｌａｔｉｎｇ）する（図６ｈ参照）。また、前記電解金メッキされる厚さは０．５〜１．５μｍが好ましい。前記ワイヤーボンディングパッドおよびソルダボールパッドは前記第１銅メッキ層３３に電流を流して金メッキされた金メッキ層３９である。
【００３１】
その後、前記第２メッキ用レジスト３７を剥離液を使って除去し（図６ｉ参照）、前記第２メッキ用レジスト３７が除去された部位に露出された前記第１銅メッキ層３３をエッチング液を使って除去する（図６ｊ参照）。ここで、参照符号４０は前記第１銅メッキ層３３が除去された部位を表す。
【００３２】
最後に、ソルダレジスト４１を塗布し、前記ワイヤーボンディングパッドおよびソルダボールパッドが形成される部分３９の前記ソルダレジスト４１は除去する（図６ｋ参照）。すなわち、露光および現像工程で前記ワイヤーボンディングパッドおよびソルダボールパッドが形成される部分に覆われたソルダレジスト４１を除去する。
【００３３】
要するに、本発明によるメッキ引込線なしに電解金メッキされたパッケージ基板は、ａ）多数の導通孔３２が形成されているベース基板３１；ｂ）前記ベース基板３１上の所定部分と前記導通孔３２内に銅メッキされている第１銅メッキ層３３；ｃ）前記第１銅メッキ層３３上に形成されて回路パターンを形成する第２銅メッキ層（パターンメッキ層）３５；ｄ）前記ベース基板３１の上面上の前記第２銅メッキ層３５の所定部分にメッキ引込線なしに電解金メッキされるワイヤーボンディングパッド；ｅ）前記ベース基板３１の下面上の前記第２銅メッキ層３５の所定部分にメッキ引込線なしに電解金メッキされるソルダボールパッド；および、ｆ）前記ワイヤーボンディングパッドとソルダボールパッド以外のベース基板３１と第２銅メッキ層３５に塗布されるソルダレジスト４１；を含めてなる。
【００３４】
本発明によれば、前記導通孔３２周辺を除く第１銅メッキ層３３上にメッキ用レジスト３４を塗布した後、前記メッキ用レジスト３４が存在しない部位の第１銅メッキ層３３上にセミアディティブ（Ｓｅｍｉ−ａｄｄｉｔｉｖｅ）方式で前記第２銅メッキ層３５（パターンメッキ層）が形成される。前記セミアディティブ方式については後述するものとする。
【００３５】
一方、図４は、本発明の方法によって製造される、メッキ引込線なしにメッキされたパッケージ基板の平面図であって、本発明によるパッケージ基板は、従来技術による図２のパッケージ基板とは違い、ソルダボールパッド２０に連結されるメッキ引込線を使用していない。
【００３６】
図５は、本発明の方法によって製造されるメッキ引込線なしにメッキされたパッケージ基板に、電流を流す方式を例示する図であって、前述したように、無電解銅メッキ層３３に電流を流してワイヤーボンディングパッドおよびソルダボールパッドを金メッキする例を示している。
【００３７】
以下、図７ないし図１０を参照して、通常のサブトラクティブ方式および本発明によるセミアディティブ方式を利用する金メッキ方法をそれぞれ説明する。
【００３８】
まず、図７ａないし図７ｆはそれぞれ、通常のサブトラクティブ方式で製造されるプリント配線板の工程を例示する図であり、図８ａおよび図８ｂは通常のサブトラクティブ方式で製造されたプリント配線板のエッチングプロファイル（ＥｔｃｈｉｎｇＰｒｏｆｉｌｅ）断面を示す図である。
【００３９】
まず、通常のサブトラクティブ方式でプリント配線板を製造するために、ベース基板コア５１の両面に１２μｍ程の銅箔５２を形成して構成されるベース基板を用意し（図７ａ参照）、前記ベース基板を機械式ドリルを使って複数個の導通孔５３を形成する（図７ｂ参照）。この時、前記１２μｍ程の銅箔５２を３〜７μｍ程に薄くするエッチング工程が行われてもいい。
【００４０】
その後、前記ベース基板の全面および導通孔５３の内壁に０．５μｍ程度の無電解銅箔層５４を形成し（図７ｃ参照）、再び１５μｍ程度の電解銅箔層５５を前記無電解銅箔層５４上に形成する（図７ｄ参照）。
【００４１】
次いで、１５μｍ程度のドライフィルム５６を積層して前記導通孔５３が形成された上部および下部をテンティング（ｔｅｎｔｉｎｇ）し（図７ｅ参照）、露光および現像工程により前記ドライフィルム５６が積層された部分以外の前記無電解銅箔層５４および電解銅箔層５５をエッチング液を使って除去する（図７ｆ参照）。
【００４２】
図８ａおよび図８ｂは、前述の図７ａないし図７ｆの工程で製造されるプリント配線板の側断面をそれぞれ示すが、図８ａはベース基板コア５１、約５μｍの銅箔５２、約０．５μｍの無電解銅メッキ層５４、約１５μｍの電解銅メッキ層５５および約１５μｍのドライフィルム５６が積層される構造を示しており、図８ｂは、図８ａの積層構造に対して側壁エッチング（ｓｉｄｅｅｔｃｈ）が行われた状態を示し、図８ｂに示すように、側壁エッチングが深いので微細回路が形成し難い。
【００４３】
一方、図９ａないし図９ｆはそれぞれ、本発明によるセミアディティブ方式で製造されるプリント配線板の製造工程を例示する図であり、図１０ａおよび図１０ｂはそれぞれ、本発明によるセミアディティブ方式で製造されたプリント配線板のエッチングプロファイル断面を示す図である。
【００４４】
本発明によるセミアディティブ方式でプリント配線板を製造するために、ベース基板コア６１を含むベース基板を用意し（図９ａ参照）、前記ベース基板に機械式ドリルを使って複数個の導通孔６２を形成する（図９ｂ参照）。
【００４５】
その後、前記ベース基板の全面および導通孔６２の内壁に０．５μｍ程度の無電解銅箔層６３を形成し（図９ｃ参照）、前記導通孔６２周辺を除く無電解銅箔層６３の上部にドライフィルム６４を塗布し、これを露光および現像する（図９ｄ参照）。次いで、１５μｍ〜２０μｍ程度の電解銅箔層６５を、前記ドライフィルム６４が形成された部位以外の無電解導箔層６３部位に形成し（図９ｅ参照）、次いで、露光および現像工程により前記ドライフィルム６４が積層された部分を除く前記無電解銅箔層６３および電解銅箔層６５を剥離液を使って剥離しフラッシュエッチングする（図９ｆ参照）。
【００４６】
前述の図７ａないし図７ｆのサブトラクティブ方式で製造されるプリント配線板では、無電解銅メッキ層５４上に電解銅メッキ層５５を形成し、その後、ドライフィルム５６を積層しエッチングを行うが、図９ａないし図９ｆのセミアディティブ方式で製造されるプリント配線板は、無電解銅メッキ層６３上にドライフィルム６４を積層し、その後、電解銅メッキ層６５を形成しフラッシュエッチングを行う。
【００４７】
図１０ａおよび図１０ｂは、前述した図９ａないし図９ｆの工程で製造されるプリント配線板の側断面を示すが、図１０ａは、ベース基板コア６１、０．５μｍ程度の無電解銅メッキ層６３、２５μｍ程度のドライフィルム６４、および前記ドライフィルムの間に積層される２０μｍ程度の電解銅メッキ層６５の積層構造を示しており、図１０ｂは、図１０ａの積層構造に対して剥離およびフラッシュエッチングが施された例を示す。ここでは、図１０ｂに示すように、側壁エッチングが発生しないので微細回路の形成が可能となる。
【００４８】
つまり、通常のサブトラクティブ方式におけるトレース幅（Ｔｒａｃｅ Ｗｉｄｔｈ）の誤差範囲は±１５μｍとなるに対し、本発明によるセミアディティブ方式におけるトレース幅の誤差範囲は±５μｍ程度となるので、エッチング厚さを薄く形成することができる。
【００４９】
要するに、本発明によるメッキ引込線なしにメッキされるパッケージ基板の製造方法は、前述したようなセミアディティブ方式を使用することから、回路の密集度を向上させることができる。
【００５０】
図１１ａおよび図１１ｂは、従来の技術および本発明における回路の密集度を比較するための図である。図１１ａに示す従来の技術では、パッケージ基板７１上に形成されたソルダボールパッド７２ａどうしの中心間のボールパッドピッチはＡで表され、参照符号７３はメッキ引込線を表している。また、図１１ｂに示す本発明では、パッケージ基板７１上に形成されたソルダボールパッド７２ｂどうしの中心間のボールパッドピッチはＢとなり、前記従来技術におけるボールパッドピッチＡに比べて約０．１ないし０．１５μｍも縮まったことがわかる。つまり、図１１ａにおけるメッキ引込線７３が省略されたため、同一面積のパッケージ基板上にさらに多いソルダボールパッドを形成することができ、回路密集度が向上されたことがわかる。
【００５１】
したがって、本発明は、ＢＧＡおよびＣＳＰなどのパッケージ基板の電解金メッキ時、メッキ引込線なしに金メッキすることによって、信号ノイズ発生を防止してパッケージ基板の電気的特性を向上させることができる。また、本発明は、メッキ引込線が要らないので、回路の設計自由度が向上されるし、ボールパッドピッチ（Ｐｉｔｃｈ）を、従来の技術によるボールパッドピッチに比べて約０．１〜０．１５μｍも縮められるため、高密集回路製品の作製が可能となる。
【００５２】
以上では本発明を特定の実施例に上げて説明したが、特許請求の範囲によって定められた本発明の思想や要旨をはずれない範囲内でさまざまに改造および変化できることは当業者にとって自明である。
【００５３】
【発明の効果】
本発明によれば、電解金メッキ用引込線の残留による信号ノイズ発生を防ぐことができるため、パッケージ基板の電気的特性が向上される。
また、本発明によれば、メッキ引込線が要らないため、回路の設計自由度が向上され、かつ、高集積回路を有する製品の作製に有利である。
【図面の簡単な説明】
【図１】従来技術に係るＢＧＡパッケージ基板を例示する図である。
【図２】従来の技術に係るメッキ引込線によりメッキされたパッケージ基板の平面図である。
【図３】従来の技術に係るメッキ引込線によりメッキされるパッケージ基板の製造工程をそれぞれ示す図である。
【図４】本発明の方法によって製造されるメッキ引込線無しにメッキされたパッケージ基板の平面図である。
【図５】本発明の方法によって製造されるメッキ引込線無しにメッキされたパッケージ基板に電流を流す方式を例示する図である。
【図６】本発明の実施例に係るメッキ引込線無しにメッキされるパッケージ基板の製造方法（製造工程）をそれぞれ示す図である。
【図７】通常のサブトラクティブ（ｓｕｂｔｒａｃｔｉｖｅ）方式で製造されるプリント配線板の工程をそれぞれ示す図である。
【図８】通常のサブトラクティブ方式で製造されたプリント配線板のエッチングプロファイル断面を示す図である。
【図９】本発明に係るセミアディティブ（Ｓｅｍｉ−Ａｄｄｉｔｉｖｅ）方式で製造されるプリント配線板の工程をそれぞれ示す図である。
【図１０】本発明によるセミアディティブ方式で製造されたプリント配線板のエッチングプロファイル断面をそれぞれ示す図である。
【図１１】従来技術および本発明における回路の密集度を例示する図である。
【符号の説明】
３１：ベース基板
３２：導通孔
３３：第１メッキ層（無電解銅メッキ層）
３４：第１レジスト（銅メッキ用）
３５：第２メッキ層（パターンメッキ層）
３７：第２レジスト（金メッキ用）
３９：金メッキ層
４１：ソルダレジスト

Claims (6)

  1. ａ）複数の導通孔が形成されているベース基板の全面と前記導通孔の内壁を銅メッキして第１銅メッキ層を形成する段階；
    ｂ）前記第１銅メッキ層上に第１メッキ用レジストを塗布した後、その第１メッキ用レジストを部分的に除去してパターンがメッキされる部位に該当する第１銅メッキ層の部分を露出させる段階；
    ｃ）前記第１銅メッキ層の露出部分を銅メッキして第２銅メッキ層を形成する段階；
    ｄ）前記第１銅メッキ層に残存する前記第１メッキ用レジストを剥離する段階；
    ｅ）前記段階ｄ）の完了後に得られる構造の全面に第２メッキ用レジストを塗布し、ワイヤーボンディングパッドおよびソルダボールパッドが形成される部分の前記第２メッキ用レジストを除去する段階；
    ｆ）前記第２メッキ用レジストで覆われずに露出された第１銅メッキ層部分をエッチング液を使って除去する段階；
    ｇ）前記第２メッキ用レジストで覆われずに露出された第２銅メッキ層部分を電解金メッキして前記ワイヤーボンディングパッドおよびソルダボールパッドを形成する段階；
    ｈ）前記段階ｇ）の完了後に得られる構造上に残存する前記第２メッキ用レジストを剥離液を使って除去する段階；
    ｉ）前記第２メッキ用レジストが除去された部位に露出された前記第１銅メッキ層部分を、エッチング液を使って除去する段階；および、
    ｊ）前記段階ｉ）の完了後に得られる構造の全面にソルダレジストを塗布し、前記ワイヤーボンディングパッドおよびソルダボールパッドを覆っている部分の前記ソルダレジストを除去する段階；
    を含めてなる、メッキ引込線なしにメッキされるパッケージ基板の製造方法。
  2. 前記第１銅メッキ層は、無電解銅メッキされることを特徴とする請求項１記載のメッキ引込線なしにメッキされるパッケージ基板の製造方法。
  3. 前記第２銅メッキ層は、パターンが形成される電解銅メッキ層であることを特徴とする請求項１記載のメッキ引込線なしにメッキされるパッケージ基板の製造方法。
  4. 前記第２メッキ用レジストは、金メッキ用ドライフィルムであることを特徴とする請求項１記載のメッキ引込線なしにメッキされるパッケージ基板の製造方法。
  5. 前記電解金メッキされる厚さは、０．５〜１．５μｍであることを特徴とする請求項１記載のメッキ引込線なしにメッキされるパッケージ基板の製造方法。
  6. 前記第１銅メッキ層は、前記ワイヤーボンディングパッドとソルダボールパッドを金メッキするときメッキ引込線の役割をすることを特徴とする請求項１記載のメッキ引込線なしにメッキされるパッケージ基板の製造方法。
JP2003164608A 2003-02-24 2003-06-10 メッキ引込線なしにメッキされるパッケージ基板の製造方法 Expired - Fee Related JP3988998B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030011513A KR100584965B1 (ko) 2003-02-24 2003-02-24 패키지 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
JP2004256908A JP2004256908A (ja) 2004-09-16
JP3988998B2 true JP3988998B2 (ja) 2007-10-10

Family

ID=32923736

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003164608A Expired - Fee Related JP3988998B2 (ja) 2003-02-24 2003-06-10 メッキ引込線なしにメッキされるパッケージ基板の製造方法

Country Status (5)

Country Link
US (2) US7256495B2 (ja)
JP (1) JP3988998B2 (ja)
KR (1) KR100584965B1 (ja)
CN (1) CN1329968C (ja)
TW (1) TWI226089B (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060000718A1 (en) * 2004-06-30 2006-01-05 Kumamoto Takashi Substrate plating methods and apparatus
EP1619719B1 (en) * 2004-07-23 2012-04-25 Shinko Electric Industries Co., Ltd. Method of manufacturing a wiring board including electroplating
TWI252721B (en) * 2004-09-10 2006-04-01 Nan Ya Printed Circuit Board C Method of manufacturing double-sided printed circuit board
CN100392845C (zh) * 2004-11-12 2008-06-04 日月光半导体制造股份有限公司 在基板和封装胶体间具有高粘着性的封装结构
JP4403090B2 (ja) * 2005-03-02 2010-01-20 日東電工株式会社 配線回路基板
JP2006287034A (ja) * 2005-04-01 2006-10-19 Shinko Electric Ind Co Ltd 電解めっきを利用した配線基板の製造方法
JP4640802B2 (ja) * 2005-07-07 2011-03-02 日東電工株式会社 回路付サスペンション基板
JP4615427B2 (ja) * 2005-12-01 2011-01-19 日東電工株式会社 配線回路基板
KR100732385B1 (ko) * 2006-06-02 2007-06-27 삼성전기주식회사 패키지 기판 제조 방법
JP2008034639A (ja) * 2006-07-28 2008-02-14 Nitto Denko Corp 配線回路基板
JP4865453B2 (ja) * 2006-08-30 2012-02-01 日東電工株式会社 配線回路基板およびその製造方法
KR100826360B1 (ko) * 2007-04-18 2008-05-02 삼성전기주식회사 반도체 패키지용 인쇄회로기판의 제조방법
JP2008282995A (ja) * 2007-05-10 2008-11-20 Nitto Denko Corp 配線回路基板
US8546255B2 (en) 2007-08-02 2013-10-01 Advanced Semiconductor Engineering, Inc. Method for forming vias in a semiconductor substrate and a semiconductor device having the semiconductor substrate
TWI387019B (zh) 2007-08-02 2013-02-21 Advanced Semiconductor Eng 在基材上形成穿導孔之方法
TWI365483B (en) 2007-12-04 2012-06-01 Advanced Semiconductor Eng Method for forming a via in a substrate
US8471156B2 (en) 2009-08-28 2013-06-25 Advanced Semiconductor Engineering, Inc. Method for forming a via in a substrate and substrate with a via
US20110048775A1 (en) * 2009-08-31 2011-03-03 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
KR101645720B1 (ko) * 2009-09-15 2016-08-05 삼성전자주식회사 패턴 구조물 및 이의 형성 방법.
CN101764120B (zh) * 2009-12-31 2011-12-21 锐迪科科技有限公司 半导体器件无引线封装结构
TWI485521B (zh) 2010-06-28 2015-05-21 Everlight Chem Ind Corp 正型感光樹脂組成物
CN103339291B (zh) * 2011-02-09 2015-07-08 大日本印刷株式会社 具有镀金层的不锈钢基板和对不锈钢基板的形成部分镀金图案的方法
CN103369873B (zh) * 2012-04-06 2016-05-11 南亚科技股份有限公司 封装结构与重布层基板以及其形成方法
CN102677114B (zh) * 2012-04-16 2015-08-19 深圳君泽电子有限公司 高耐蚀电镀工艺及用于电子元件的高耐蚀电镀工艺
KR20140143567A (ko) * 2013-06-07 2014-12-17 삼성전기주식회사 반도체 패키지 기판 및 반도체 패키지 기판 제조 방법
US9368183B2 (en) * 2013-07-09 2016-06-14 Nvidia Corporation Method for forming an integrated circuit package
CN104637902A (zh) * 2013-11-06 2015-05-20 上海蓝沛新材料科技股份有限公司 一种智能卡模块
KR101706470B1 (ko) * 2015-09-08 2017-02-14 앰코 테크놀로지 코리아 주식회사 표면 마감층을 갖는 반도체 디바이스 및 그 제조 방법
US9769925B2 (en) * 2015-11-13 2017-09-19 Alcatel Lucent Relieved component pad for 0201 use between vias
KR102531762B1 (ko) 2017-09-29 2023-05-12 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
US10347507B2 (en) 2017-09-29 2019-07-09 Lg Innotek Co., Ltd. Printed circuit board
US10381322B1 (en) 2018-04-23 2019-08-13 Sandisk Technologies Llc Three-dimensional memory device containing self-aligned interlocking bonded structure and method of making the same
US10879260B2 (en) 2019-02-28 2020-12-29 Sandisk Technologies Llc Bonded assembly of a support die and plural memory dies containing laterally shifted vertical interconnections and methods for making the same
US10888002B2 (en) 2019-03-28 2021-01-05 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with embedded tracks protruding up to different heights
CN111246669B (zh) * 2020-01-17 2021-07-30 深圳市德明利技术股份有限公司 一种lpddr基板设计方法、lpddr基板和电子设备
CN115623698A (zh) * 2022-12-16 2023-01-17 淄博芯材集成电路有限责任公司 无引线电镀的加工方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05347468A (ja) 1992-06-15 1993-12-27 Matsushita Electric Works Ltd プリント配線板の製造方法
JPH07193166A (ja) 1993-11-19 1995-07-28 Citizen Watch Co Ltd 半田バンプ付き半導体装置及びその製造方法
JPH10270496A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法
JP3795628B2 (ja) 1997-05-16 2006-07-12 シチズン時計株式会社 半導体チップを搭載する配線基板の製造方法
US6762921B1 (en) * 1999-05-13 2004-07-13 Ibiden Co., Ltd. Multilayer printed-circuit board and method of manufacture
US6249045B1 (en) * 1999-10-12 2001-06-19 International Business Machines Corporation Tented plated through-holes and method for fabrication thereof
US6407341B1 (en) * 2000-04-25 2002-06-18 International Business Machines Corporation Conductive substructures of a multilayered laminate
JP3796099B2 (ja) * 2000-05-12 2006-07-12 新光電気工業株式会社 半導体装置用インターポーザー、その製造方法および半導体装置
US6720502B1 (en) * 2000-05-15 2004-04-13 International Business Machine Corporation Integrated circuit structure
DE10101359A1 (de) * 2001-01-13 2002-07-25 Conti Temic Microelectronic Verfahren zur Herstellung einer elektronischen Baugruppe
TW552832B (en) * 2001-06-07 2003-09-11 Lg Electronics Inc Hole plugging method for printed circuit boards, and hole plugging device
JP2003031719A (ja) * 2001-07-16 2003-01-31 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法並びに半導体装置
US6649506B2 (en) * 2001-07-27 2003-11-18 Phoenix Precision Technology Corporation Method of fabricating vias in solder pads of a ball grid array (BGA) substrate
AU2002323388A1 (en) * 2001-08-24 2003-03-10 Mcnc Research & Development Institute Through-via vertical interconnects, through-via heat sinks and associated fabrication methods
JP2003289073A (ja) * 2002-01-22 2003-10-10 Canon Inc 半導体装置および半導体装置の製造方法
US6997772B2 (en) * 2002-10-04 2006-02-14 Peter Sui Lun Fong Interactive device LED display
JP4199198B2 (ja) * 2003-01-16 2008-12-17 富士通株式会社 多層配線基板およびその製造方法
CA2455024A1 (en) * 2003-01-30 2004-07-30 Endicott Interconnect Technologies, Inc. Stacked chip electronic package having laminate carrier and method of making same

Also Published As

Publication number Publication date
KR100584965B1 (ko) 2006-05-29
CN1525544A (zh) 2004-09-01
US20040173375A1 (en) 2004-09-09
US7256495B2 (en) 2007-08-14
CN1329968C (zh) 2007-08-01
US20050095862A1 (en) 2005-05-05
KR20040076164A (ko) 2004-08-31
TW200416897A (en) 2004-09-01
TWI226089B (en) 2005-01-01
JP2004256908A (ja) 2004-09-16
US7208349B2 (en) 2007-04-24

Similar Documents

Publication Publication Date Title
JP3988998B2 (ja) メッキ引込線なしにメッキされるパッケージ基板の製造方法
JP3895303B2 (ja) メッキリード線を使用しないパッケージ基板の製造方法
JP3297879B2 (ja) 連続して形成した集積回路パッケージ
JP2004193549A (ja) メッキ引込線なしにメッキされたパッケージ基板およびその製造方法
JP4248761B2 (ja) 半導体パッケージ及びその製造方法並びに半導体装置
EP1740025B1 (en) Wiring board and method for manufacturing the same
KR100432715B1 (ko) 방열부재를 갖는 인쇄회로기판 및 그 제조방법
JP5101451B2 (ja) 配線基板及びその製造方法
EP1708552A2 (en) Method of production of circuit board utilizing electroplating
JP3577421B2 (ja) 半導体装置用パッケージ
JP4648277B2 (ja) キャビティを備えた基板の製造方法
JP2008124247A (ja) 部品内蔵基板及びその製造方法
KR100633852B1 (ko) 캐비티가 형성된 기판 제조 방법
JP2007324568A (ja) パッケージ基板の製造方法
KR100584966B1 (ko) 패키지 기판 및 그 제조 방법
KR100803960B1 (ko) 패키지 온 패키지 기판 및 그 제조방법
KR100545071B1 (ko) 도금 인입선이 단축된 패키지 기판 및 그 제조방법
KR100547349B1 (ko) 반도체 패키지 기판 및 그 제조 방법
KR20090016257A (ko) 도금 인입선이 제거된 패키지 기판 및 그 제조 방법
JPH08316360A (ja) Ｉｃ実装構造
KR100694668B1 (ko) 도금 인입선 없는 패키지 기판 제조방법
KR100749141B1 (ko) 패키지 온 패키지 기판 및 그 제조방법
JP2001185650A (ja) リードフレーム
JP2006210769A (ja) 半導体素子搭載用基板の製造方法及び半導体素子搭載用基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060706

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070323

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070711

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070713

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100727

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110727

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110727

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120727

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees