CN103369873B - 封装结构与重布层基板以及其形成方法 - Google Patents

Abstract

本发明公开了一种封装结构，包含有第一芯片、重布层基板以及第二芯片。重布层基板包含基板、第一线路、第一锡球、第二线路、第二锡球以及通孔。基板具有第一表面以及第二表面。第一线路以及第一锡球设置于第一表面，两者电性连接。第二线路以及第二锡球设置于第二表面，两者电性连接。通孔贯穿第一表面以及第二表面，通孔电性连接第一线路以及第二线路。第一芯片包含第一接触垫，且第二芯片包含第二接触垫。其中，第二接触垫与第二锡球电性连接，第一接触垫与第一锡球电性连接。本发明还提供了一种形成重布层基板的方法。

Description

封装结构与重布层基板以及其形成方法

技术领域

本发明涉及了一种封装结构、重布层基板结构与其形成方法，特别来说，是涉及了一种独立形成重布层基板的方法，以及利用此重布层基板来形成封装结构的方法。

背景技术

在现代的资讯社会中，由集成电路(integratedcircuit，IC)所构成的微处理系统早已被普遍运用于生活的各个层面，例如自动控制的家电用品、行动通讯设备、个人计算机等，都有集成电路的使用。而随着科技的日益精进，以及人类社会对于电子产品的各种想象，使得集成电路也往更多元、更精密、更小型的方向发展。

一般所称集成电路，是通过现有半导体工艺中所生产的晶粒(die)而形成。制造晶粒的过程，是由生产一晶圆(wafer)开始：首先，在一片晶圆上区分出多个区域，并在每个区域上，通过各种半导体工艺如沉积、光刻、蚀刻或平坦化工艺，以形成各种所需的电路路线，接着，再对晶圆上的各个区域进行切割而成各个晶粒，并加以封装成芯片(chip)，最后再将芯片电连至一电路板，如一印刷电路板(printedcircuitboard，PCB)，使芯片与印刷电路板的接脚(pin)电性连结后，便可执行各种程式化的处理。

为了提高芯片功能与效能，增加集成度以便在有限空间下能容纳更多半导体元件，相关厂商开发出许多半导体芯片的堆叠技术，包括了覆晶封装(flip-chip)技术、多晶片封装(multi-chippackage，MCP)技术、封装堆叠(packageonpackage，PoP)技术、封装内藏封装体(packageinpackage，PiP)技术等，都可以通过芯片或封装体间彼此的堆叠来增加单位体积内半导体元件的集成度。此外，在进行芯片的堆叠时，也常会用到重布层(RedistributionLayer，RDL)封装架构，通过重布层的设计来配布连接两芯片。在公知技术中，重布层是通过半导体光刻与蚀刻制程，在芯片上重新将接触垫的电路导引到不同的位置。现有的重布层大多以金作为线路材料，不仅导电性较低，且价格也相对较高。此外，现有形成重布层的工艺是以光致抗蚀剂以在芯片上定义新的线路布局，这样的步骤会使其他不需要做预定堆叠的芯片也一起接受加工，使得晶圆上芯片的利用率降低，同时也使得成本增加。另外，现有光刻工艺必须在无尘室中进行，在封装厂的成本较高，也增加封装的成本支出。

发明内容

本发明于是提供独立形成重布层基板的方法，以及利用此重布层基板来形成封装结构的方法，以解决上述问题。

根据本发明的一个实施方式，本发明是提供一种封装结构，包含有第一芯片、重布层基板以及第二芯片。重布层基板包含基板、第一线路、第一锡球、第二线路、第二锡球以及通孔。基板具有第一表面以及第二表面。第一线路以及第一锡球设置于第一表面，两者电性连接。第二线路以及第二锡球设置于第二表面，两者电性连接。通孔贯穿第一表面以及第二表面，通孔电性连接第一线路以及第二线路。第一芯片包含第一接触垫，且第二芯片包含第二接触垫。其中，第二接触垫与第二锡球电性连接，第一接触垫与第一锡球电性连接。

根据本发明的另外一个实施方式，本发明提供了一种封装结构的形成方法。首先提供第一芯片具有第一接触垫。接着提供重布层基板。形成重布层基板的方法是先提供基板，具有第一表面以及第二表面。接着在基板中形成通孔，在第一表面上形成第一线路，在第二表面上形成第二线路，其中通孔电性连接第一线路以及第二线路。然后在第一表面上形成第一图案化光致抗蚀剂，其具有第一开孔，以及在第二表面上形成第二图案化光致抗蚀剂，其具有第二开孔。后续在第一开孔中形成第一锡球，以及在第二开孔中形成第二锡球。接着去除第一图案化光致抗蚀剂以及第二图案化光致抗蚀剂。将重布层基板贴覆在第一芯片上，其中第一锡球电性接触第一接触垫。然后提供第二芯片，具有第二接触垫，并将第二芯片贴覆在重布层基板上，其中第二接触垫电性接触第二锡球。

本发明所提供的重布层基板，是依照电路设计需求而先形成独立的基板结构，有别于现有技术必须在芯片形成重布层的工艺，本发明的重布层基板制作较简单且具有弹性。在形成重布层基板后仅需将上下芯片结合即可完成封装，可以加速封装工艺的完成。并且，重布层基板优选是以铜导线制作工艺，相较于现有金的重布层工艺，本发明可以具有突出的导电性质，大大增加了元件的性能。

附图说明

图1至图5为本发明一种形成重布层基板的步骤示意图。

图6至图8为本发明一种形成封装结构的步骤示意图。

图9为本发明一种封装结构的另一个实施例示意图。

其中，附图标记说明如下：

300基板324锡球

302第一表面326锡球

304第二表面328重布线基板

306绝缘层330a芯片

307绝缘层330b芯片

308第一线路332a接触垫

310第二线路332b接触垫

312第三线路334a导电胶

314通孔334b导电胶

316图案化光致抗蚀剂层336载板

318开孔337打线

320图案化光致抗蚀剂层340接触垫

322开孔

具体实施方式

为使本发明所属技术领域的技术人员能进一步了解本发明，以下的说明举出了本发明几个优选实施方式，并配合附图与说明，以详细说明本发明的内容及所欲实现的效果。

请参考图1至图5，所示为本发明一种形成重布层基板的步骤示意图。如图1所示，首先提供一基板300，其具有一第一表面302以及一第二表面304。于本发明优选实施例中，基板300可以是任何适合作为载板的基材，其可能是各种塑胶材质，也可能是半导体材质例如硅。在基板300的第一表面302以及第二表面304上形成设计好的线路图案，举例来说，在第一表面302上形成一第一线路308、一第三线路312以及一绝缘层306，其中三者大体上齐平；而在第二表面304上形成一第二线路310以及一绝缘层307，两者大体上齐平。于本发明的优选实施例中，第一线路308、第二线路310以及第三线路312例如是通过例如金属镶嵌(damascence)制程来形成，且线径例如是20毫米(宽)×12毫米(深)。此外，优选的材料是使用铜，以得到较佳的导电度。基板300中具有一通孔(via)314，其上下贯穿了基板300的第一表面302以及第二表面304，并电性连接第一线路308以及第二线路310。

如图2所示，接着在基板300的第一表面302上形成一图案化光致抗蚀剂层316，其中图案化光致抗蚀剂层316具有开口318以暴露出部份的第一线路308。形成图案化光致抗蚀剂316的方法，例如是先在基板300的第一表面302上形成一光致抗蚀剂(图未示)，接着以光掩膜进行曝光工艺以定义出开口318的位置。开口318的位置是用作后续形成锡球的位置，也就是进行堆叠时上方芯片接触垫所对应的位置。

如图3所示，接着在基板300的第一表面304上形成一图案化光致抗蚀剂层320，其中图案化光致抗蚀剂层320具有开口322以暴露出部份的第二线路310。其中，开口322的位置是用作后续形成锡球的位置，也就是进行堆叠时下方芯片接触垫所对应的位置。

如图4所示，进行一电镀工艺，以分别在开口318中形成锡球324，以及在开口322中形成锡球326。于本发明的一个实施例中，在形成电镀工艺之前，还可以对基板300进行一清洗步骤，以彻底去除光致抗蚀剂或其他的杂质，使得锡球324以及锡球326可以顺利地形成在基板300上，且具有良好的品质。

最后，如图5所示，去除图案化光致抗蚀剂层316以及图案化光致抗蚀剂层320，而完成了本发明重布层基板328的制作过程。

本发明的重布层基板326可以方便地与上下的芯片进行堆叠。请参考图6至图8，所示为本发明一种形成封装结构的步骤示意图。如图6所示，首先提供一芯片330a，其中芯片330a上具有一接触垫332a。然后，在接触垫332a上涂布一导电胶334a。

接着如图7所示，将前述重布层基板326堆叠在芯片330a上，其中重布层基板326是以第二表面304面向芯片330a，使得锡球326贴附在导电胶334a上。然后，进行一热回流(reflow)工艺，使得锡球326能粘合在导电胶334a上，而将重布层基板326固定在芯片330a上。

如图8所示，同样的，提供另一芯片330b，芯片330b上具有一接触垫332b，接触垫332b上涂布有导电胶334b。然后将芯片330b堆叠在重布层基板326上，其中锡球324会对应在导电胶334b的位置。接着进行一热回流工艺，使得锡球324能粘合在导电胶334b上，而将芯片330b固定在重布层基板326上。如此一来，即完成本发明的封装结构。如图8所示，本发明的封装结构包含有芯片330a、重布层基板328以及第二芯片330b。重布层基板328包含基板300、第一线路308、锡球324、第二线路310、锡球326以及通孔314。基板300具有第一表面302以及第二表面304。第一线路308以及锡球324设置在第一表面302，两者电性连接。第二线路310以及锡球326设置在第二表面304，两者电性连接。通孔314贯穿第一表面302以及第二表面304，通孔314电性连接第一线路308以及第二线路310。芯片330a包含接触垫332a，且芯片330b包含接触垫332b。其中，接触垫332b与锡球326电性连接，接触垫332a与锡球326电性连接。如此一来，芯片330a可以通过重布层基板328而与芯片330b导通。值得注意的是，借由本发明重布层基板328的结构，可以使得重复堆叠多个芯片，例如可以于芯片330b的上方再设置一个重布层基板328，并且再堆叠芯片上去，如此一来，可以完成多个芯片堆叠的封装结构。在本发明的一个实施例当中，第一芯片330a以及第二芯片330b包含动态随机存取存储器。

请参考图9，所示为本发明一种封装结构的另一个实施例示意图。如图9所示，若重布层基板328的宽度略大于芯片330b，而可以将重布层基板328上的第三线路312暴露出来，芯片330b也可以与第三线路312通过锡球电性连接后，然后再通过一打线337与另一载板336上的接触垫340电性连接，使得封装电路设计可以更灵活。

综上而言，本发明是提供了一种重布层基板，是依照电路设计需求而先形成独立的基板结构，有别于现有技术必须在芯片形成重布层的工艺，本发明的重布层基板制作较简单且具有弹性。在形成重布层基板后仅需将上下芯片结合即可完成封装，可以加速封装工艺的完成。并且，重布层基板优选是以铜导线制作工艺，相较于现有金的重布层工艺，本发明可以具有突出的导电性质，大大增加了元件的性能。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (11)

1.一种重布层基板的制作方法，其特征在于，包含：

提供基板，具有第一表面以及第二表面；

在所述基板中形成通孔；

在所述第一表面上形成绝缘层，以及与所述绝缘层齐平的第一线路；

在所述第二表面上形成另一绝缘层，以及与所述另一绝缘层齐平的第二线路，其中所述通孔电性连接所述第一线路以及所述第二线路；

在所述第一表面上形成第一图案化光致抗蚀剂，其具有第一开孔，以及在所述第二表面上形成第二图案化光致抗蚀剂，其具有第二开孔；

在所述第一开孔中形成第一锡球，以及在所述第二开孔中形成第二锡球；以及

去除所述第一图案化光致抗蚀剂以及所述第二图案化光致抗蚀剂。

2.根据权利要求1所述的重布层基板的制作方法，其特征在于，形成所述第一锡球以及所述第二锡球的步骤包含电镀工艺。

3.根据权利要求1所述的重布层基板的制作方法，其特征在于，所述第一线路以及所述第二线路的材料包含铜。

4.一种形成封装结构的方法，其特征在于，包含：

提供第一芯片，具有第一接触垫；

进行如权利要求1所述的步骤以形成所述重布层基板；

将所述重布层基板贴覆在所述第一芯片上，其中所述第一锡球电性接触所述第一接触垫；以及

提供第二芯片，具有第二接触垫，并将所述第二芯片贴覆在所述重布层基板上，其中所述第二接触垫电性接触所述第二锡球。

5.根据权利要求4所述的形成封装结构的方法，其特征在于，还包含：

在所述第一接触垫上形成第一导电胶，使得所述第一锡球通过所述第一导电胶电性接触所述第一接触垫；以及

在所述第二接触垫上形成第二导电胶，使得所述第二锡球通过所述第二导电胶电性接触所述第二接触垫。

6.一种封装结构，其特征在于，包含：

第一芯片，包含第一接触垫；

根据权利要求1所述的方法形成的重布层基板，包含：

基板，具有第一表面以及第二表面；

第一线路以及第一锡球，设置在所述第一表面，两者电性连接；

第二线路以及第二锡球，设置在所述第二表面，两者电性连接；以及

通孔，贯穿所述第一表面以及所述第二表面，所述通孔电性连接所述第一线路以及所述第二线路；以及

第二芯片，包含第二接触垫，其中所述第二接触垫与所述第二锡球电性连接，所述第一接触垫与所述第一锡球电性连接。

7.根据权利要求6所述的封装结构，其特征在于，所述第一线路以及所述第二线路的材料包含铜。

8.根据权利要求6所述的封装结构，其特征在于，所述第一锡球是通过第一导电胶电性接触所述第一接触垫，且所述第二锡球是通过第二导电胶电性接触所述第二接触垫。

9.根据权利要求6所述的封装结构，其特征在于，所述重布层基板的宽度大于所述第一芯片。

10.根据权利要求9所述的封装结构，其特征在于，所述重布层基板还包含第三线路设置于所述第一表面上，且所述第三线路通过打线与载板电性连接。

11.根据权利要求6所述的封装结构，其特征在于，所述第一芯片以及所述第二芯片包含动态随机存取存储器。