CN104810339B - 封装基板及其制法暨半导体封装件及其制法 - Google Patents
封装基板及其制法暨半导体封装件及其制法 Download PDFInfo
- Publication number
- CN104810339B CN104810339B CN201410051570.3A CN201410051570A CN104810339B CN 104810339 B CN104810339 B CN 104810339B CN 201410051570 A CN201410051570 A CN 201410051570A CN 104810339 B CN104810339 B CN 104810339B
- Authority
- CN
- China
- Prior art keywords
- conducting element
- package substrate
- location structure
- electronic component
- preparation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 54
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 238000000034 method Methods 0.000 title abstract description 9
- 239000002184 metal Substances 0.000 claims description 35
- 229910052751 metal Inorganic materials 0.000 claims description 35
- 238000002360 preparation method Methods 0.000 claims description 29
- 229910000679 solder Inorganic materials 0.000 claims description 26
- 229920002120 photoresistant polymer Polymers 0.000 claims description 18
- 239000000084 colloidal system Substances 0.000 claims description 9
- 238000012856 packing Methods 0.000 claims description 9
- 238000005538 encapsulation Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims 2
- 239000007769 metal material Substances 0.000 claims 2
- 238000004806 packaging method and process Methods 0.000 abstract description 6
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 230000000694 effects Effects 0.000 description 6
- 239000012774 insulation material Substances 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 238000009713 electroplating Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000007747 plating Methods 0.000 description 3
- 230000005611 electricity Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Wire Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
一种封装基板及其制法暨半导体封装件及其制法，该封装基板包括：层状本体；形成于该层状本体表面上的多个导电元件；以及形成于对应的各该导电元件上的定位结构，以藉由该定位结构改善上下封装元件彼此定位接合的问题，提高制造良率与产品品质。
Description
技术领域
本发明涉及一种封装基板及半导体封装件，尤指一种提高良率的封装基板、半导体封装件及其制法。
背景技术
随着半导体封装技术的演进，半导体封装件已开发出不同的封装型态，且各种电子产品在尺寸上是日益要求轻、薄及小，因此可节省基板平面面积并可同时兼顾处理性能的内嵌式封装件（embedded package）愈来愈受到重视。
图1A至1C为显示现有的内嵌式封装件的制法。如图1A所示，于一下层基板1上接置晶片12，且该晶片12周围的下层基板1表面上形成有多个如金属柱19的导电元件。
如图1B所示，于该下层基板1上接置一上层基板1’，其藉由多个金属柱19’及形成其上的焊料18进行对位接合。
最后，如图1C所示，形成封装胶体17于该下层基板1与上层基板1’之间，以包覆该晶片12及该些金属柱19,19’及焊料18。并可于该下层基板1下表面形成多个焊球16。
然而，现有半导体封装件的制法中，因该些金属柱19的端面皆为平面，以致于对位不易，然而，即便于正确对位后，在进行金属柱表面固接时，也容易发生滑动偏移的问题，最后使制造良率低下。
因此，如何克服上述现有技术的种种问题，实已成目前亟欲解决的课题。
发明内容
鉴于上述现有技术的种种缺失，本发明的主要目的为提供一种封装基板及其制法暨半导体封装件及其制法，能提高制造良率与产品品质。
本发明的封装基板，包括：层状本体；形成于该层状本体表面上的多个导电元件；以及定位结构，各形成于对应的该导电元件上。
本发明还提供一种封装基板的制法，包括：于一层状本体上形成具有多个开口的光阻层；于该开口中形成导电元件，并于该导电元件的终端制作定位结构；以及移除该光阻层。
于制法的一具体实施例中，通过于该开口中电镀形成导电元件并同时形成定位结构，且该定位结构为凹穴或凸出部。
于一具体实施例中，该凹穴为V形凹穴或U形凹穴。
于一具体实施例中，当同时形成导电元件及定位结构时，该导电元件与定位结构为一体成形。例如，该导电元件与定位结构为金属。
于又一具体实施例中，该定位结构的制作包括：整平该导电元件与光阻层的高度；于该导电元件与光阻层上形成绝缘层；以及图案化该导电元件上的绝缘层，并移除该光阻层上的绝缘层，以于各该导电元件上形成至少一块体，以作为该定位结构。在此实施例中，该块体为一环形中空块体，以外露出该导电元件的终端表面。
本发明另提供一种半导体封装件，包括：本发明的封装基板；电子元件，其具有多个形成于该电子元件上的金属柱及形成于该金属柱上的焊料，且该电子元件藉由该焊料接置于该定位结构；以及封装胶体，其形成于该封装基板与电子元件之间，以包覆该导电元件、金属柱及焊料。
前述的半导体封装件中，还可包括半导体元件，其设置并电性连接于该封装基板上或该电子元件上。
本发明并提供一种半导体封装件的制法，其包括：提供一封装基板，该封装基板包含：层状本体；形成于该层状本体表面上的多个导电元件；对应形成于各该导电元件上的定位结构；于该定位结构上接置电子元件，其中，该电子元件表面形成有多个金属柱及形成于该金属柱上的焊料，且藉由该焊料接置于该定位结构；以及于该封装基板与电子元件之间形成封装胶体，以包覆该导电元件、金属柱及焊料。
于该半导体封装件的制法的一具体实施例中，该定位结构为凹穴或凸出部。举例而言，该凹穴为V形凹穴或U形凹穴。
又，该导电元件与定位结构可为一体成形。
此外，该导电元件与定位结构可同为金属。但于另一具体实施例中，该定位结构为绝缘材。
于另一具体实施例中，该定位结构为一环形中空块体，以外露出该导电元件的终端表面。
由上可知，本发明的封装基板及其制法暨半导体封装件及其制法，藉由在导电元件上形成定位结构，使该封装基板具有自动定位(self alignment)的功能，且该定位结构可于上方金属柱进行表面固接时，避免滑动偏移的发生，故而改善上下封装元件彼此定位接合的问题，提高制造良率与产品品质。
附图说明
图1A至图1C为现有内嵌式封装件的制法的剖视示意图；
图2A至图2C’为本发明的封装基板的制法的剖视示意图，其中，图2B’为图2B的另一实施例，图2C’为根据图2B’而得的定位结构剖视示意图；
图3A至图3E’为本发明的封装基板的另一制法的剖视示意图，其中，图3E’为图3E的俯视图；
图4A至图4B’为显示定位结构的另一实施例的示意图；以及
图5A至图5C为本发明的半导体封装件的制法剖视示意图。
主要组件符号说明
1 下层基板
1’ 上层基板
12 晶片
16 焊球
17 封装胶体
18 焊料
19、19’ 金属柱
20、50 层状本体
201 导体层
202、302、502 导电元件
202a、302a、303a、502a 定位结构
21 光阻层
210 开口
302a’ 迹线
303 绝缘层
5 封装基板
5’ 电子元件
52 半导体元件
56 焊球
57 封装胶体
58 焊料
59 金属柱。
具体实施方式
以下藉由特定的具体实施例说明本发明的实施方式，熟悉此技艺的人士可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用于配合说明书所揭示的内容，以供熟悉此技艺的人士的了解与阅读，并非用于限定本发明可实施的限定条件，所以不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、及“一”等用语，也仅为便于叙述的明了，而非用于限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
图2A至图2C’为本发明的封装基板的制法的剖视示意图。
如图2A所示，先提供一层状本体20，该层状本体20的实例可包括晶圆、晶片、硅中介板、电路板或其他可用于半导体结构或半导体封装的层状本体。该层状本体20上形成具有多个开口210的光阻层21，该光阻层21可为干膜，且该开口210中的层状本体20表面具有导体层201，以供后续电镀制程形成导电元件。
如图2B所示，于该开口210中电镀形成导电元件202，且于此电镀步骤中，于该导电元件202的终端制作定位结构202a。例如，在本实施例中，由于电镀液体与光阻层21开口210壁面先产生化学反应，所以靠近该光阻层21开口210壁的表面将先形成金属，所以该定位结构202a为凹穴。
此外，于此步骤中，可透过变更电镀液成分，以形成各种不同于图2B所示的U形凹穴，而形成如图2B’所示的V的凹穴。
接着，如图2C及图2C’所示，移除该光阻层21，即可得到封装基板。
根据前述的制法可知，该导电元件与定位结构可为一体成形，且该导电元件与定位结构皆为金属。
请参阅图3A至图3E’，为本发明的封装基板的另一制法的剖视示意图。
如图3A所示，其为接续图2A的步骤，通过于该导体层201上电镀制程形成导电元件302，且此实施例中，该导电元件302的高度高于该光阻层21的高度。
如图3B所示，透过研磨的方式，整平该导电元件302与光阻层21的高度，使该导电元件302与光阻层21齐平。
如图3C所示，于该导电元件302与光阻层21上形成绝缘层303。
接着，利用微影蚀刻等图案化制程，图案化该导电元件302上的绝缘层303，并移除该光阻层21上的绝缘层303，以于各该导电元件302上形成如图3D所示的至少一块体，以作为该定位结构303a。
如图3E所示，最后，移除该光阻层21，即可得到封装基板。
此外，如图3E’所示，该块体或该定位结构303a为一环形中空块体，以外露出该导电元件302的终端表面。然而，当该块体或该定位结构为绝缘材时，其尺寸必须小于该导电元件端面的面积，俾供电性连接电子元件。
当然，该块体可为其他外型，并使该导电元件302的终端表面外露出块体。
请参阅图4A，该定位结构也可为其他外型的块体，而为凸出部。例如，可图案化图3B所示的该导电元件302，以得到外型为凸出部的定位结构302a。
如图4B所示，还可接续图3B所示的该导电元件302，于该导电元件302上利用电镀法或印刷技术，形成如迹线302a’或其他外型的凸出部，以作为定位结构。而是种导电材质的凸出部，可令与凸出部对接的焊料润湿攀附于其上，而有内聚的效果，以产生定位的作用。
根据前述的制法，本发明的封装基板，其包括层状本体20、多个导电元件202,302及多个定位结构202a,302a,303a。
该多个导电元件202,302形成于该层状本体20表面上。
而各该定位结构202a,302a,303a形成于对应的各该导电元件202,302上，且该定位结构202a为凹穴，该凹穴为V形凹穴或U型凹穴，但不以此为限。或该定位结构302a,303a为凸出部。
至于该凸出部若为金属，其可为迹线302a’或其他外型，俾藉由导电材质的凸出部，令与凸出部对接的焊料润湿攀附于其上，而有内聚的效果，以产生定位的作用。
此外，该导电元件与定位结构皆为金属时，该导电元件与定位结构可为一体成形或分别形成。
于一具体实施例中，该定位结构为绝缘材，其材质可例如为阻焊剂。此外，该定位结构303a为绝缘材时，该定位结构303a可为一环形中空块体，以外露出该导电元件302的终端表面。当然，该块体可为其他外型，并使该导电元件302的终端表面外露出块体。
请参阅图5A至图5C，其为显示本发明半导体封装件的制法剖视示意图。
如图5A所示，提供一封装基板5，该封装基板5包含：层状本体50；多个导电元件502，其形成于该层状本体50表面上；及多个定位结构502a，各形成于对应的该导电元件502上。
该定位结构可为前述本发明所述的定位结构，亦即为凹穴或凸出部。定位结构为凹穴时，可为V形凹穴、U型凹穴或其他外型，但不以此为限。
至于该凸出部若为金属，其可为迹线或其他外型。
此外，该导电元件与定位结构皆为金属时，该导电元件与定位结构可为一体成形或分别形成。
于一具体实施例中，该定位结构为绝缘材，其材质可例如为阻焊剂。再者，该定位结构为绝缘材时，该定位结构可为一环形中空块体，以外露出该导电元件的终端表面。当然，该块体可为其他外型，并使该导电元件的终端表面外露出块体。
另一方面，该封装基板5与该导电元件502同侧表面上亦可接置有半导体元件52，例如半导体晶片。
接着，如图5B所示，于该定位结构502a上接置电子元件5’，该电子元件5’可为半导体晶片、封装结构或如本图所示的另一封装基板等，其中，该电子元件5’表面形成有多个金属柱59及形成于该金属柱59上的焊料58，且藉由该焊料58接置于该定位结构502a。
如图5C所示，于该封装基板5与电子元件5’之间形成封装胶体57，以包覆该导电元件502、金属柱59、焊料58及半导体元件52。再者，还可于该封装基板5下表面形成焊球56，以供电性连接外部元件，例如电路板。
此外，可了解的是，具有定位结构502a的封装基板5并非如图示一般地置于下方，其也可为自上方对位连接至下方的电子元件5’。
根据前述的制法，本发明还提供一种半导体封装件，包括：本发明的封装基板5；电子元件5’，其具有多个形成于该电子元件5’上的金属柱59及形成于该金属柱59上的焊料58，且该电子元件5’藉由该焊料58接置于该定位结构502a；以及封装胶体57，其形成于该封装基板5与电子元件5’之间，以包覆该导电元件502、金属柱59及焊料58。
前述的半导体封装件中，还可包括半导体元件52，其设置并电性连接于该封装基板5上或该电子元件5’上。且该半导体封装件还可包括焊球56，其形成于该封装基板5下表面，以供电性连接外部元件，例如电路板。
上述实施例仅用于例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟习此项技艺的人士均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。
Claims (11)
1.一种封装基板，包括：
层状本体；
多个导电元件，其形成于该层状本体表面上；以及
多个定位结构，各形成于对应的该导电元件上，且该定位结构为绝缘凸出部，该导电元件与该定位结构非为一体成形。
2.如权利要求1所述的封装基板，其特征在于，该导电元件为金属柱。
3.一种半导体封装件，包括：
如权利要求1的封装基板；
电子元件，其具有多个形成于该电子元件上的金属柱及形成于该金属柱上的焊料，且该电子元件通过该焊料接置于该定位结构；以及
封装胶体，其形成于该封装基板与电子元件之间，以包覆该导电元件、金属柱及焊料。
4.如权利要求3所述的半导体封装件，其特征在于，该导电元件为金属柱。
5.如权利要求3所述的半导体封装件，其特征在于，该电子元件为半导体晶片、封装结构或另一封装基板。
6.一种封装基板的制法，包括：
于一层状本体上形成具有多个开口的光阻层；
于该开口中形成导电元件，并于该导电元件的终端制作定位结构，且该定位结构为绝缘凸出部，且该导电元件与该定位结构非为一体成形；以及
移除该光阻层。
7.如权利要求6所述的封装基板的制法，其特征在于，该导电元件为金属材。
8.一种半导体封装件的制法，包括：
提供一封装基板，该封装基板包含：
层状本体；
多个导电元件，其形成于该层状本体表面上；及
多个定位结构，其对应形成于各该导电元件上，且该定位结构为绝缘凸出部，该导电元件与该定位结构非为一体成形；
于该定位结构上接置电子元件，其特征在于，该电子元件表面形成有多个金属柱及形成于该金属柱上的焊料，且通过该焊料接置于该定位结构；以及
于该封装基板与电子元件之间形成封装胶体，以包覆该导电元件、金属柱及焊料。
9.如权利要求8所述的半导体封装件的制法，其特征在于，该导电元件为金属材。
10.如权利要求8所述的半导体封装件的制法，其特征在于，该封装基板上或该电子元件上设有半导体元件。
11.如权利要求8所述的半导体封装件的制法，其特征在于，该电子元件为半导体晶片、封装结构或另一封装基板。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW103103468A TWI563606B (en) | 2014-01-29 | 2014-01-29 | Package substrate as well as manufacturing method thereof and semiconductor package as well as manufacturing method thereof |
| TW103103468 | 2014-01-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104810339A CN104810339A (zh) | 2015-07-29 |
| CN104810339B true CN104810339B (zh) | 2018-09-28 |
Family
ID=53695052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410051570.3A Active CN104810339B (zh) | 2014-01-29 | 2014-02-14 | 封装基板及其制法暨半导体封装件及其制法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN104810339B (zh) |
| TW (1) | TWI563606B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10515901B2 (en) | 2017-09-29 | 2019-12-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | InFO-POP structures with TIVs having cavities |
| CN111312698A (zh) * | 2020-02-26 | 2020-06-19 | 通富微电子股份有限公司 | 一种堆叠式封装器件 |
| CN111243967A (zh) * | 2020-02-26 | 2020-06-05 | 通富微电子股份有限公司 | 一种堆叠式封装方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101533811A (zh) * | 2008-03-13 | 2009-09-16 | 力成科技股份有限公司 | 具有硅通孔的半导体芯片构造及其堆叠组合 |
| CN103367291A (zh) * | 2012-03-28 | 2013-10-23 | 台湾积体电路制造股份有限公司 | 封装件层叠结构及其形成方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5767580A (en) * | 1993-04-30 | 1998-06-16 | Lsi Logic Corporation | Systems having shaped, self-aligning micro-bump structures |
| US7557452B1 (en) * | 2000-06-08 | 2009-07-07 | Micron Technology, Inc. | Reinforced, self-aligning conductive structures for semiconductor device components and methods for fabricating same |
| CN100446232C (zh) * | 2005-10-27 | 2008-12-24 | 全懋精密科技股份有限公司 | 倒装片基板的表面结构 |
| JP4842167B2 (ja) * | 2007-02-07 | 2011-12-21 | 新光電気工業株式会社 | 多層配線基板の製造方法 |
| US20100044860A1 (en) * | 2008-08-21 | 2010-02-25 | Tessera Interconnect Materials, Inc. | Microelectronic substrate or element having conductive pads and metal posts joined thereto using bond layer |
| TWI578465B (zh) * | 2008-11-17 | 2017-04-11 | 先進封裝技術私人有限公司 | 半導體導線元件、半導體封裝元件與半導體裝置之製造方法 |
| US8557638B2 (en) * | 2011-05-05 | 2013-10-15 | Stats Chippac Ltd. | Integrated circuit packaging system with pad connection and method of manufacture thereof |
| US9082825B2 (en) * | 2011-10-19 | 2015-07-14 | Panasonic Corporation | Manufacturing method for semiconductor package, semiconductor package, and semiconductor device |
| CN102751267A (zh) * | 2012-05-28 | 2012-10-24 | 日月光半导体制造股份有限公司 | 用于堆叠的半导体封装构造及其制造方法 |
| JP5966653B2 (ja) * | 2012-06-20 | 2016-08-10 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
| US8981559B2 (en) * | 2012-06-25 | 2015-03-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package on package devices and methods of packaging semiconductor dies |
-
2014
- 2014-01-29 TW TW103103468A patent/TWI563606B/zh active
- 2014-02-14 CN CN201410051570.3A patent/CN104810339B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101533811A (zh) * | 2008-03-13 | 2009-09-16 | 力成科技股份有限公司 | 具有硅通孔的半导体芯片构造及其堆叠组合 |
| CN103367291A (zh) * | 2012-03-28 | 2013-10-23 | 台湾积体电路制造股份有限公司 | 封装件层叠结构及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201530707A (zh) | 2015-08-01 |
| CN104810339A (zh) | 2015-07-29 |
| TWI563606B (en) | 2016-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104851842B (zh) | 包括嵌入式表面安装器件的半导体器件及其形成方法 | |
| US9510463B2 (en) | Coreless packaging substrate and fabrication method thereof | |
| JP2015008332A (ja) | 半導体パッケージおよびこの製造方法 | |
| KR20160019739A (ko) | 필라를 포함하는 반도체 소자 및 패키지 기판, 및 그것을 포함하는 반도체 패키지 및 패키지 적층 구조체 | |
| TWI646607B (zh) | 無芯積體電路封裝系統及其製造方法 | |
| CN105405835B (zh) | 中介基板及其制法 | |
| JPWO2007066409A1 (ja) | 半導体装置およびその製造方法 | |
| KR20110054348A (ko) | 전자소자 내장형 인쇄회로기판 및 그 제조방법 | |
| WO2010116622A1 (ja) | 半導体素子用基板の製造方法および半導体装置 | |
| US8952268B2 (en) | Interposed substrate and manufacturing method thereof | |
| US20140048949A1 (en) | Thermally enhanced interconnect substrate with embedded semiconductor device and built-in stopper and method of making the same | |
| KR20120041010A (ko) | 반도체 패키지 및 그 제조 방법 | |
| CN105489565B (zh) | 嵌埋元件的封装结构及其制法 | |
| KR20130046117A (ko) | 반도체 패키지, 그 제조방법 및 이를 포함하는 반도체 패키지 모듈 | |
| CN104810339B (zh) | 封装基板及其制法暨半导体封装件及其制法 | |
| CN105845639B (zh) | 电子封装结构及导电结构 | |
| US20140138142A1 (en) | Interposed substrate and manufacturing method thereof | |
| JP6643213B2 (ja) | リードフレーム及びその製造方法と電子部品装置 | |
| WO2019007082A1 (zh) | 一种芯片封装方法 | |
| US20090001603A1 (en) | High-Density Fine Line Structure And Method Of Manufacturing The Same | |
| CN107240580B (zh) | 一种导线架、电子组件以及电感器 | |
| CN107845610B (zh) | 基板结构及其制作方法 | |
| CN103620776B (zh) | 半导体装置 | |
| TW201622025A (zh) | 單層線路式封裝基板及其製法、單層線路式封裝結構及其製法 | |
| KR101186879B1 (ko) | 리드 프레임 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |