CN107240580B - 一种导线架、电子组件以及电感器 - Google Patents

一种导线架、电子组件以及电感器 Download PDF

Info

Publication number
CN107240580B
CN107240580B CN201710420076.3A CN201710420076A CN107240580B CN 107240580 B CN107240580 B CN 107240580B CN 201710420076 A CN201710420076 A CN 201710420076A CN 107240580 B CN107240580 B CN 107240580B
Authority
CN
China
Prior art keywords
conductive column
pin
substrate
conductive
column
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710420076.3A
Other languages
English (en)
Other versions
CN107240580A (zh
Inventor
周嘉珮
江朗一
葉日旭
曾有正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qiankun Science and Technology Co Ltd
Original Assignee
Qiankun Science and Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qiankun Science and Technology Co Ltd filed Critical Qiankun Science and Technology Co Ltd
Publication of CN107240580A publication Critical patent/CN107240580A/zh
Application granted granted Critical
Publication of CN107240580B publication Critical patent/CN107240580B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

本发明公开一种导线架、一种电子组件以及一种电感器，其中，该电子组件包含：一基板，包括一第一部分、一第二部分以及在该第一部分与该第二部分之间的至少一个第三部分，其中，一第一导电柱形成在所述基板的该第一部分上，一第二导电柱形成在所述基板的该第二部分上，其中该第一导电柱、该第二导电柱与该至少一个第三部分形成一三维空间；以及至少一组件，设置在所述三维空间中，其中，所述至少一组件的至少一部分设置在该第一导电柱的上表面下方且位于所述至少一个第三部分的上表面以及该第一导电柱的底表面的上方，其中，所述至少一组件的一第一端子和一第二端子分别电性连接至所述第一导电柱和所述第二导电柱。

Description

一种导线架、电子组件以及电感器
本发明是申请日为2014年7月22日，申请号为201410349956.2，发明名称为“一种导线架及其制造方法”的中国专利申请的分案申请。
技术领域
本发明有关于一种导线架，特别是有关于一形成三维空间的导线架。
背景技术
导线架(lead frame)是一种应用在集成电路(IC)封装的材料，其具有不同的型式，例如四边接脚扁平式封装(QFP)、薄小外型封装(TSOP)、小外型晶体管(SOT)或J型接脚小外型封装(SOJ)。借由组装和互相连接一半导体组件至一导线架来构成封胶(molding)的半导体组件。此结构常常使用塑性材料封胶。一导线架由金属带状物(metal ribbon)构成，且具有一桨状物(paddle)(亦为已知的晶粒桨状物(die paddle)、晶粒附加标签(die-attach tab)或岛状物(island))，一半导体组件设置在该桨状物上。前述导线架具有多个导线(lead)不与该桨状物重迭排列。
传统上，导线架用于集成电路芯片的晶粒结合(die bond)。制造程序包含很多步骤:打线(wire bond)、集成电路芯片封胶、切单后测试等等。借由整合或封装导线架和其他组件，例如电感或电容，可以制造不同的产品。因为制程容易、成熟且信赖性良好，为目前最主要制程的一。
上述导线架通常以平面的形式呈现，因此产品尺寸无法缩小。此外，它仅益于封装单一组件。然而，当组件尺寸缩小时，具有用以容纳至少一组件的三维空间的导线架是需要的。导线架的形变可能进一步影响产品良率。因此，本发明提出了一导线架及其制造方法以克服上述的缺点。
发明内容
本发明的一个目的是提供一导线架，包含：一第一接脚(lead)和一第二接脚，其中该第一接脚和该第二接脚互相分隔；一第一导电柱，其中该第一导电柱借由在该第一接脚上配置一第一导孔(via)而形成在该第一接脚上，其中至少一第一导电材料填充于该第一导孔的内部以形成该第一导电柱；以及一第二导电柱，其中该第二导电柱借由在该第二接脚上配置一第二导孔而形成在该第二接脚上，其中至少一第二导电材料填充于该第二导孔的内部以形成该第二导电柱；其中该第一接脚、该第二接脚、该第一导电柱和该第二导电柱形成一三维空间用以容纳至少一组件，其中该至少一组件电性连接该第一导电柱和该第二导电柱。
在本发明的一个实施例中，该第一导电柱顶部、该第二导电柱顶部和该至少一组件的至少二接点的顶部实质上位于同一平面上。
在本发明的一个实施例中，一支撑材料配置于该第一接脚和该第二接脚的间以支撑该至少一组件。
在本发明的一个实施例中，一第一凸块(bump)和一第二凸块分别配置在该第一导电柱和该第二导电柱上以连接该至少一组件。
在本发明的一个实施例中，该至少一组件为具有一线圈的一磁性组件，其中该线圈具有一第一接点和一第二接点，其中该第一接脚通过该第一导电柱电性连接该线圈的该第一接点，以及该第二接脚通过该第二导电柱电性连接该线圈的该第二接点。
本发明的另一个目的是提供一形成导线架的方法。该方法包含了下列步骤：提供一第一接脚和一第二接脚，其中该第一接脚和该第二接脚互相分隔；以及执行一图案化制程(process)以分别在该第一接脚和该第二接脚上形成一第一导电柱和一第二导电柱；其中该第一接脚、该第二接脚、该第一导电柱和该第二导电柱形成一三维空间用以容纳至少一组件，其中该至少一组件电性连接该第一导电柱和该第二导电柱。
本发明的另一个目的是提供一形成导线架的方法。该方法包含了下列步骤：提供一基板，其中该基板具有一第一部分、一第二部分和位于该第一部分和该第二部分之间的一第三部分；以及执行一图案化制程以分别在该基板的该第一部分和该第二部分上形成一第一导电柱和一第二导电柱，并移除该基板的该第三部分，以使该基板的该第一部分和该第二部分分别定义互相分隔的一第一接脚和一第二接脚；其中该第一接脚、该第二接脚、该第一导电柱和该第二导电柱形成一三维空间用以容纳至少一组件，其中该至少一组件电性连接该第一导电柱和该第二导电柱。
在参阅接下来的段落及所附图式所描述的本发明的实施例及详细技术的后，该技术领域具有通常知识者便可了解本发明的技术特征及实施态样。
附图说明
本发明的前面所述的态样及所伴随的优点将借着参阅以下的详细说明及结合图式更加被充分了解，其中：
图1A根据本发明例示一导线架的三维空间示意图；
图1B根据本发明例示一封装结构的三维空间示意图，其中至少一组件被容纳在由图1A中导线架所形成的三维空间中；
图1C例示图1A中导线架的三维空间示意图；
图1D根据本发明例示一导线架的三维空间示意图，其中一支撑材料配置于第一接脚和第二接脚的间；
图2A根据本发明例示一导线架的三维空间示意图，其中该导线架具有一第一凸块(bump)和一第二凸块；
图2B根据本发明例示一封装结构的三维空间示意图，其中至少一组件被容纳至由第2A图中导线架所形成的三维空间中；
图2C例示第2A图中导线架的剖面示意图；
图3为制造导线架的一制造流程；
图4为制造导线架的另一制造流程；
图5A至图5H例示制造本发明第一实施例中的导线架的一详细制造流程图；
图6A至图6H例示制造本发明第二实施例中的导线架的一详细制造流程图；
图7A至图7H例示制造本发明第三实施例中的导线架的一详细制造流程图；及
图8A至图8H例示制造本发明第四实施例中的导线架的一详细制造流程图。
附图标记说明：100-导线架；101-第一接脚；102-第二接脚；103-第一导电柱；104-第二导电柱；105-组件；105A-第一接点；105B-第二接点；106-芯本体；107-支撑材料；111-第一凸块；112-第二凸块；113-第三柱；114-第四柱；201-步骤；202-步骤；211-步骤；212-步骤；303-第一导电柱；304-第二导电柱；309-第一贯穿孔；310-第二贯穿孔；311-第一凸块；312-第二凸块；313-第三贯穿孔；314-第四贯穿孔；321-第一接触区域；322-第二接触区域；323-第一贯穿沟槽；351-金属基板；352-第一部分；353-第二部分；354-第三部分；355-第一表面；356-第二表面；357-第一绝缘层；358-第二绝缘层；359-第三绝缘层；360-第四绝缘层；370-黏着剂；403-第一导电柱；404-第二导电柱；409-第一贯穿孔；410-第二贯穿孔；411-第一凸块；412-第二凸块；421-第一接触区域；422-第二接触区域；423-第一贯穿沟槽；450-基板；451-金属板；452-第一部件；453-第二部件；454-第三部分；455-上表面；456-下表面；457-第一绝缘层；458-第二绝缘层；459-第三绝缘层；460-第四绝缘层；470-黏着剂；481-绝缘材料；482-第一导孔；483-第二导孔；484-第一导电层；486-第一部分；487-第二部分；488-第三部分；489-第一表面；490-第二表面；503-第一导电柱；504-第二导电柱；509-第一贯穿沟槽；510-第二贯穿沟槽；510-第三贯穿沟槽；511-第一凸块；512-第二凸块；513-第一贯穿孔；514-第二贯穿孔；521-第一接触区域；522-第二接触区域；541-第二贯穿沟槽；550-基板；551-第一导电层；552-第一部分；553-第二部分；555-第一表面；556-第二表面；558-第一绝缘层；559-第二绝缘层；560-第三绝缘层；570-黏着剂；581-绝缘材料；584-第二导电层；585-第三导电层；592-第三部分；593-第四部分；594-第五部分；595-第六部分；603-第一导电柱；604-第二导电柱；609-第一贯穿沟槽；611-第一凸块；612-第二凸块；613-第一贯穿孔；614-第二贯穿孔；621-第一接触区域；622-第二接触区域；650-基板；651-第一导电层；655-第一表面；656-第二表面；657-第一绝缘层；658-第二绝缘层；659-第三绝缘层；660-第四绝缘层；670-黏着剂；681-绝缘材料；684-第二导电层；685-第三导电层；691-第一部分；692-第二部分；693-第三部分；694-第四部分；695-第五部分。
具体实施方式
本发明的详细说明于随后描述，这里所描述的较佳实施例是作为说明和描述的用途，并非用来限定本发明的范围。
下面的多个实施例揭露一种导线架和用于制造该导线架的一方法。下面的多个实施例也揭露一三维封装结构和用于制造该三维封装结构的一方法。具有大高宽比(aspectratio)的二导电柱和其对应的导线架的二接脚(lead)形成一三维空间用以容纳至少一组件。二导电柱可借由一图案化制程(例如黄光制程)形成以配合组件尺寸需求。
图1A根据本发明例示一导线架100的三维空间示意图。导线架包含：
一第一接脚101和一第二接脚102，其中该第一接脚101和该第二接脚102互相分隔；一第一导电柱103，其中该第一导电柱103借由在该第一接脚101上配置一第一导孔(via)而形成在该第一接脚101上，其中至少一第一导电材料填充于该第一导孔的内部以形成该第一导电柱103；以及一第二导电柱104，其中该第二导电柱104借由在该第二接脚102上配置一第二导孔而形成在该第二接脚102上，其中至少一第二导电材料填充于该第二导孔的内部以形成该第二导电柱104；其中该第一接脚101、该第二接脚102、该第一导电柱103和该第二导电柱104形成一三维空间用以容纳至少一组件，其中该至少一组件电性连接该第一导电柱103和该第二导电柱104。较佳来说，第一导电材料和第二导电材料相同。图1B根据本发明例示一封装结构的三维空间示意图，其中至少一组件105被容纳在由图1A中导线架100所形成的三维空间中。在一个实施例中，第一导电柱103和第二导电柱104分别形成在第一接脚101的第一角落和第二接脚102的第二角落上以形成用以容纳至少一组件的最大三维空间。第一导电柱103和第二导电柱104皆具有大高宽比。选择性地，一封胶(molding)材料(未图示)可包覆至少一组件105。
图1C例示图1A中导线架100的三维空间示意图。关于图1A和图1C，图1C中部分X1-X1′沿着在图1A中线X1-X1′。至少一组件105可包含集成电路芯片、金氧半场效晶体管(MOSFET)、绝缘闸双极晶体管(IGBT)、二极管、电阻、电感或者电容其中至少一个。在一个实施例中，一支撑材料107可配置于第一接脚101和第二接脚102之间以支撑该至少一组件105(见图1D)。
较佳来说，组件105为具有线圈的一磁性组件。请参阅图1A和图1B，线圈具有一第一接点105A和一第二接点105B。第一接脚101通过第一导电柱103电性连接线圈的第一接点105A，以及第二接脚102通过第二导电柱104电性连接线圈的第二接点105B。较佳来说，芯本体(core body)106(例如T芯)配置在导线架100上，且线圈配置在芯本体(core body)106上。
第一导电柱103顶部、第二导电柱104顶部和至少一组件105的至少二接点的顶部可实质上位于相同水平面上，用以方便将至少一组件105电性连接第一导电柱103和第二导电柱104且执行一图案化制程(例如黄光制程)以制造此封装结构。换句话说，第一导电柱103、第二导电柱104和至少一组件105具有相同的高度。
第2A图根据本发明例示一导线架100′的三维空间示意图，其中该导线架100′具有一第一凸块(bump)和一第二凸块。图2B根据本发明例示一封装结构的三维空间示意图，其中至少一组件105被容纳至由图2A中导线架100′所形成的三维空间中。图2C例示图中2A导线架100′的剖面示意图。关于第2A图和图2C，图2C中部分X2-X2′沿着在图2A中线X2-X2′。
第一凸块111和第二凸块112可分别配置在第一导电柱101和第二导电柱102上以连接至少一组件105。较佳来说，第一凸块111顶部、第二凸块112顶部和至少一组件105的至少二接点的顶部实质上可位于相同平面上，用以方便将至少一组件105电性连接第一导电柱103和第二导电柱104。
请回头参阅图1A、图1B、图2A和图2B。选择性地，一第三柱113和一第四柱114可分别设在第一接脚101和第二接脚102上以固定至少一组件105。较佳来说，第三柱113和第四柱114分别形成在第一接脚101的第三角落和第二接脚102的第四角落上以形成用以容纳至少一组件105的最大三维空间。选择性地，第三柱113和第四柱114中每一个可为一导电柱。第一导电柱103顶部、第二导电柱104顶部、第三柱113顶部、第四柱114顶部和至少一组件105的至少二接点的顶部实质上位于相同平面上，用以方便执行一图案化制程(例如黄光制程)以制造此封装结构。换句话说，第一导电柱103、第二导电柱104、第三柱113和第四柱114和至少一组件105具有相同的高度。
图3为制造导线架的一制造流程。在步骤201中，提供一第一接脚和一第二接脚，其中该第一接脚和该第二接脚互相分隔。在步骤202中，执行一图案化制程(例如黄光制程)以分别在该第一接脚和该第二接脚上形成一第一导电柱和一第二导电柱；其中该第一接脚、该第二接脚、该第一导电柱和该第二导电柱形成一三维空间用以容纳至少一组件，其中该至少一组件电性连接该第一导电柱和该第二导电柱。
步骤202还包含：在该第一接脚和该第二接脚上形成一绝缘层；在绝缘层中形成一第一贯穿孔和一第二贯穿孔以分别露出该第一接脚和该第二接脚；分别在该第一贯穿孔和该第二贯穿孔中填充至少一导电材料以形成该第一导电柱和该第二导电柱；以及移除该绝缘层。
图4为制造导线架的另一制造流程。在步骤211中，提供一基板，其中该基板具有一第一部分、一第二部分和位于该第一部分和该第二部分之间的一第三部分。在步骤212中，执行一图案化制程(例如黄光制程)以分别在该基板的该第一部分和该第二部分上形成一第一导电柱和一第二导电柱，并移除该基板的该第三部分，以使该基板的该第一部分和该第二部分分别定义互相分隔的一第一接脚和一第二接脚；其中该第一接脚、该第二接脚、该第一导电柱和该第二导电柱形成一三维空间用以容纳至少一组件，其中该至少一组件电性连接该第一导电柱和该第二导电柱。
在步骤212中所述“执行一图案化制程以分别在该基板的该第一部分和该第二部分上形成一第一导电柱和一第二导电柱”包含:在该第一部分和该第二部分上形成一绝缘层；在绝缘层中形成一第一贯穿孔和一第二贯穿孔以分别露出该第一部分和该第二部分；分别在该第一贯穿孔和该第二贯穿孔中填充至少一导电材料以形成该第一导电柱和该第二导电柱；以及移除该绝缘层。
下面四个实施例揭露制造在图3和图4中所描述的导线架的一详细制造流程图。
实施例1
在本发明的第一实施例中，基底(base)材料为一金属(metallic)基板351(例如铜箔)(见图5A)。为了方便解释，仅呈现一局部性的图案化制程(例如黄光制程)，然而习知技艺者可了解为了大量生产，图案化制程可全面性地执行。
图5A例示棕化后金属基板351的上视图和棕化后金属基板351的Y1-Y1′剖面示意图。金属基板351包含一第一部分352、一第二部分353和位于该第一部分352和该第二部分353之间的一第三部分354。金属基板351具有一第一表面355和相对于该第一表面355的一第二表面356。
接着，在金属基板351的第一表面355和第二表面356上可形成一第一绝缘层357(见图5B；上视图和Y2-Y2′剖面图)。选择性地，两绝缘层可分别形成在金属基板351的第一表面355和第二表面356上。
接着，在金属基板351第一表面355上的第一绝缘层357中可形成一第一贯穿孔309和一第二贯穿孔310以露出第一部分352的一第一接触区域321和第二部分353的一第二接触区域322，并且移除在金属基板351第二表面356上的第一绝缘层357(见图5C；上视图和Y3-Y3′剖面图)。较佳来说，第一接触区域321和第二接触区域322分别位于第一部分352的第一角落和第二部分353的第二角落以形成用以容纳至少一组件105的最大三维空间。
接着，在第一绝缘层357上可形成一第二绝缘层358(例如光阻)。接着，在第一绝缘层357和第二绝缘层358中可形成一第三贯穿孔313和一第四贯穿孔314以露出第一部分352的第一接触区域321和第二部分353的第二接触区域322。较佳来说，第一接触区域321和第二接触区域322分别位于第一部分352的第一角落和第二部分353的第二角落以形成用以容纳至少一组件105的最大三维空间。接着，在第一接触区域321和第二接触区域322上可分别形成一第一导电柱303和一第二导电柱304。选择性地，在第一导电柱303和第二导电柱304上可分别形成一第一凸块(bump)311和一第二凸块312(见图5D；上视图和Y4-Y4′剖面图)。第一凸块311和第二凸块312可由任何适合的材料形成，例如铜/锡。接着，在金属基板351的第二表面356上可形成一第三绝缘层359。
接着，在第二绝缘层358上可形成一第四绝缘层360。接着，在金属基板351第二表面356上的第三绝缘层359中形成一第一贯穿沟槽323以露出金属基板351的第三部分354(见图5E；下视图和Y5-Y5′剖面图)。
接着，借由在金属基板351的第二表面356上执行一蚀刻制程可移除金属基板351的第三部分354，以使第一部分352和第二部分353互相分隔以形成导线架100的第一接脚101和第一接脚102(见图5F；下视图和Y6-Y6′剖面图)。
接着，可移除第二绝缘层358(例如光阻)、第三绝缘层359、第四绝缘层360(见图5G；上视图和Y7-Y7′剖面图)。
最后，在金属基板351的第二表面356上可形成一黏着剂370(见图5H；上视图和Y8-Y8′剖面图)。请注意，图5G中的该第一绝缘层357能够如图5H中那样被移除。
实施例2
在本发明的第二实施例中，基底材料为包含一金属板451(例如铜箱)、一绝缘材料481(例如BT)、一第一导孔482、一第二导孔483和一第一导电层484的一基板450(见图6C)。为了方便解释，仅呈现一局部性的图案化制程(例如黄光制程)，然而习知技艺者可了解为了大量生产，图案化制程可全面性地执行。
图6A例示棕化后金属基板451的上视图和棕化后金属基板451的Y9-Y9′剖面示意图。金属基板451包含一第一部件452、一第二部件453和位于该第一部件452和该第二部件453之间的一第三部分454。金属基板451具有一上表面455和相对于该上表面455的一下表面456。
接着，在金属基板451下表面456上可形成一绝缘材料481(例如ABF(AjinomotoBuild-up Film)树脂)(见图6B；上视图和Y10-Y10′剖面图)。
接着，在绝缘材料481中可形成一第一导孔482和一第二导孔483(例如雷射钻孔、去胶(desmear)和导孔电镀)。接着，在绝缘材料481上可形成一第一导电层484以形成包含金属基板451、绝缘材料481、第一导孔482、第二导孔483和第一导电层484的一基板450。基板450包含一第一部分486、一第二部分487和位于该第一部分486和该第二部分487之间的一第三部分488(见图6C；下视图和Y11-Y11′剖面图)。基板450具有一第一表面489和相对于该第一表面489的一第二表面490。
接着，在基板450的第一表面489上可形成一第一绝缘层457。接着，借由在基板450的第一表面489上执行一蚀刻制程可移除基板450的第三部分488以定义第一部分486顶部和第二部分487顶部(见图6D；上视图和Y12-Y12′剖面图)。接着，可移除第一绝缘层457。
接着，在基板450的第一表面489上可形成一第二绝缘层458(例如光阻)。接着，在基板450第一表面489上的第二绝缘层458中可形成一第一贯穿孔409和一第二贯穿孔410以露出第一部分486的一第一接触区域421和第二部分487的一第二接触区域422。较佳来说，第一接触区域421和第二接触区域422分别位于第一部分486的第一角落和第二部分487的第二角落以形成用以容纳至少一组件105的最大三维空间。接着，在第一接触区域421和第二接触区域422上可分别形成一第一导电柱403和一第二导电柱404。选择性地，在第一导电柱403和第二导电柱404上可分别形成一第一凸块411和一第二凸块412(见图6E；上视图和Y13-Y13′剖面图)。第一凸块411和第二凸块412可由任何适合的材料形成，例如铜/锡。接着，在基板450的第二表面490上可形成一第三绝缘层459。
接着，在第一导电层484和第三绝缘层459中可形成一第一贯穿沟槽423以露出绝缘材料481以定义基板450的第一部分486底部和第二部分487底部(见第6F图；下视图和Y14-Y14′剖面图)。接着，在第二绝缘层458上可形成一第四绝缘层460。
接着，移除第二绝缘层458(例如光阻)、第三绝缘层459和第四绝缘层460以露出绝缘材料481(见图6G；上视图和Y15-Y15′剖面图)。
最后，可移除在基板450第一部分486和第二部分487之间的绝缘材料481(例如雷射钻孔或机械钻孔)。选择性地，可保持在基板450第一部分486和第二部分487之间的绝缘材料481基板450的第一部分486和第二部分487分别形成导线架100的第一接脚101和第二接脚102，其中该第一接脚101和该第二接脚102互相分隔。在导线架100的第一接脚101和第二接脚102的每一个接脚的中，金属基板451和第一导电层484可通过其对应的导孔482、483来电性连接。在基板450的第二表面490上可形成一黏着剂470(见图6H；上视图和Y16-Y16′剖面图)。
实施例3
在本发明的第三实施例中，基底材料为具有一第一导电层551、第二导电层584和一绝缘材料581(配置在该第一导电层551和该第二导电层584之间)的一基板550(例如BT(Bismaleimide Triacine)/铜箔)(见图7A)。为了方便解释，仅呈现一局部性的图案化制程(例如黄光制程)，然而习知技艺者可了解为了大量生产，图案化制程可全面性地执行。
图7A例示棕化后基板550的上视图和棕化后基板550的Y17-Y17′剖面示意图。基板550具有一第一表面555和相对于该第一表面555的一第二表面556。
接着，在基板550中可形成一第一贯穿沟槽509(例如机械钻孔)以形成基板550的一第一部分552和一第二部分553(见图7B；上视图和Y18-Y18′剖面图)。
接着，在基板550的第一部分552和第二部分553中每一个部分的表面上可形成一第三导电层585(例如去胶和导孔电镀)，且第三导电层585可并入至基板550的第一部分552和第二部分553(见图7C；上视图和Y19-Y19′剖面图)。
接着，在第一导电层551和第三导电层585中可分别形成一第二贯穿沟槽510和一第三贯穿沟槽511以定义基板550的第三部分592顶部、第四部分593顶部、第五部分594顶部和第六部分595顶部(见第7D图；上视图、Y20-Y20′剖面图和Y20″-Y20″′剖面图)。基板550的第三部分592和第四部分593顶部将分别形成导线架100的第一接脚101和第二接脚102(该第一接脚101和该第二接脚102互相分隔)，且在后续制程中，将聚焦于基板550的第三部分592和第四部分593。请注意后续制程可适用于基板550的第五部分594和第六部分595。
接着，在基板550的第一表面555上和基板550的第三部分592和第四部分593之间可形成一第一绝缘层558(例如光阻)。接着，在基板550第一表面555上的第一绝缘层558中可形成一第一贯穿孔513和一第二贯穿孔514以露出第三部分592的一第一接触区域521和第四部分593的一第二接触区域522。较佳来说，第一接触区域521和第二接触区域522分别位于第三部分592的第一角落和第四部分593的第二角落以形成用以容纳至少一组件105的最大三维空间。接着，在第一接触区域521和第二接触区域522上可分别形成一第一导电柱503和一第二导电柱504。选择性地，在第一导电柱503和第二导电柱504上可分别形成一第一凸块511和一第二凸块512(见图7E；上视图和Y21-Y21′剖面图)。第一凸块511和第二凸块512可由任何适合的材料形成，例如铜/锡。接着，在基板550的第二表面556上可形成一第二绝缘层559。
接着，在第一绝缘层558上可形成一第三绝缘层560。接着，在第二导电层584和第三导电层585中可形成一第二贯穿沟槽541以露出绝缘层581以定义基板550的第三部分592底部、第四部分593底部、第五部分594底部和第六部分595底部(见图7F；下视图、Y22-Y22′剖面图和Y22″-Y22″′剖面图)。
接着，可移除第一绝缘层558(例如光阻)、第二绝缘层559和第三绝缘层560以露出绝缘材料581(见图7G；上视图、Y23-Y23′剖面图和Y23″-Y23″′剖面图)。
最后，可移除在基板550第三部分592及第五部分594和基板550第四部分593及第六部分595之间的绝缘材料581(例如雷射钻孔或机械钻孔)。基板550的第三部分592和第四部分593分别形成导线架100的第一接脚101和第二接脚102，其中该第一接脚101和该第二接脚102互相分隔。在导线架100第一接脚101和第二接脚102的每一个接脚中，第一导电层551和第二导电层584可通过第三导电层585来电性连接。在基板550的第二表面556上可形成一黏着剂570(见图7H；上视图和Y24-Y24′剖面图)。
实施例4
在本发明的第四实施例中，基底材料为具有一第一导电层651、第二导电层684和一绝缘材料681(配置在该第一导电层651和该第二导电层684之间)的一基板650(例如BT(Bismaleimide Triacine)/铜箔)(见图8A)。为了方便解释，仅呈现一局部性的图案化制程(例如黄光制程)，然而习知技艺者可了解为了大量生产，图案化制程可全面性地执行。
图8A例示棕化后基板650的上视图和棕化后基板650的Y25-Y25′剖面示意图。基板650具有一第一表面655和相对于该第一表面655的一第二表面656。
接着，可形成基板650的一第一部分691(例如机械钻孔)(见图8B；上视图和Y26-Y26′剖面图)。
接着，在基板650第一部分691的表面上可形成一第三导电层685(例如去胶和导孔电镀)，且第三导电层685可并入至基板650的第一部分691(见图8C；上视图和Y27-Y27′剖面图)。
接着，在基板650的第一表面655上可形成一第一绝缘层657且在基板650的第二表面656上可形成一第二绝缘层658。在第一绝缘层657、第三导电层685和第一导电层651中可形成一第一贯穿沟槽609以露出绝缘材料681以定义基板650的第二部分692顶部、第三部分693顶部、第四部分694顶部和第五部分695顶部。基板650的第二部分692和第三部分693顶部将分别形成导线架100的第一接脚101和第二接脚102(该第一接脚101和该第二接脚102互相分隔)，且在后续制程中，将聚焦于基板650的第二部分692和第三部分693(见图8D；上视图、Y28-Y28′剖面图和Y28″-Y28″′剖面图)。请注意后续制程可适用于基板650的第四部分694和第五部分695。
接着，可移除第一绝缘层657。接着，在基板650的第一表面655上和基板650的第二部分692和第三部分693之间可形成一第三绝缘层659(例如光阻)。接着，在基板650第一表面655上的第三绝缘层659中可形成一第一贯穿孔613和一第二贯穿孔614以露出第二部分692的一第一接触区域621和第三部分693的一第二接触区域622。较佳来说，第一接触区域621和第二接触区域622分别位于第二部分692的第一角落和第三部分693的第二角落以形成用以容纳至少一组件105的最大三维空间。接着，在第一接触区域621和第二接触区域622上可分别形成一第一导电柱603和一第二导电柱604。选择性地，在第一导电柱603和第二导电柱604上可分别形成一第一凸块611和一第二凸块612(见第8E图；上视图和Y29-Y29′剖面图)。第一凸块611和第二凸块612可由任何适合的材料形成，例如铜/锡。
接着，在第三绝缘层659上可形成一第四绝缘层660。接着，在第二导电层684、第三导电层685和第二绝缘层658中可形成一第二贯穿沟槽631以露出绝缘材料681以定义基板650的第二部分692底部、第三部分693底部、第四部分694底部和第五部分695底部(见第8F图；下视图、Y30-Y30′剖面图和Y30″-Y30″′剖面图)。
接着，可移除第二绝缘层658、第三绝缘层659(例如光阻)和第四绝缘层660以露出绝缘材料681(见第8G图；上视图、Y31-Y31′剖面图和Y31″-Y31″′剖面图)。
最后，可移除在基板650第二部分692及第四部分694和基板650第三部分693及第五部分695之间的绝缘材料681(例如雷射钻孔或机械钻孔)。基板650的第二部分692和第三部分693分别形成导线架100的第一接脚101和第二接脚102(该第一接脚101和该第二接脚102互相分隔)，且在该第一接脚101和该第二接脚102的绝缘材料681作为一支撑材料107以支撑至少一组件105。在导线架100第一接脚101和第二接脚102的每一个接脚中，第一导电层651和第二导电层684可通过第三导电层685来电性连接。在基板650的第二表面656上可形成一黏着剂670(见图8H；上视图、Y32-Y32′剖面图和Y32″-Y32″′剖面图)。
从上面多个实施例的叙述中，本发明的导线架及其制造方法可提供很多优点，包含：1.可依需求控制组件尺寸及增加设计弹性，因此适合量产；2.应用上较开模成型方式更广，并且可配合金属绕线，因此无治具磨耗的问题产生；3.制程可以片状方式生产；相较于单颗组件生产的制程，可利于定位且提高良率；4.适合高密度布局设计，且具有大高宽比的导电柱可避免相邻电子组件发生短路；5.支撑材料可克服导线架形变和组件尺寸变异。
虽然本发明以前述的较佳实施例揭露如上，然其并非用以限定本发明，任何熟习相像技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰。虽然在上述描述说明中并无完全揭露这些可能的更动与替代，而本说明书所附权利要求书的专利保护范围实质上已经涵盖所有这些态样。

Claims (17)

1.一种电子组件，其特征在于，包含：
一基板，包括一第一部分、一第二部分以及在该第一部分与该第二部分之间的至少一个第三部分，其中，一第一导电柱形成在所述基板的该第一部分上，一第二导电柱形成在所述基板的该第二部分上，其中，该第一导电柱的上表面高于所述基板的上表面，该第二导电柱的上表面高于所述基板的上表面，该第一导电柱、该第二导电柱与该至少一个第三部分形成一三维空间；以及
至少一组件，设置在所述三维空间中，其中，所述至少一组件的至少一部分设置在该第一导电柱的上表面下方且位于所述至少一个第三部分的上表面以及该第一导电柱的底表面的上方，其中，所述至少一组件的一第一端子和一第二端子分别设置在该第一导电柱的上表面与该第二导电柱的上表面的上方且分别电性连接至所述第一导电柱和所述第二导电柱。
2.如权利要求1所述的电子组件，其特征在于，其中一第一接脚设置在所述基板的该第一导电柱的下方，一第二接脚设置在该第二导电柱的下方，其中所述至少一组件的该第一端子与该第二端子分别经由该第一导电柱的上表面与该第二导电柱的上表面电性连接至该第一接脚与该第二接脚。
3.如权利要求1所述的电子组件，其特征在于，所述基板是一金属基板，其中所述金属基板的所述至少一个第三部分具有位于所述金属基板的该第一部分与该第二部分之间的一空隙。
4.如权利要求1所述的电子组件，其特征在于，所述第一导电柱和所述第二导电柱分别形成在所述基板的所述第一部分的一第一角落与所述基板的第二部分的一第二角落。
5.如权利要求1所述的电子组件，其特征在于，所述基板是一绝缘基板，其中至少一个导电层设置在所述绝缘基板上。
6.如权利要求1所述的电子组件，其特征在于，其中一粘合剂层设置在所述基板的该第一部分、该第二部分和该至少一个第三部分的下方。
7.如权利要求1所述的电子组件，其特征在于，还包括分别设置在所述第一导电柱和所述第二导电柱上的第一凸块与第二凸块，第一凸块与第二凸块用于与所述至少一组件电性连接。
8.如权利要求1所述的电子组件，其特征在于，还包括分别形成在所述基板的一第四部分与一第五部分上的一第三柱与一第四柱，其中该第一导电柱、该第二导电柱、该第三柱、该第四柱与该至少一个第三部分形成该三维空间。
9.如权利要求2所述的电子组件，其特征在于，其中所述至少一组件是具有一线圈的磁性装置，其中所述线圈具有所述第一端子与所述第二端子，其中所述第一接脚通过所述第一导电柱电连接到所述线圈的所述第一端子，所述第二接脚通过所述第二导电柱电性连接至所述线圈的所述第二端子。
10.如权利要求1所述的电子组件，其特征在于，其中一绝缘层设置在所述基板的该第一部分、该第二部分与该至少一个第三部分上。
11.一种电感器，其特征在于，包括：
一基板，其包括一第一部分、一第二部分以及在该第一部分与该第二部分之间的至少一个第三部分，其中一第一导电柱形成在所述基板的该第一部分上，一第二导电柱形成在所述基板的该第二部分上，其中，该第一导电柱的上表面高于所述基板的上表面，该第二导电柱的上表面高于所述基板的上表面，该第一导电柱、该第二导电柱和该至少一个第三部分形成一三维空间；以及
一线圈，设置在所述三维空间中，所述线圈的至少一部分设置在该第一导电柱的上表面下方且位于所述至少一个第三部分的上表面以及该第一导电柱的底表面的上方，其中，所述线圈的一第一端子和一第二端子分别设置在该第一导电柱的上表面与该第二导电柱的上表面的上方且分别电性连接至所述第一导电柱与所述第二导电柱。
12.如权利要求11所述的电感器，其特征在于，其中一第一接脚设置在所述第一导电柱的下方，一第二接脚设置在所述第二导电柱的下方，其中所述至少一组件的第一端子和第二端子分别经由该第一导电柱的上表面和该第二导电柱的上表面电性连接至该第一接脚和该第二接脚。
13.如权利要求11所述的电感器，其特征在于，所述基板是一金属基板，其中所述金属基板的所述至少一个第三部分具有位于所述金属基板的该第一部分与该第二部分之间的一空隙。
14.如权利要求11所述的电感器，其特征在于，所述基板是一绝缘基板，其中至少一个导电层设置在所述绝缘基板上。
15.如权利要求11所述的电感器，其特征在于，其中一粘合剂层设置在所述基板的该第一部分、该第二部分和该至少一个第三部分的下方。
16.一种导线架，其特征在于，包含：
一第一接脚及一第二接脚；
一第一导电柱，形成在该第一接脚的上表面的一第一部分上；以及
一第二导电柱，形成在该第二接脚的上表面的一第一部分上，其中，该第一导电柱的上表面高于所述第一接脚的上表面，该第二导电柱的上表面高于所述第二接脚的上表面；以及
其中该第一接脚的上表面的一第二部分、该第二接脚的上表面的一第二部分、该第一导电柱和该第二导电柱形成一三维空间，该三维空间用以容纳至少一组件，其中该至少一组件的多个接点分别设置在该第一导电柱的上表面和该第二导电柱的上表面的上方且分别电性连接该第一接脚与该第二接脚。
17.一种电子组件，其特征在于，包含：
一第一接脚及一第二接脚；
一第一导电柱，形成在该第一接脚上，其中至少一第一导电材料填充于该第一导孔的内部，以形成该第一导电柱，其中，该第一导电柱的上表面高于所述第一接脚的上表面；
一第二导电柱，形成在该第二接脚上，其中至少一第二导电材料填充于该第二导孔的内部，以形成该第二导电柱，该第二导电柱的上表面高于所述第二接脚的上表面；以及
至少一组件；
其中该第一接脚、该第二接脚、该第一导电柱和该第二导电柱形成一三维空间，该三维空间用以容纳该至少一组件，该至少一组件的多个接点分别设置在该第一导电柱的上表面和该第二导电柱的上表面的上方且分别电性连接该第一导电柱和该第二导电柱。
CN201710420076.3A 2013-07-23 2014-07-22 一种导线架、电子组件以及电感器 Active CN107240580B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361857270P 2013-07-23 2013-07-23
US61/857,270 2013-07-23
CN201410349956.2A CN104347572B (zh) 2013-07-23 2014-07-22 一种导线架及其制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201410349956.2A Division CN104347572B (zh) 2013-07-23 2014-07-22 一种导线架及其制造方法

Publications (2)

Publication Number Publication Date
CN107240580A CN107240580A (zh) 2017-10-10
CN107240580B true CN107240580B (zh) 2019-11-05

Family

ID=52389526

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201710420076.3A Active CN107240580B (zh) 2013-07-23 2014-07-22 一种导线架、电子组件以及电感器
CN201410349956.2A Active CN104347572B (zh) 2013-07-23 2014-07-22 一种导线架及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201410349956.2A Active CN104347572B (zh) 2013-07-23 2014-07-22 一种导线架及其制造方法

Country Status (3)

Country Link
US (3) US9691633B2 (zh)
CN (2) CN107240580B (zh)
TW (1) TWI570865B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107240580B (zh) * 2013-07-23 2019-11-05 乾坤科技股份有限公司 一种导线架、电子组件以及电感器
US9899131B2 (en) * 2015-07-20 2018-02-20 Cyntec Co., Ltd. Structure of an electronic component and an inductor
US9717148B2 (en) 2015-09-18 2017-07-25 Quartzdyne, Inc. Methods of forming a microelectronic device structure, and related microelectronic device structures and microelectronic devices
US10135335B2 (en) * 2016-08-22 2018-11-20 Infineon Technologies Americas Corp. Powerstage attached to inductor

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6054764A (en) * 1996-12-20 2000-04-25 Texas Instruments Incorporated Integrated circuit with tightly coupled passive components
CN1930644A (zh) * 2004-03-09 2007-03-14 松下电器产业株式会社 变压器
CN201904199U (zh) * 2010-10-22 2011-07-20 爱华特(广州)通讯有限公司 一种多功能磁环变压器
CN202230843U (zh) * 2011-09-26 2012-05-23 深圳市金瑞中核电子有限公司 一种工字型磁芯
CN202839209U (zh) * 2012-09-14 2013-03-27 西北台庆科技股份有限公司 可提升感值的电感
CN107240580A (zh) * 2013-07-23 2017-10-10 乾坤科技股份有限公司 一种导线架、电子组件以及电感器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6038133A (en) * 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
TWI313507B (en) * 2002-10-25 2009-08-11 Megica Corporatio Method for assembling chips
JP4204989B2 (ja) * 2004-01-30 2009-01-07 新光電気工業株式会社 半導体装置及びその製造方法
US8018034B2 (en) * 2009-05-01 2011-09-13 Stats Chippac, Ltd. Semiconductor device and method of forming shielding layer after encapsulation and grounded through interconnect structure
US8344495B2 (en) * 2009-12-11 2013-01-01 Stats Chippac Ltd. Integrated circuit packaging system with interconnect and method of manufacture thereof
US8390108B2 (en) * 2009-12-16 2013-03-05 Stats Chippac Ltd. Integrated circuit packaging system with stacking interconnect and method of manufacture thereof
TWI566265B (zh) * 2010-07-23 2017-01-11 乾坤科技股份有限公司 線圈元件
US20120326170A1 (en) * 2011-06-22 2012-12-27 Yong Liu Wafer level molded opto-couplers
US9257221B2 (en) * 2012-04-13 2016-02-09 Cyntec Co., Ltd. Through-hole via inductor in a high-frequency device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6054764A (en) * 1996-12-20 2000-04-25 Texas Instruments Incorporated Integrated circuit with tightly coupled passive components
CN1930644A (zh) * 2004-03-09 2007-03-14 松下电器产业株式会社 变压器
CN201904199U (zh) * 2010-10-22 2011-07-20 爱华特(广州)通讯有限公司 一种多功能磁环变压器
CN202230843U (zh) * 2011-09-26 2012-05-23 深圳市金瑞中核电子有限公司 一种工字型磁芯
CN202839209U (zh) * 2012-09-14 2013-03-27 西北台庆科技股份有限公司 可提升感值的电感
CN107240580A (zh) * 2013-07-23 2017-10-10 乾坤科技股份有限公司 一种导线架、电子组件以及电感器

Also Published As

Publication number Publication date
TWI570865B (zh) 2017-02-11
US10256118B2 (en) 2019-04-09
US9991136B2 (en) 2018-06-05
US9691633B2 (en) 2017-06-27
CN107240580A (zh) 2017-10-10
CN104347572B (zh) 2017-07-04
US20180269073A1 (en) 2018-09-20
TW201508887A (zh) 2015-03-01
US20170323799A1 (en) 2017-11-09
CN104347572A (zh) 2015-02-11
US20150027770A1 (en) 2015-01-29

Similar Documents

Publication Publication Date Title
US20210050226A1 (en) Method of manufacturing semiconductor devices and corresponding semiconductor device
US20210183748A1 (en) Method of manufacturing semiconductor devices and corresponding semiconductor device
TWI565012B (zh) 一種封裝結構及其製造方法
TW201543971A (zh) 三維空間封裝結構及其製造方法
CN107240580B (zh) 一种导线架、电子组件以及电感器
DE102014103403A1 (de) Chipbaugruppe und verfahren zum herstellen derselben
CN104396008B (zh) 半导体封装衬底、使用半导体封装衬底的封装系统及用于制造封装系统的方法
JP2007036013A (ja) 回路装置およびその製造方法
CN110021562A (zh) 半导体封装测试结构及形成方法、半导体封装结构
CN104952854B (zh) 电子封装结构及其封装方法
CN104810339B (zh) 封装基板及其制法暨半导体封装件及其制法
KR20130069107A (ko) 스티프너 및 그 제조 방법
CN104347550A (zh) 一种无基板器件及其制造方法
CN211295099U (zh) 一种垂直式集成封装组件
US8040690B2 (en) Inner-connecting structure of lead frame and its connecting method
CN111430343A (zh) 一种垂直式集成封装组件及其封装方法
CN108962862B (zh) 具有线路的导线框架制作方法及其结构
JP4881369B2 (ja) 半導体装置の製造方法
CN117855180A (zh) 封装结构及其形成方法
JP2003273311A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
CN104681504A (zh) 具有第一和第二接触焊盘的电子设备及相关方法
JP5352639B2 (ja) 半導体装置の製造方法
CN114551402A (zh) 包括不同厚度的电再分布层的半导体封装体及其制造方法
CN101494210A (zh) 导线架以及封装结构
JPH02198147A (ja) Ｉｃパッケージ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant