TWI570865B - 一導線架及其製造方法 - Google Patents

一導線架及其製造方法 Download PDF

Info

Publication number
TWI570865B
TWI570865B TW103125080A TW103125080A TWI570865B TW I570865 B TWI570865 B TW I570865B TW 103125080 A TW103125080 A TW 103125080A TW 103125080 A TW103125080 A TW 103125080A TW I570865 B TWI570865 B TW I570865B
Authority
TW
Taiwan
Prior art keywords
pin
conductive
conductive pillar
pillar
component
Prior art date
Application number
TW103125080A
Other languages
English (en)
Other versions
TW201508887A (zh
Inventor
周嘉珮
江朗一
葉日旭
曾有正
Original Assignee
乾坤科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 乾坤科技股份有限公司 filed Critical 乾坤科技股份有限公司
Publication of TW201508887A publication Critical patent/TW201508887A/zh
Application granted granted Critical
Publication of TWI570865B publication Critical patent/TWI570865B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing

Description

一導線架及其製造方法
本發明係有關於一導線架，特別是有關於一形成三維空間的導線架。
導線架(lead frame)是一種應用在積體電路(IC)封裝的材料，其具有不同的型式，例如四邊接腳扁平式封裝(QFP)、薄小外型封裝(TSOP)、小外型晶體管(SOT)或J型接腳小外型封裝(SOJ)。藉由組裝和互相連結一半導體元件至一導線架來構成封膠(molding)的半導體元件。此結構常常使用塑性材料封膠。一導線架由金屬帶狀物(metal ribbon)構成，且具有一槳狀物(paddle)(亦為已知的晶粒槳狀物(die paddle)、晶粒附加標籤(die-attach tab)或島狀物(island))，一半導體元件設置在該槳狀物上。前述導線架具有複數個導線(lead)不與該槳狀物重疊排列。
傳統上，導線架係用於積體電路晶片的晶粒結合(die bond)。製造程序包含很多步驟 : 打線(wire bond)、積體電路晶片封膠、切單後測試等等。藉由整合或封裝導線架和其他元件，例如電感或電容，可以製造不同的產品。因為製程容易、成熟且信賴性良好，為目前最主要製程之一。
上述導線架通常以平面的形式呈現，因此產品尺寸無法縮小。此外，它僅益於封裝單一元件。然而，當元件尺寸縮小時，具有用以容納至少一元件的三維空間之導線架是需要的。導線架的形變可能進一步產品良率。因此，本發明提出了一導線架及其製造方法以克服上述的缺點。
本發明的一個目的係提供一導線架，包含：一第一接腳(lead)和一第二接腳，其中該第一接腳和該第二接腳互相分隔；一第一導電柱，其中該第一導電柱藉由在該第一接腳上配置一第一導孔(via)而形成在該第一接腳上，其中至少一第一導電材料填充於該第一導孔的內部以形成該第一導電柱；以及一第二導電柱，其中該第二導電柱藉由在該第二接腳上配置一第二導孔而形成在該第二接腳上，其中至少一第二導電材料填充於該第二導孔的內部以形成該第二導電柱；其中該第一接腳、該第二接腳、該第一導電柱和該第二導電柱形成一三維空間用以容納至少一元件，其中該至少一元件電性連接該第一導電柱和該第二導電柱。
在本發明的一個實施例中，該第一導電柱頂部、該第二導電柱頂部和該至少一元件的至少二接點之頂部實質上位於相同水平面上。
在本發明的一個實施例中，一支撐材料配置於該第一接腳和該第二接腳之間以支撐該至少一元件。
在本發明的一個實施例中，一第一凸塊(bump)和一第二凸塊分別配置在該第一導電柱和該第二導電柱上以連接該至少一元件。
在本發明的一個實施例中，該至少一元件為具有一線圈的一磁性元件，其中該線圈具有一第一接點和一第二接點，其中該第一接腳透過該第一導電柱電性連接該線圈的該第一接點，以及該第二接腳透過該第二導電柱電性連接該線圈的該第二接點。
本發明的另一個目的係提供一形成導線架的方法。該方法包含了下列步驟：提供一第一接腳和一第二接腳，其中該第一接腳和該第二接腳互相分隔；以及執行一圖案化製程以分別在該第一接腳和該第二接腳上形成一第一導電柱和一第二導電柱；其中該第一接腳、該第二接腳、該第一導電柱和該第二導電柱形成一三維空間用以容納至少一元件，其中該至少一元件電性連接該第一導電柱和該第二導電柱。
本發明的另一個目的係提供一形成導線架的方法。該方法包含了下列步驟：提供一基板，其中該基板具有一第一部分、一第二部分和位於該第一部分和該第二部分之間的一第三部分；以及執行一圖案化製程以分別在該基板的該第一部分和該第二部分上形成一第一導電柱和一第二導電柱，並移除該基板的該第三部分，以使該基板的該第一部分和該第二部分分別定義互相分隔的一第一接腳和一第二接腳；其中該第一接腳、該第二接腳、該第一導電柱和該第二導電柱形成一三維空間用以容納至少一元件，其中該至少一元件電性連接該第一導電柱和該第二導電柱。
在參閱接下來的段落及所附圖式所描述之本發明的實施例及詳細技術之後，該技術領域具有通常知識者便可瞭解本發明之技術特徵及實施態樣。
本發明的詳細說明於隨後描述，這裡所描述的較佳實施例是作為說明和描述的用途，並非用來限定本發明之範圍。
下面的多個實施例揭露一導線架和用於製造該導線架的一方法。下面的多個實施例也揭露一三維封裝結構和用於製造該三維封裝結構的一方法。具有大高寬比(aspect ratio)的二導電柱和其對應的導線架之二接腳(lead)形成一三維空間用以容納至少一元件。二導電柱可藉由一圖案化製程(例如黃光製程)形成以配合元件尺寸需求。
第1A圖根據本發明例示一導線架100的三維空間示意圖。導線架包含： 一第一接腳101和一第二接腳102，其中該第一接腳101和該第二接腳102互相分隔；一第一導電柱103，其中該第一導電柱103藉由在該第一接腳101上配置一第一導孔(via)而形成在該第一接腳101上，其中至少一第一導電材料填充於該第一導孔的內部以形成該第一導電柱103；以及一第二導電柱104，其中該第二導電柱104藉由在該第二接腳102上配置一第二導孔而形成在該第二接腳102上，其中至少一第二導電材料填充於該第二導孔的內部以形成該第二導電柱104；其中該第一接腳101、該第二接腳102、該第一導電柱103和該第二導電柱104形成一三維空間用以容納至少一元件，其中該至少一元件電性連接該第一導電柱103和該第二導電柱104。較佳來說，第一導電材料和第二導電材料相同。第1B圖根據本發明例示一封裝結構的三維空間示意圖，其中至少一元件105被容納在由第1A圖中導線架100所形成的三維空間中。在一個實施例中，第一導電柱103和第二導電柱104分別形成在第一接腳101的第一角落和第二接腳102的第二角落上以形成用以容納至少一元件的最大三維空間。第一導電柱103和第二導電柱104皆具有大高寬比。選擇性地，一封膠(molding)材料(未圖示)可包覆至少一元件105。
第1C圖例示第1A圖中導線架100的三維空間示意圖。關於第1A圖和第1C圖，第1C圖中部分X1 -X1 ’沿著在第1A圖中線X1 -X1 ’。至少一元件105可包含積體電路晶片、□氧半場效電晶體(MOSFET)、絕緣閘雙極電晶體(IGBT)、二極體、電阻、電感或者電容其中至少一個。在一個實施例中，一支撐材料107可配置於第一接腳101和第二接腳102之間以支撐該至少一元件105(見第1D圖)。
較佳來說，元件105為具有線圈的一磁性元件。請回頭參閱第1A圖和第1B圖，線圈具有一第一接點105A和一第二接點105B。第一接腳101透過第一導電柱103電性連接線圈的第一接點105A，以及第二接腳102透過第二導電柱104電性連接線圈的第二接點105B。較佳來說，芯本體(core body)106(例如T芯)配置在導線架100上，且線圈配置在芯本體(core body)106上。
第一導電柱103頂部、第二導電柱104頂部和至少一元件105的至少二接點之頂部可實質上位於相同水平面上，用以方便將至少一元件105電性連接第一導電柱103和第二導電柱104且執行一圖案化製程(例如黃光製程)以製造此封裝結構。換句話說，第一導電柱103、第二導電柱104和至少一元件105具有相同的高度。
第2A圖根據本發明例示一導線架100’的三維空間示意圖，其中該導線架100’具有一第一凸塊(bump)和一第二凸塊。第2B圖根據本發明例示一封裝結構的三維空間示意圖，其中至少一元件105被容納至由第2A圖中導線架100’所形成的三維空間中。第2C圖例示第2A圖中導線架100’的剖面示意圖。關於第2A圖和第2C圖，第2C圖中部分X2 -X2 ’沿著在第2A圖中線X2 -X2 ’。
第一凸塊111和第二凸塊112可分別配置在第一導電柱101和第二導電柱102上以連接至少一元件105。較佳來說，第一凸塊111頂部、第二凸塊112頂部和至少一元件105的至少二接點之頂部實質上可位於相同水平面上，用以方便將至少一元件105電性連接第一導電柱103和第二導電柱104。
請回頭參閱第1A圖、第1B圖、第2A圖和第2B圖。選擇性地，一第三柱113和一第四柱114可分別配置在第一接腳101和第二接腳102上以固定至少一元件105。較佳來說，第三柱113和第四柱114分別形成在第一接腳101的第三角落和第二接腳102的第四角落上以形成用以容納至少一元件105的最大三維空間。選擇性地，第三柱113和第四柱114中每一個可為一導電柱。第一導電柱103頂部、第二導電柱104頂部、第三柱113頂部、第四柱114頂部和至少一元件105的至少二接點之頂部實質上位於相同水平面上，用以方便執行一圖案化製程(例如黃光製程)以製造此封裝結構。換句話說，第一導電柱103、第二導電柱104、第三柱113和第四柱114和至少一元件105具有相同的高度。
第3圖為製造導線架的一製造流程。在步驟201中，提供一第一接腳和一第二接腳，其中該第一接腳和該第二接腳互相分隔。在步驟202中，執行一圖案化製程(例如黃光製程)以分別在該第一接腳和該第二接腳上形成一第一導電柱和一第二導電柱；其中該第一接腳、該第二接腳、該第一導電柱和該第二導電柱形成一三維空間用以容納至少一元件，其中該至少一元件電性連接該第一導電柱和該第二導電柱。
步驟202周包含：在該第一接腳和該第二接腳上形成一絕緣層；在絕緣層中形成一第一貫穿孔和一第二貫穿孔以分別露出該第一接腳和該第二接腳；分別在該第一貫穿孔和該第二貫穿孔中填充至少一導電材料以形成該第一導電柱和該第二導電柱；以及移除該絕緣層。
第4圖為製造導線架的另一製造流程。在步驟211中，提供一基板，其中該基板具有一第一部分、一第二部分和位於該第一部分和該第二部分之間的一第三部分。在步驟212中，執行一圖案化製程(例如黃光製程)以分別在該基板的該第一部分和該第二部分上形成一第一導電柱和一第二導電柱，並移除該基板的該第三部分，以使該基板的該第一部分和該第二部分分別定義互相分隔的一第一接腳和一第二接腳；其中該第一接腳、該第二接腳、該第一導電柱和該第二導電柱形成一三維空間用以容納至少一元件，其中該至少一元件電性連接該第一導電柱和該第二導電柱。
在步驟212中所述“執行一圖案化製程以分別在該基板的該第一部分和該第二部分上形成一第一導電柱和一第二導電柱”包含: 在該第一部分和該第二部分上形成一絕緣層；在絕緣層中形成一第一貫穿孔和一第二貫穿孔以分別露出該第一部分和該第二部分；分別在該第一貫穿孔和該第二貫穿孔中填充至少一導電材料以形成該第一導電柱和該第二導電柱；以及移除該絕緣層。
下面四個實施例揭露製造在第3圖和第4圖中所描述的導線架之一詳細製造流程圖。
實施例1
在本發明的第一實施例中，基底(base)材料為一金屬(metallic)基板351(例如銅箔)(見第5A圖)。為了方便解釋，僅呈現一局部性的圖案化製程(例如黃光製程)，然而習知技藝者可了解為了大量生產，圖案化製程可全面性地執行。
第5A圖例示棕化後金屬基板351的上視圖和棕化後金屬基板351的Y1 -Y1 ’剖面示意圖。金屬基板351包含一第一部分352、一第二部分353和位於該第一部分352和該第二部分353之間的一第三部分354。金屬基板351具有一第一表面355和相對於該第一表面355的一第二表面356。
接著，在金屬基板351的第一表面355和第二表面356上可形成一第一絕緣層357 (見第5B圖；上視圖和Y2 -Y2 ’剖面圖)。選擇性地，兩絕緣層可分別形成在金屬基板351的第一表面355和第二表面356上。
接著，在金屬基板351第一表面355上的第一絕緣層357中可形成一第一貫穿孔309和一第二貫穿孔310以露出第一部分352的一第一接觸區域321和第二部分353的一第二接觸區域322，並且移除在金屬基板351第二表面356上的第一絕緣層357(見第5C圖；上視圖和Y3 -Y3 ’剖面圖)。較佳來說，第一接觸區域321和第二接觸區域322分別位於第一部分352的第一角落和第二部分353的第二角落以形成用以容納至少一元件105的最大三維空間。
接著，在第一絕緣層357上可形成一第二絕緣層358(例如光阻)。接著，在第一絕緣層357和第二絕緣層358中可形成一第三貫穿孔313和一第四貫穿孔314以露出第一部分352的第一接觸區域321和第二部分353的第二接觸區域322。較佳來說，第一接觸區域321和第二接觸區域322分別位於第一部分352的第一角落和第二部分353的第二角落以形成用以容納至少一元件105的最大三維空間。接著，在第一接觸區域321和第二接觸區域322上可分別形成一第一導電柱303和一第二導電柱304。選擇性地，在第一導電柱303和第二導電柱304上可分別形成一第一凸塊(bump)311和一第二凸塊312(見第5D圖；上視圖和Y4 -Y4 ’剖面圖)。第一凸塊311和第二凸塊312可由任何適合的材料形成，例如銅/錫。接著，在金屬基板351的第二表面356上可形成一第三絕緣層359。
接著，在第二絕緣層358上可形成一第四絕緣層360。接著，在金屬基板351第二表面356上的第三絕緣層359中形成一第一貫穿溝槽323以露出金屬基板351的第三部分354(見第5E圖；下視圖和Y5 -Y5 ’剖面圖)。
接著，藉由在金屬基板351的第二表面356上執行一蝕刻製程可移除金屬基板351的第三部分354，以使第一部分352和第二部分353互相分隔以形成導線架100的第一接腳101和第一接腳102(見第5F圖；下視圖和Y6 -Y6 ’剖面圖)。
接著，可移除第二絕緣層358(例如光阻)、第三絕緣層359、第四絕緣層360(見第5G圖；上視圖和Y7 -Y7 ’剖面圖)。
最後，在金屬基板351的第二表面356上可形成一黏著劑370(見第5H圖；上視圖和Y8 -Y8 ’剖面圖)。請注意，圖5G中的該第一絕緣層357能夠如圖5H中那樣被移除。
實施例2
在本發明的第二實施例中，基底材料為包含一金屬板451(例如銅箱)、一絕緣材料481(例如BT)、一第一導孔482、一第二導孔483和一第一導電層484的一基板450(見第6C圖)。為了方便解釋，僅呈現一局部性的圖案化製程(例如黃光製程)，然而習知技藝者可了解為了大量生產，圖案化製程可全面性地執行。
第6A圖例示棕化後金屬基板451的上視圖和棕化後金屬基板451的Y9 -Y9 ’剖面示意圖。金屬基板451包含一第一部件452、一第二部件453和位於該第一部件452和該第二部件453之間的一第三部分454。金屬基板451具有一上表面455和相對於該上表面455的一下表面456。
接著，在金屬基板451下表面456上可形成一絕緣材料481(例如ABF(Ajinomoto Build-up Film)樹脂) (見第6B圖；上視圖和Y10 -Y10 ’剖面圖)。
接著，在絕緣材料481中可形成一第一導孔482和一第二導孔483(例如雷射鑽孔、去膠(desmear)和導孔電鍍)。接著，在絕緣材料481上可形成一第一導電層484以形成包含金屬基板451、絕緣材料481、第一導孔482、第二導孔483和第一導電層484的一基板450。基板450包含一第一部分486、一第二部分487和位於該第一部分486和該第二部分487之間的一第三部分488(見第6C圖；下視圖和Y11 -Y11 ’剖面圖)。基板450具有一第一表面489和相對於該第一表面489的一第二表面490。
接著，在基板450的第一表面489上可形成一第一絕緣層457。接著，藉由在基板450的第一表面489上執行一蝕刻製程可移除基板450的第三部分488以定義第一部分486頂部和第二部分487頂部(見第6D圖；上視圖和Y12 -Y12 ’剖面圖)。接著，可移除第一絕緣層457。
接著，在基板450的第一表面489上可形成一第二絕緣層458(例如光阻)。接著，在基板450第一表面489上的第二絕緣層458中可形成一第一貫穿孔409和一第二貫穿孔410以露出第一部分486的一第一接觸區域421和第二部分487的一第二接觸區域422。較佳來說，第一接觸區域421和第二接觸區域422分別位於第一部分486的第一角落和第二部分487的第二角落以形成用以容納至少一元件105的最大三維空間。接著，在第一接觸區域421和第二接觸區域422上可分別形成一第一導電柱403和一第二導電柱404。選擇性地，在第一導電柱403和第二導電柱404上可分別形成一第一凸塊411和一第二凸塊412(見第6E圖；上視圖和Y13 -Y13 ’剖面圖)。第一凸塊411和第二凸塊412可由任何適合的材料形成，例如銅/錫。接著，在基板450的第二表面490上可形成一第三絕緣層459。
接著，在第一導電層484和第三絕緣層459中可形成一第一貫穿溝槽423以露出絕緣材料481以定義基板450的第一部分486底部和第二部分487底部(見第6F圖；下視圖和Y14 -Y14 ’剖面圖)。接著，在第二絕緣層458上可形成一第四絕緣層460。
接著，移除第二絕緣層458(例如光阻)、第三絕緣層459和第四絕緣層460以露出絕緣材料481(見第6G圖；上視圖和Y15 -Y15 ’剖面圖)。
最後，可移除在基板450第一部分486和第二部分487之間的絕緣材料481(例如雷射鑽孔或機械鑽孔)。選擇性地，可保持在基板450第一部分486和第二部分487之間的絕緣材料481基板450的第一部分486和第二部分487分別形成導線架100的第一接腳101和第二接腳102，其中該第一接腳101和該第二接腳102互相分隔。在導線架100的第一接腳101和第二接腳102的每一個接腳之中，金屬基板451和第一導電層484可透過其對應的導孔482、483來電性連接。在基板450的第二表面490上可形成一黏著劑470(見第6H圖；上視圖和Y16 -Y16 ’剖面圖)。
實施例3
在本發明的第三實施例中，基底材料為具有一第一導電層551、第二導電層584和一絕緣材料581(配置在該第一導電層551和該第二導電層584之間)的一基板550(例如BT(Bismaleimide Triacine)/銅箔) (見第7A圖)。為了方便解釋，僅呈現一局部性的圖案化製程(例如黃光製程)，然而習知技藝者可了解為了大量生產，圖案化製程可全面性地執行。
第7A圖例示棕化後基板550的上視圖和棕化後基板550的Y17 -Y17 ’剖面示意圖。基板550具有一第一表面555和相對於該第一表面555的一第二表面556。
接著，在基板550中可形成一第一貫穿溝槽509(例如機械鑽孔)以形成基板550的一第一部分552和一第二部分553(見第7B圖；上視圖和Y18 -Y18 ’剖面圖)。
接著，在基板550的第一部分552和第二部分553中每一個部分的表面上可形成一第三導電層585(例如去膠和導孔電鍍)，且第三導電層585可併入至基板550的第一部分552和第二部分553(見第7C圖；上視圖和Y19 -Y19 ’剖面圖)。
接著，在第一導電層551和第三導電層585中可分別形成一第二貫穿溝槽510和一第三貫穿溝槽511以定義基板550的第三部分592頂部、第四部分593頂部、第五部分594頂部和第六部分595頂部(見第7D圖；上視圖、Y20 -Y20 ’剖面圖和Y20 ’’-Y20 ’’’剖面圖)。基板550的第三部分592和第四部分593頂部將分別形成導線架100的第一接腳101和第二接腳102(該第一接腳101和該第二接腳102互相分隔)，且在後續製程中，將聚焦於基板550的第三部分592和第四部分593。請注意後續製程可適用於基板550的第五部分594和第六部分595。
接著，在基板550的第一表面555上和基板550的第三部分592和第四部分593之間可形成一第一絕緣層558(例如光阻)。接著，在基板550第一表面555上的第一絕緣層558中可形成一第一貫穿孔513和一第二貫穿孔514以露出第三部分592的一第一接觸區域521和第四部分593的一第二接觸區域522。較佳來說，第一接觸區域521和第二接觸區域522分別位於第三部分592的第一角落和第四部分593的第二角落以形成用以容納至少一元件105的最大三維空間。接著，在第一接觸區域521和第二接觸區域522上可分別形成一第一導電柱503和一第二導電柱504。選擇性地，在第一導電柱503和第二導電柱504上可分別形成一第一凸塊511和一第二凸塊512(見第7E圖；上視圖和Y21 -Y21 ’剖面圖)。第一凸塊511和第二凸塊512可由任何適合的材料形成，例如銅/錫。接著，在基板550的第二表面556上可形成一第二絕緣層559。
接著，在第一絕緣層558上可形成一第三絕緣層560。接著，在第二導電層584和第三導電層585中可形成一第二貫穿溝槽541以露出絕緣層581以定義基板550的第三部分592底部、第四部分593底部、第五部分594底部和第六部分595底部(見第7F圖；下視圖、Y22 -Y22 ’剖面圖和Y22 ’’-Y22 ’’’剖面圖)。
接著，可移除第一絕緣層558(例如光阻)、第二絕緣層559和第三絕緣層560以露出絕緣材料581(見第7G圖；上視圖、Y23 -Y23 ’剖面圖和Y23 ’’-Y23 ’’’剖面圖)。
最後，可移除在基板550第三部分592及第五部分594和基板550第四部分593及第六部分595之間的絕緣材料581(例如雷射鑽孔或機械鑽孔)。基板550的第三部分592和第四部分593分別形成導線架100的第一接腳101和第二接腳102，其中該第一接腳101和該第二接腳102互相分隔。在導線架100第一接腳101和第二接腳102的每一個接腳中，第一導電層551和第二導電層584可透過第三導電層585來電性連接。在基板550的第二表面556上可形成一黏著劑570(見第7H圖；上視圖和Y24 -Y24 ’剖面圖)。
實施例4
在本發明的第四實施例中，基底材料為具有一第一導電層651、第二導電層684和一絕緣材料681(配置在該第一導電層651和該第二導電層684之間)的一基板650(例如BT(Bismaleimide Triacine)/銅箔) (見第8A圖)。為了方便解釋，僅呈現一局部性的圖案化製程(例如黃光製程)，然而習知技藝者可了解為了大量生產，圖案化製程可全面性地執行。
第8A圖例示棕化後基板650的上視圖和棕化後基板650的Y25 -Y25 ’剖面示意圖。基板650具有一第一表面655和相對於該第一表面655的一第二表面656。
接著，可形成基板650的一第一部分691(例如機械鑽孔) (見第8B圖；上視圖和Y26 -Y26 ’剖面圖)。
接著，在基板650第一部分691的表面上可形成一第三導電層685(例如去膠和導孔電鍍)，且第三導電層685可併入至基板650的第一部分691(見第8C圖；上視圖和Y27 -Y27 ’剖面圖)。
接著，在基板650的第一表面655上可形成一第一絕緣層657且在基板650的第二表面656上可形成一第二絕緣層658。在第一絕緣層657、第三導電層685和第一導電層651中可形成一第一貫穿溝槽609以露出絕緣材料681以定義基板650的第二部分692頂部、第三部分693頂部、第四部分694頂部和第五部分695頂部。基板650的第二部分692和第三部分693頂部將分別形成導線架100的第一接腳101和第二接腳102(該第一接腳101和該第二接腳102互相分隔)，且在後續製程中，將聚焦於基板650的第二部分692和第三部分693(見第8D圖；上視圖、Y28 -Y28 ’剖面圖和Y28 ’’-Y28 ’’’剖面圖)。請注意後續製程可適用於基板650的第四部分694和第五部分695。
接著，可移除第一絕緣層657。接著，在基板650的第一表面655上和基板650的第二部分692和第三部分693之間可形成一第三絕緣層659(例如光阻)。接著，在基板650第一表面655上的第三絕緣層659中可形成一第一貫穿孔613和一第二貫穿孔614以露出第二部分692的一第一接觸區域621和第三部分693的一第二接觸區域622。較佳來說，第一接觸區域621和第二接觸區域622分別位於第二部分692的第一角落和第三部分693的第二角落以形成用以容納至少一元件105的最大三維空間。接著，在第一接觸區域621和第二接觸區域622上可分別形成一第一導電柱603和一第二導電柱604。選擇性地，在第一導電柱603和第二導電柱604上可分別形成一第一凸塊611和一第二凸塊612(見第8E圖；上視圖和Y29 -Y29 ’剖面圖)。第一凸塊611和第二凸塊612可由任何適合的材料形成，例如銅/錫。
接著，在第三絕緣層659上可形成一第四絕緣層660。接著，在第二導電層684、第三導電層685和第二絕緣層658中可形成一第二貫穿溝槽631以露出絕緣材料681以定義基板650的第二部分692底部、第三部分693底部、第四部分694底部和第五部分695底部(見第8F圖；下視圖、Y30 -Y30 ’剖面圖和Y30 ’’-Y30 ’’’剖面圖)。
接著，可移除第二絕緣層658、第三絕緣層659(例如光阻)和第四絕緣層660以露出絕緣材料681(見第8G圖；上視圖、Y31 -Y31 ’剖面圖和Y31 ’’-Y31 ’’’剖面圖)。
最後，可移除在基板650第二部分692及第四部分694和基板650第三部分693及第五部分695之間的絕緣材料681(例如雷射鑽孔或機械鑽孔)。基板650的第二部分692和第三部分693分別形成導線架100的第一接腳101和第二接腳102(該第一接腳101和該第二接腳102互相分隔)，且在該第一接腳101和該第二接腳102的絕緣材料681作為一支撐材料107以支撐至少一元件105。在導線架100第一接腳101和第二接腳102的每一個接腳中，第一導電層651和第二導電層684可透過第三導電層685來電性連接。在基板650的第二表面656上可形成一黏著劑670(見第8H圖；上視圖、Y32 -Y32 ’剖面圖和Y32 ’’-Y32 ’’’剖面圖)。
從上面多個實施例的敘述中，本發明的導線架及其製造方法可提供很多優點，包含：1. 可依需求控制元件尺寸及增加設計彈性，因此適合量產；2. 應用上較開模成型方式更廣，並且可配合金屬繞線，因此無治具磨耗之問題產生；3. 製程可以片狀方式生產；相較於單顆元件生產的製程，可利於定位且提高良率；4. 適合高密度佈局設計，且具有大高寬比的導電柱可避免相鄰電子元件發生短路；5. 支撐材料可克服導線架形變和元件尺寸變異。
雖然本發明以前述之較佳實施例揭露如上，然其並非用以限定本發明，任何熟習相像技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾。雖然在上述描述說明中並無完全揭露這些可能的更動與替代，而接著本說明書所附之專利保護範圍實質上已經涵蓋所有這些態樣。
100‧‧‧導線架
101‧‧‧第一接腳
102‧‧‧第二接腳
103‧‧‧第一導電柱
104‧‧‧第二導電柱
105‧‧‧元件
105A‧‧‧第一接點
105B‧‧‧第二接點
106‧‧‧芯本體
107‧‧‧支撐材料
111‧‧‧第一凸塊
112‧‧‧第二凸塊
113‧‧‧第三柱
114‧‧‧第四柱
201‧‧‧步驟
202‧‧‧步驟
211‧‧‧步驟
212‧‧‧步驟
303‧‧‧第一導電柱
304‧‧‧第二導電柱
309‧‧‧第一貫穿孔
310‧‧‧第二貫穿孔
311‧‧‧第一凸塊
312‧‧‧第二凸塊
313‧‧‧第三貫穿孔
314‧‧‧第四貫穿孔
321‧‧‧第一接觸區域
322‧‧‧第二接觸區域
323‧‧‧第一貫穿溝槽
351‧‧‧金屬基板
352‧‧‧第一部分
353‧‧‧第二部分
354‧‧‧第三部分
355‧‧‧第一表面
356‧‧‧第二表面
357‧‧‧第一絕緣層
358‧‧‧第二絕緣層
359‧‧‧第三絕緣層
360‧‧‧第四絕緣層
370‧‧‧黏著劑
403‧‧‧第一導電柱
404‧‧‧第二導電柱
409‧‧‧第一貫穿孔
410‧‧‧第二貫穿孔
411‧‧‧第一凸塊
412‧‧‧第二凸塊
421‧‧‧第一接觸區域
422‧‧‧第二接觸區域
423‧‧‧第一貫穿溝槽
450‧‧‧基板
451‧‧‧金屬板
452‧‧‧第一部件
453‧‧‧第二部件
454‧‧‧第三部分
455‧‧‧上表面
456‧‧‧下表面
457‧‧‧第一絕緣層
458‧‧‧第二絕緣層
459‧‧‧第三絕緣層
460‧‧‧第四絕緣層
470‧‧‧黏著劑
481‧‧‧絕緣材料
482‧‧‧第一導孔
483‧‧‧第二導孔
484‧‧‧第一導電層
486‧‧‧第一部分
487‧‧‧第二部分
488‧‧‧第三部分
489‧‧‧第一表面
490‧‧‧第二表面
503‧‧‧第一導電柱
504‧‧‧第二導電柱
509‧‧‧第一貫穿溝槽
510‧‧‧第二貫穿溝槽
510‧‧‧第三貫穿溝槽
511‧‧‧第一凸塊
512‧‧‧第二凸塊
513‧‧‧第一貫穿孔
514‧‧‧第二貫穿孔
521‧‧‧第一接觸區域
522‧‧‧第二接觸區域
541‧‧‧第二貫穿溝槽
550‧‧‧基板
551‧‧‧第一導電層
552‧‧‧第一部分
553‧‧‧第二部分
555‧‧‧第一表面
556‧‧‧第二表面
558‧‧‧第一絕緣層
559‧‧‧第二絕緣層
560‧‧‧第三絕緣層
570‧‧‧黏著劑
581‧‧‧絕緣材料
584‧‧‧第二導電層
585‧‧‧第三導電層
592‧‧‧第三部分
593‧‧‧第四部分
594‧‧‧第五部分
595‧‧‧第六部分
603‧‧‧第一導電柱
604‧‧‧第二導電柱
609‧‧‧第一貫穿溝槽
611‧‧‧第一凸塊
612‧‧‧第二凸塊
613‧‧‧第一貫穿孔
614‧‧‧第二貫穿孔
621‧‧‧第一接觸區域
622‧‧‧第二接觸區域
650‧‧‧基板
651‧‧‧第一導電層
655‧‧‧第一表面
656‧‧‧第二表面
657‧‧‧第一絕緣層
658‧‧‧第二絕緣層
659‧‧‧第三絕緣層
660‧‧‧第四絕緣層
670‧‧‧黏著劑
681‧‧‧絕緣材料
684‧‧‧第二導電層
685‧‧‧第三導電層
691‧‧‧第一部分
692‧‧‧第二部分
693‧‧‧第三部分
694‧‧‧第四部分
695‧‧‧第五部分
本發明之前面所述的態樣及所伴隨的優點將藉著參閱以下的詳細說明及結合圖式更加被充分瞭解，其中：
第1A圖根據本發明例示一導線架的三維空間示意圖；
第1B圖根據本發明例示一封裝結構的三維空間示意圖，其中至少一元件被容納在由第1A圖中導線架所形成的三維空間中；
第1C圖例示第1A圖中導線架的三維空間示意圖；
第1D圖根據本發明例示一導線架的三維空間示意圖，其中一支撐材料配置於第一接腳和第二接腳之間；
第2A圖根據本發明例示一導線架的三維空間示意圖，其中該導線架具有一第一凸塊(bump)和一第二凸塊；
第2B圖根據本發明例示一封裝結構的三維空間示意圖，其中至少一元件被容納至由第2A圖中導線架所形成的三維空間中；
第2C圖例示第2A圖中導線架的剖面示意圖；
第3圖為製造導線架的一製造流程；
第4圖為製造導線架的另一製造流程；
第5A圖至第5H圖例示製造本發明第一實施例中的導線架之一詳細製造流程圖；
第6A圖至第6H圖例示製造本發明第二實施例中的導線架之一詳細製造流程圖；
第7A圖至第7H圖例示製造本發明第三實施例中的導線架之一詳細製造流程圖；及
第8A圖至第8H圖例示製造本發明第四實施例中的導線架之一詳細製造流程圖。
100‧‧‧導線架
101‧‧‧第一接腳
102‧‧‧第二接腳
103‧‧‧第一導電柱
104‧‧‧第二導電柱
113‧‧‧第三柱
114‧‧‧第四柱

Claims (21)

  1. 一導線架，包含：一第一接腳及一第二接腳；一第一導電柱，其中該第一導電柱藉由在該第一接腳之上表面之一第一部份上配置一第一導孔而形成在該第一接腳上，其中至少一第一導電材料填充於該第一導孔的內部以形成該第一導電柱；以及一第二導電柱，其中該第二導電柱藉由在該第二接腳之上表面之一第一部份上配置一第二導孔而形成在該第二接腳上，其中至少一第二導電材料填充於該第二導孔的內部以形成該第二導電柱；其中該第一接腳之上表面之一第二部份、該第二接腳之上表面之一第二部份、該第一導電柱和該第二導電柱形成一三維空間用以容納至少一元件，其中該至少一元件的一複數個接點分別經由該第一導電柱之上表面和該第二導電柱之上表面電性連接該第一接腳與該第二接腳。
  2. 如申請專利範圍第1項所述之導線架，其中該第一導電柱頂部、該第二導電柱頂部和該至少一元件的至少二接點之頂部位於相同水平面上。
  3. 如申請專利範圍第1項所述之導線架，進一步包含一支撐材料，其中該支撐材料配置於該第一接腳和該第二接腳之間以支撐該至少一元件。
  4. 如申請專利範圍第1項所述之導線架，進一步包含一第一凸塊(bump)和一第二凸塊，其中該第一凸塊和該第二凸塊分別配置在該第一導電柱和該第二導電柱之上表面上以連接該至少一元件。
  5. 如申請專利範圍第4項所述之導線架，其中該第一凸塊頂部、該第二凸塊頂部和該至少一元件的至少二接點之頂部位於相同水平面上。
  6. 如申請專利範圍第1項所述之導線架，進一步包含一第三柱和一第四柱，其中該第三柱和該第四柱分別配置在該第一接腳之上表面之一第三部份上和該第二接腳之上表面之一第三部份上用以形成該三維空間來容納至少一元件。
  7. 如申請專利範圍第6項所述之導線架，其中該第一導電柱頂部、該第二導電柱頂部、該第三柱頂部、該第四柱頂部和該至少一元件的至少二接點之頂部位於相同水平面上。
  8. 如申請專利範圍第1項所述之導線架，其中該至少一元件為具有一線圈的一磁性元件，其中該線圈具有一第一接點和一第二接點，其中該第一接腳透過該第一導電柱電性連接該線圈的該第一接點，以及該第二接腳透過該第二導電柱電性連接該線圈的該第二接點。
  9. 如申請專利範圍第8項所述之導線架，進一步包含一第一凸塊和一第二凸塊，其中該第一凸塊和該第二凸塊分別配置在該第一導電柱和該第二導電柱之上表面上，其中該第一接腳透過該第一凸塊電性連接該線圈的該第一接點，以及該第二接腳透過該第二凸塊電性連接該線圈的該第二接點。
  10. 如申請專利範圍第1項所述之導線架，其中該第一導電柱和該第二導電柱分別形成在該第一接腳的一第一角落和該第二接腳的一第二角落上。
  11. 如申請專利範圍第6項所述之導線架，其中該第一導電柱和該第二導電柱分別形成在該第一接腳的一第一角落和該第二接腳的一第二角落上，以 及該第三柱和該第四柱分別形成在該第一接腳的一第三角落和該第二接腳的一第四角落上。
  12. 如申請專利範圍第1項所述之導線架，其中該至少一第一導電材料和該至少一第二導電材料相同。
  13. 一種形成一導線架的方法，該方法包含了下列步驟：a.提供一第一接腳和一第二接腳，其中該第一接腳和該第二接腳互相分隔；以及b.執行一圖案化製程以分別在該第一接腳之上表面之一第一部份上和該第二接腳之上表面之一第一部份上形成一第一導電柱和一第二導電柱；其中該第一接腳之上表面之一第二部份、該第二接腳之上表面之一第二部份、該第一導電柱和該第二導電柱形成一三維空間用以容納至少一元件，其中該至少一元件的一複數個接點分別經由該第一導電柱之上表面和該第二導電柱之上表面電性連接該第一接腳與該第二接腳。
  14. 如申請專利範圍第13項所述之方法，其中步驟b包含：b1.在該第一接腳和該第二接腳上形成一絕緣層；b2.在絕緣層中形成一第一貫穿孔和一第二貫穿孔以分別露出該第一接腳和該第二接腳；b3.分別在該第一貫穿孔和該第二貫穿孔中填充至少一導電材料以形成該第一導電柱和該第二導電柱；以及b4.移除該絕緣層。
  15. 如申請專利範圍第13項所述之方法，其中該圖案化製程為一黃光製程。
  16. 如申請專利範圍第13項所述之方法，其中該第一導電柱頂部、該第二導電柱頂部和該至少一元件的至少二接點之頂部位於相同水平面上。
  17. 一種形成一導線架的方法，該方法包含了下列步驟：a.提供一基板，其中該基板具有一第一部分、一第二部分和位於該第一部分和該第二部分之間的一第三部分；以及b.執行一圖案化製程以分別在該基板的該第一部分和該第二部分上形成一第一導電柱和一第二導電柱，並移除該基板的該第三部分，以使該基板的該第一部分和該第二部分之一底部分別定義互相分隔的一第一接腳和一第二接腳，其中，該第一導電柱位於該第一接腳之一第一部分上，該第二導電柱位於該第二接腳之一第一部分上；其中該第一接腳之一第二部分、該第二接腳之一第二部分、該第一導電柱和該第二導電柱形成一三維空間用以容納至少一元件，其中該至少一元件的一複數個接點分別經由該第一導電柱之上表面和該第二導電柱之上表面電性連接該第一接腳與該第二接腳。
  18. 如申請專利範圍第17項所述之方法，其中在步驟b中所述“執行一圖案化製程以分別在該基板的該第一部分和該第二部分上形成一第一導電柱和一第二導電柱”包含：b1.在該第一部分和該第二部分上形成一絕緣層； b2.在絕緣層中形成一第一貫穿孔和一第二貫穿孔以分別露出該第一部分和該第二部分；b3.分別在該第一貫穿孔和該第二貫穿孔中填充至少一導電材料以形成該第一導電柱和該第二導電柱；以及b4.移除該絕緣層。
  19. 如申請專利範圍第17項所述之方法，其中該圖案化製程為一黃光製程。
  20. 如申請專利範圍第17項所述之方法，其中該第一導電柱頂部、該第二導電柱頂部和該至少一元件的至少二接點之頂部位於相同水平面上。
  21. 一電子元件，包含：一第一接腳及一第二接腳；一第一導電柱，其中該第一導電柱藉由在該第一接腳之上表面之一第一部份上配置一第一導孔而形成在該第一接腳上，其中至少一第一導電材料填充於該第一導孔的內部以形成該第一導電柱；一第二導電柱，其中該第二導電柱藉由在該第二接腳之上表面之一第一部份上配置一第二導孔而形成在該第二接腳上，其中至少一第二導電材料填充於該第二導孔的內部以形成該第二導電柱；以及至少一元件；其中該第一接腳之上表面之一第二部份、該第二接腳之上表面之一第二部份、該第一導電柱和該第二導電柱形成一三維空間用以容納該至少一元件，該 至少一元件的一複數個接點分別經由該第一導電柱之上表面和該第二導電柱之上表面電性連接該第一接腳與該第二接腳。
TW103125080A 2013-07-23 2014-07-22 一導線架及其製造方法 TWI570865B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201361857270P 2013-07-23 2013-07-23

Publications (2)

Publication Number Publication Date
TW201508887A TW201508887A (zh) 2015-03-01
TWI570865B true TWI570865B (zh) 2017-02-11

Family

ID=52389526

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103125080A TWI570865B (zh) 2013-07-23 2014-07-22 一導線架及其製造方法

Country Status (3)

Country Link
US (3) US9691633B2 (zh)
CN (2) CN104347572B (zh)
TW (1) TWI570865B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9691633B2 (en) * 2013-07-23 2017-06-27 Cyntec Co., Ltd. Leadframe and the method to fabricate thereof
US9899131B2 (en) * 2015-07-20 2018-02-20 Cyntec Co., Ltd. Structure of an electronic component and an inductor
US9717148B2 (en) * 2015-09-18 2017-07-25 Quartzdyne, Inc. Methods of forming a microelectronic device structure, and related microelectronic device structures and microelectronic devices
US10135335B2 (en) * 2016-08-22 2018-11-20 Infineon Technologies Americas Corp. Powerstage attached to inductor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110140259A1 (en) * 2009-12-16 2011-06-16 Cho Namju Integrated circuit packaging system with stacking interconnect and method of manufacture thereof
US20120326170A1 (en) * 2011-06-22 2012-12-27 Yong Liu Wafer level molded opto-couplers

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6054764A (en) * 1996-12-20 2000-04-25 Texas Instruments Incorporated Integrated circuit with tightly coupled passive components
US6038133A (en) * 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
TWI313507B (en) * 2002-10-25 2009-08-11 Megica Corporatio Method for assembling chips
JP4204989B2 (ja) * 2004-01-30 2009-01-07 新光電気工業株式会社 半導体装置及びその製造方法
JP4513805B2 (ja) * 2004-03-09 2010-07-28 パナソニック株式会社 トランス
US8018034B2 (en) * 2009-05-01 2011-09-13 Stats Chippac, Ltd. Semiconductor device and method of forming shielding layer after encapsulation and grounded through interconnect structure
US8344495B2 (en) * 2009-12-11 2013-01-01 Stats Chippac Ltd. Integrated circuit packaging system with interconnect and method of manufacture thereof
TWI611439B (zh) * 2010-07-23 2018-01-11 乾坤科技股份有限公司 線圈元件
CN201904199U (zh) * 2010-10-22 2011-07-20 爱华特(广州)通讯有限公司 一种多功能磁环变压器
CN202230843U (zh) * 2011-09-26 2012-05-23 深圳市金瑞中核电子有限公司 一种工字型磁芯
US9257221B2 (en) * 2012-04-13 2016-02-09 Cyntec Co., Ltd. Through-hole via inductor in a high-frequency device
CN202839209U (zh) * 2012-09-14 2013-03-27 西北台庆科技股份有限公司 可提升感值的电感
US9691633B2 (en) * 2013-07-23 2017-06-27 Cyntec Co., Ltd. Leadframe and the method to fabricate thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110140259A1 (en) * 2009-12-16 2011-06-16 Cho Namju Integrated circuit packaging system with stacking interconnect and method of manufacture thereof
US20120326170A1 (en) * 2011-06-22 2012-12-27 Yong Liu Wafer level molded opto-couplers

Also Published As

Publication number Publication date
TW201508887A (zh) 2015-03-01
US20150027770A1 (en) 2015-01-29
CN104347572B (zh) 2017-07-04
US9991136B2 (en) 2018-06-05
US10256118B2 (en) 2019-04-09
US20170323799A1 (en) 2017-11-09
US9691633B2 (en) 2017-06-27
CN107240580A (zh) 2017-10-10
CN107240580B (zh) 2019-11-05
US20180269073A1 (en) 2018-09-20
CN104347572A (zh) 2015-02-11

Similar Documents

Publication Publication Date Title
TWI587759B (zh) 三維空間封裝結構及其製造方法
TWI392066B (zh) 封裝結構及其製法
CN102201388B (zh) 方形扁平无引线半导体封装及其制作方法
US9510453B2 (en) Package carrier
TWI565012B (zh) 一種封裝結構及其製造方法
TWI487041B (zh) 封裝載板及其製作方法
TWI548043B (zh) 封裝結構及其製法
US8203199B2 (en) Tie bar and mold cavity bar arrangements for multiple leadframe stack package
TWI570865B (zh) 一導線架及其製造方法
TWI500130B (zh) 封裝基板及其製法暨半導體封裝件及其製法
TW201515181A (zh) 無芯層封裝結構及其製造方法
TWI501365B (zh) 封裝單元及其堆疊結構與製造方法
TW201508881A (zh) 一種無基板器件及其製造方法
US10840171B2 (en) Integrated circuit package including inward bent leads
US9265154B2 (en) Packaging substrate and fabrication method thereof
US11728289B2 (en) Integrated magnetic assembly with conductive field plates
US20160104652A1 (en) Package structure and method of fabricating the same
US9922914B2 (en) Plated terminals with routing interconnections semiconductor device
CN117855180A (zh) 封装结构及其形成方法
TW201633494A (zh) 堆疊式封裝及其製造方法
TWM571048U (zh) Flat-panel lead frame structure
KR20110077077A (ko) 반도체 패키지 및 그 제조방법