KR20130069107A - 스티프너 및 그 제조 방법 - Google Patents

스티프너 및 그 제조 방법 Download PDF

Info

Publication number
KR20130069107A
KR20130069107A KR1020110136665A KR20110136665A KR20130069107A KR 20130069107 A KR20130069107 A KR 20130069107A KR 1020110136665 A KR1020110136665 A KR 1020110136665A KR 20110136665 A KR20110136665 A KR 20110136665A KR 20130069107 A KR20130069107 A KR 20130069107A
Authority
KR
South Korea
Prior art keywords
stiffener
plating film
base layer
metal
plating
Prior art date
Application number
KR1020110136665A
Other languages
English (en)
Inventor
고영호
염승재
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110136665A priority Critical patent/KR20130069107A/ko
Publication of KR20130069107A publication Critical patent/KR20130069107A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0215Grounding of printed circuits by connection to external grounding means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0302Properties and characteristics in general
    • H05K2201/0305Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0058Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates

Abstract

본 발명에 따른 스티프너의 제조 방법은 기재층의 상부면 또는 하부면에 금속막을 형성하는 단계, 상기 기재층과 금속막을 관통하는 다수의 비아 홀을 형성하는 단계, 및 상기 비아 홀의 내부면을 포함하여 외부면을 덮는 제 1 도금막을 형성하는 단계를 포함한다.
본 발명에 따른 양면 도전성 스티프너는 FPCB의 하부면에서 소자를 지지하고, 도전성 본드 또는 도전성 테입을 사용하지 않으면서 소자에 대한 접지 구조를 이룰 수 있는 효과가 있다.

Description

스티프너 및 그 제조 방법{STIFFENER AND MANUFACTURING METHOD THEREOF}
본 발명은 스티프너 및 그 제조 방법에 관한 것이다.
종래에 휴대용 전자제품이 소형화되면서 이에 반도체 소자가 실장될 공간은 더욱 줄어들고, 제품은 더욱 다기능화되고 있다. 따라서, 단위 체적당 실장효율을 높이기 위해서 패키지는 경박 단소화되고 있다. 이러한 요구로 개발되어 상용화된 것이 칩 크기와 거의 같은 크기의 패키지인 CSP(Chip Size Package)이다.
종래의 패키지 개발 추세는 칩의 크기에 맞게 줄이는 것을 넘어서, SCSP(Stacked CSP)처럼 칩 위에 또 칩을 올려 쌓아 올리거나 기능이 다른 여러 개의 반도체 칩을 하나의 패키지 내에 배열하는 MCM(Multi Chip Module) 패키지 등도 개발되었다.
또한, 생산 효율을 높이기 위해 리드프레임이 없는 즉, 선 없는 반도체로 불리우는 것으로 실장 시에 베어칩을 기판에 직접 부착하는 플립칩 실장 기술 등이 급부상하고, 웨이퍼를 개별적인 칩으로 분리하지 않고 여러 칩들이 붙어 있는 상태에서 다이본딩, 몰딩, 트리밍, 마킹 등 일련의 조립공정을 마친 후, 이를 절단해 곧바로 완제품을 만드는 방법인 웨이퍼 레벨 패키지(Wafer Level Package; WLP)도 개발되고 있는 추세이다.
이러한 패키지가 적용된 전자제품에 있어서 EMI(Electro Magnetic Interference)의 차폐는 매우 중요하게 고려되는 사항이다.
특히, 카메라 모듈의 경우 수십 Mhz에서 수백 Mhz의 클럭(Clock) 성분들이 발생하기 때문에, 모듈의 EMI 차폐를 위한 케이스 및 스티프너(Stiffener)의 접지 구조가 중요시되고 있다.
종래에는 국내공개특허공보 제 2009-0029571호(2009년3월23일 공개)에 기재된 바와 같이 금속 스티프너를 사용하고 있는데, 이러한 금속 스티프너는 가격이 비싼 단점이 있다.
또한, 이러한 금속 스티프너를 접착할 때, 전기적 연결을 위해서 도전성 본드 또는 도전성 테입을 사용하는데, 도전성 본드는 흡습하는 성질이 있어 습기에 취약하고, 도전성 테입은 접착력의 문제가 있다.
이러한 도전성 본드 또는 도전성 테입은 리플로우(Reflow) 공정에서 이용할 수 없기 때문에, 부품을 실장한 패키지 완성 후에 부착해야 하는 단점이 있다.
본 발명의 목적은 상기의 문제점을 해소하기 위해 종래의 금속 스티프너를 대체하여 도전성 본드 또는 도전성 테입을 사용하지 않는 스티프너를 제공하는 데 있다.
본 발명의 다른 목적은 상기 목적을 달성할 수 있는 스티프너의 제조방법을 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명의 스티프너는 기재층; 및 상기 기재층을 관통하는 다수의 비아 홀을 거쳐서 외부면을 덮는 제 1 도금막을 포함한다.
본 발명의 스티프너는 상기 기재층의 상부면 또는 하부면에 구비되는 금속막을 더 포함한다.
본 발명의 스티프너는 상기 제 1 도금막의 외부면을 덮어 산화를 방지하고 솔더에 대한 접합력(solderability)을 향상시키기 위한 제 2 도금막을 더 포함한다.
본 발명의 스티프너에서 상기 기재층은 강성층으로 금속 도금이 가능한 절연성 재질로서, 폴리이미드(Polyimide), 에폭시 수지, 글라스 에폭시(Glass epoxy), FRP(Fiber Reinforced Plastics), GRP(Glass Reinforced Polyester), 및 CFRP(Carbon Fiber Reinforced Plastic) 중 어느 하나로 형성된다.
본 발명의 스티프너에서 상기 제 2 도금막은 주석(Sn), 카드뮴(Cd), 금(Au), 은(Ag), 팔라듐(Pd), 로듐(Rh) 중 어느 하나로 형성된다.
본 발명의 상기 스티프너는 솔더를 리플로우(Reflow)하여 인쇄회로기판의 일면에 접합된 접지 구조를 이룬다.
또한, 본 발명에 따른 스티프너의 제조 방법은 기재층의 상부면 또는 하부면에 금속막을 형성하는 단계; 상기 기재층과 금속막을 관통하는 다수의 비아 홀을 형성하는 단계; 및 상기 비아 홀의 내부면을 포함하여 외부면을 덮는 제 1 도금막을 형성하는 단계;를 포함한다.
본 발명에 따른 스티프너의 제조 방법은 상기 제 1 도금막의 외부면을 덮는 제 2 도금막을 형성하는 단계를 더 포함한다.
본 발명에 따른 스티프너의 제조 방법에서 상기 비아 홀을 형성하는 단계는 레이저 가공법 또는 드릴을 이용한 가공법을 이용한다.
본 발명에 따른 스티프너의 제조 방법에서 상기 제 2 도금막은 솔더를 이용한 리플로우(Reflow) 공정에 의해 인쇄회로기판의 일면에 접합된다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고, 사전적인 의미로 해석되어서는 아니 되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 따른 양면 도전성 스티프너는 FPCB의 하부면에서 소자를 지지하고, 도전성 본드 또는 도전성 테입을 사용하지 않으면서 소자에 대한 접지 구조를 이룰 수 있는 효과가 있다.
또한, 본 발명에 따른 양면 도전성 스티프너의 제조 방법은 종래의 메탈 스티프너를 대체하여, 저렴한 제조 비용으로 용이하게 양면 도전성 스티프너를 획득할 수 있다.
도 1은 본 발명의 일실시예에 따른 양면 도전성 스티프너의 단면도.
도 2a 내지 도 2d는 본 발명의 일실시예에 따른 양면 도전성 스티프너의 제조 방법을 설명하기 위한 공정 단면도.
도 3은 본 발명의 일실시예에 따른 스티프너를 적용한 예를 나타낸 예시도.
도 4는 도 3의 예시도에서 스티프너의 접합 상태를 설명하기 위한 단면 예시도.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 도 1은 본 발명의 일실시예에 따른 양면 도전성 스티프너의 단면도이다.
도 1에 도시된 바와 같이, 본 발명의 일실시예에 따른 양면 도전성 스티프너(100)는 기재층(110), 기재층(110)의 상부면 또는 하부면에 선택적으로 구비될 수 있는 상,하부 금속막(121,122), 기재층(110)과 상,하부 금속막(121,122)을 관통하는 비아 홀(150)을 거쳐서 외부면을 덮는 제 1 도금막(130), 및 제 1 도금막(130)의 외부면을 덮는 선택적인 제 2 도금막(140)을 포함한다.
기재층(110)은 양면 도전성 스티프너(100)의 강도를 결정하는 강성층으로 금속 도금이 가능한 절연성 재질로 형성될 수 있다. 이러한 기재층(110)은 예를 들어, 폴리이미드(Polyimide), 에폭시 수지, 글라스 에폭시(Glass epoxy), FRP(Fiber Reinforced Plastics), GRP(Glass Reinforced Polyester), 및 CFRP(Carbon Fiber Reinforced Plastic) 등을 이용하여 형성될 수 있다.
상부 금속막(121) 또는 하부 금속막(122)은 선택적으로 기재층(110)의 상부면 또는 하부면에 도금을 수행하여 구비될 수 있다. 구체적으로, 상부 금속막(121) 또는 하부 금속막(122)은 선택적으로 기재층(110)의 강도를 보강할 수 있는 구리 등과 같은 금속 재질로서, 도금 공정을 통해 기재층(110)의 상부면 또는 하부면에 금속막으로 형성될 수 있는 금속 재질이면 상관없이 이용된다.
제 1 도금막(130)은 기재층(110)과 상,하부 금속막(121,122)을 관통하는 비아 홀(150)의 내부면을 거쳐서 상부 금속막(121)의 상부면과 하부 금속막(122)의 하부면을 덮는 금속 재질의 막이다. 이러한 제 1 도금막(130)은 양면 도전성 스티프너(100)의 접지 구조를 위해 형성되는 도금막으로, 제 1 도금막(130)의 상부에 형성될 솔더(solder)를 통한 전기적 연결에 대해 비아 홀(150)의 제 1 도금막(130)을 거쳐서 제 1 도금막(130)의 하부로 접지 연결을 이룰 수 있다.
제 2 도금막(140)은 제 1 도금막(130)의 산화를 방지하고 상부에 형성될 솔더(300)에 대한 접합력(solderability)을 향상시키기 위해 선택적으로 구비되는 금속막으로, 예를 들어 주석(Sn), 카드뮴(Cd), 금(Au), 은(Ag), 팔라듐(Pd), 로듐(Rh) 등을 이용하여 형성할 수 있다. 여기서, 제 2 도금막(140)은 선택적으로 형성될 수 있는 금속막이므로, 제 1 도금막(130)이 산화되지 않고 솔더에 대한 접합이 잘 이루어진다면 제 2 도금막(140)은 구비될 필요가 없다.
이와 같이 구성된 본 발명의 일실시예에 따른 양면 도전성 스티프너(100)는 도 3에서처럼 예컨대 카메라 모듈이 상부면에 실장되는 FPCB(200)에서 카메라 모듈에 대응하여 FPCB(200)의 하부면에 구비될 수 있다.
이와 같은 양면 도전성 스티프너(100)는 FPCB(200)의 하부면에서 카메라 모듈과 같은 소자를 지지하고, 도전성 본드 또는 도전성 테입을 사용하지 않으면서 카메라 모듈에 대한 접지 구조를 이룰 수 있다.
즉, 도 4에 도시된 바와 같이, 본 발명의 일실시예에 따른 양면 도전성 스티프너(100)는 도 3의 카메라 모듈이 상부면에 실장되는 FPCB(200)에 대해 솔더(300)를 리플로우(Reflow)하여 접합된 접지 구조를 이룰 수 있다.
이에 따라 양면 도전성 스티프너(100)는 도전성 본드 또는 도전성 테입을 사용하지 않고 솔더(300)를 리플로우하여, 카메라 모듈에 대한 접지 구조를 용이하게 획득할 수 있다.
이하, 본 발명의 일실시예에 따른 양면 도전성 스티프너의 제조 방법에 대해 도 2a 내지 도 2d를 참조하여 설명한다. 도 2a 내지 도 2d는 본 발명의 일실시예에 따른 양면 도전성 스티프너의 제조 방법을 설명하기 위한 공정 단면도이다.
먼저, 도 2a에 도시된 바와 같이 본 발명의 일실시예에 따른 양면 도전성 스티프너의 제조 방법은 기재층(110)의 상부면 또는 하부면에 상부 금속막(121) 또는 하부 금속막(122)을 형성한다.
기재층(110)은 양면 도전성 스티프너(100)의 강도를 결정하는 강성층으로 금속 도금이 가능한 절연성 재질, 예컨대 폴리이미드(Polyimide), 에폭시 수지, 글라스 에폭시(Glass epoxy), FRP(Fiber Reinforced Plastics), GRP(Glass Reinforced Polyester), 및 CFRP(Carbon Fiber Reinforced Plastic) 등을 이용하여 형성될 수 있다. 여기서, 기재층(110)의 형상은 판형으로 도시되지만 이에 한정되지 않고, FPCB(200)에 실장되는 소자의 접합 형태에 따라 다양한 형상으로 마련될 수 있다.
이러한 기재층(110)에 대해 상부 금속막(121) 또는 하부 금속막(122)이 선택적으로 형성될 수 있다. 즉, 기재층(110)의 상부면과 하부면에 금속막이 형성되거나, 또는 기재층(110)의 상부면과 하부면 중 한 면에만 금속막이 형성될 수도 있다. 물론, 기재층(110)에 대해 금속막(121,122)이 형성되지 않을 수 있다.
이후, 도 2b에 도시된 바와 같이 기재층(110)과 금속막(121,122)을 관통하는 다수의 비아 홀(150)을 형성한다.
구체적으로, 비아 홀(150)은 레이저를 이용한 레이저 가공법 또는 드릴을 이용한 가공법으로 형성되되, 레이저 가공법은 예컨대 50㎛ 이하인 미세 직경의 비아 홀을 형성하기 위해 이용되고, 드릴을 이용한 가공법은 CNC(Computer Numerical Control) 방식으로 미세 직경보다 큰 직경을 갖는 다수의 비아 홀(150)을 가공하는 공정이 될 수 있다.
다수의 비아 홀(150)을 형성한 후, 도 2c에 도시된 바와 같이 비아 홀(150)의 내부면을 포함하여 상부 금속막(121)과 하부 금속막(122)의 외부면을 덮는 제 1 도금막(130)을 형성한다.
제 1 도금막(130)은 양면 도전성 스티프너(100)의 접지 구조를 위해 금속 재질을 도금 공정을 이용하여 형성될 수 있다. 즉, 제 1 도금막(130)은 상부 금속막(121)의 상부면으로부터 비아 홀(150)의 내부면을 거쳐서 하부 금속막(122)의 하부면으로 전기적으로 연결되는 형태로 형성된다.
제 1 도금막(130)을 형성한 후, 도 2d에 도시된 바와 같이 제 1 도금막(130)의 외부면을 덮는 제 2 도금막(140)을 선택적으로 형성한다.
구체적으로, 제 2 도금막(140)은 도금 공정을 통해 예를 들어, 주석(Sn), 카드뮴(Cd), 금(Au), 은(Ag), 팔라듐(Pd), 로듐(Rh) 등의 금속으로 이루어진 막을 제 1 도금막(130)의 외부면에 형성할 수 있다.
이러한 제 2 도금막(140)은 제 1 도금막(130)의 산화를 방지하고 상부에 형성될 솔더(300)에 대한 접합력(solderability)을 향상시키기 위해 선택적으로 구비될 수 있다. 물론, 제 1 도금막(130)이 산화되지 않고 솔더에 대한 접합력이 좋은 금속막이라면, 제 2 도금막(140)은 형성될 필요가 없다.
이후, 제 2 도금막(140)까지 형성된 양면 도전성 스티프너(100)는 도전성 본드 또는 도전성 테입을 사용하지 않고 솔더(300)를 이용한 리플로우 공정으로 FPCB(200)의 하부면에 접합된다.
즉, 도 3에 도시된 바와 같이 카메라 모듈과 같은 소자가 상부면에 실장되는 FPCB(200)에 대해, 본 발명의 일실시예에 따른 양면 도전성 스티프너(100)는 솔더(300)를 리플로우(Reflow)하여 FPCB(200)의 하부면에 용이하게 접합될 수 있다.
따라서, 본 발명의 일실시예에 따른 양면 도전성 스티프너(100)는 종래의 메탈 스티프너를 대체하여 도전성 본드 또는 도전성 테입을 사용하지 않으면서 용이하게 접지 구조를 획득할 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 전술한 실시예들은 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다.
또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시가 가능함을 이해할 수 있을 것이다.
100: 양면 도전성 스티프너 110: 기재층
121: 상부 금속막 122: 하부 금속막
130: 제 1 도금막 140: 제 2 도금막
150: 비아 홀 200: FPCB
300: 솔더

Claims (12)

  1. 기재층; 및
    상기 기재층을 관통하는 다수의 비아 홀을 거쳐서 외부면을 덮는 제 1 도금막;
    을 포함하는 스티프너.
  2. 제 1 항에 있어서,
    상기 기재층의 상부면 또는 하부면에 구비되는 금속막을 더 포함하는 스티프너.
  3. 제 1 항에 있어서,
    상기 제 1 도금막의 외부면을 덮어 산화를 방지하고 솔더에 대한 접합력(solderability)을 향상시키기 위한 제 2 도금막을 더 포함하는 스티프너.
  4. 제 1 항에 있어서,
    상기 기재층은 강성층으로 금속 도금이 가능한 절연성 재질로 형성되는 스티프너.
  5. 제 1 항에 있어서,
    상기 기재층은 폴리이미드(Polyimide), 에폭시 수지, 글라스 에폭시(Glass epoxy), FRP(Fiber Reinforced Plastics), GRP(Glass Reinforced Polyester), 및 CFRP(Carbon Fiber Reinforced Plastic) 중 어느 하나로 형성되는 스티프너.
  6. 제 3 항에 있어서,
    상기 제 2 도금막은 주석(Sn), 카드뮴(Cd), 금(Au), 은(Ag), 팔라듐(Pd), 로듐(Rh) 중 어느 하나로 형성되는 스티프너.
  7. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 스티프너는 솔더를 리플로우(Reflow)하여 인쇄회로기판의 일면에 접합된 접지 구조를 이루는 스티프너.
  8. 기재층의 상부면 또는 하부면에 금속막을 형성하는 단계;
    상기 기재층과 금속막을 관통하는 다수의 비아 홀을 형성하는 단계; 및
    상기 비아 홀의 내부면을 포함하여 외부면을 덮는 제 1 도금막을 형성하는 단계;
    를 포함하는 스티프너의 제조 방법.
  9. 제 8 항에 있어서,
    상기 제 1 도금막의 외부면을 덮는 제 2 도금막을 형성하는 단계를 더 포함하는 스티프너의 제조 방법.
  10. 제 8 항 또는 제 9 항에 있어서,
    상기 기재층은 금속 도금이 가능한 절연성 재질로서, 폴리이미드(Polyimide), 에폭시 수지, 글라스 에폭시(Glass epoxy), FRP(Fiber Reinforced Plastics), GRP(Glass Reinforced Polyester), 및 CFRP(Carbon Fiber Reinforced Plastic) 중 어느 하나로 형성되는 스티프너의 제조 방법.
  11. 제 8 항 또는 제 9 항에 있어서,
    상기 비아 홀을 형성하는 단계는 레이저 가공법 또는 드릴을 이용한 가공법을 이용하는 스티프너의 제조 방법.
  12. 제 9 항에 있어서,
    상기 제 2 도금막은 솔더를 이용한 리플로우(Reflow) 공정에 의해 인쇄회로기판의 일면에 접합되는 스티프너의 제조 방법.
KR1020110136665A 2011-12-16 2011-12-16 스티프너 및 그 제조 방법 KR20130069107A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110136665A KR20130069107A (ko) 2011-12-16 2011-12-16 스티프너 및 그 제조 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110136665A KR20130069107A (ko) 2011-12-16 2011-12-16 스티프너 및 그 제조 방법
US13/661,206 US20130153273A1 (en) 2011-12-16 2012-10-26 Stiffener and method for manufacturing the same

Publications (1)

Publication Number Publication Date
KR20130069107A true KR20130069107A (ko) 2013-06-26

Family

ID=48608982

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110136665A KR20130069107A (ko) 2011-12-16 2011-12-16 스티프너 및 그 제조 방법

Country Status (2)

Country Link
US (1) US20130153273A1 (ko)
KR (1) KR20130069107A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150054500A (ko) * 2013-11-12 2015-05-20 삼성전자주식회사 반도체 장치
KR102241732B1 (ko) 2020-02-28 2021-04-19 (주)유한엔씨아이 스티프너 로딩시스템

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3142468B1 (en) * 2015-09-14 2018-04-11 TP Vision Holding B.V. Flexible printed circuit board and method of folding a flexible printed circuit board

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH650373A5 (fr) * 1982-07-16 1985-07-15 Jean Paul Strobel Circuit imprime et procede de fabrication du circuit.
US6122815A (en) * 1998-04-27 2000-09-26 Power Distribution Products Circuit board stiffener and method of attachment to a circuit board
US6880243B2 (en) * 2002-10-04 2005-04-19 Sanmina-Sci Corporation Stiffener for stiffening a circuit board

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150054500A (ko) * 2013-11-12 2015-05-20 삼성전자주식회사 반도체 장치
KR102241732B1 (ko) 2020-02-28 2021-04-19 (주)유한엔씨아이 스티프너 로딩시스템

Also Published As

Publication number Publication date
US20130153273A1 (en) 2013-06-20

Similar Documents

Publication Publication Date Title
US8399776B2 (en) Substrate having single patterned metal layer, and package applied with the substrate , and methods of manufacturing of the substrate and package
US9646922B2 (en) Methods and apparatus for thinner package on package structures
JP6687343B2 (ja) 埋め込み型半導体デバイスパッケージのための電気的相互接続構造体およびその製造方法
US8728864B2 (en) Method of fabricating a memory card using SIP/SMT hybrid technology
US8367473B2 (en) Substrate having single patterned metal layer exposing patterned dielectric layer, chip package structure including the substrate, and manufacturing methods thereof
EP2460181A1 (en) Flexible circuit module
US8330267B2 (en) Semiconductor package
KR102078781B1 (ko) 코어리스 집적회로 패키지 시스템 및 그 제조 방법
US20100289132A1 (en) Substrate having embedded single patterned metal layer, and package applied with the same, and methods of manufacturing of the substrate and package
TWI508249B (zh) 封裝件、半導體封裝結構及其製法
US20140085833A1 (en) Chip packaging substrate, method for manufacturing same, and chip packaging structure having same
US20150008021A1 (en) Printed wiring board and method for manufacturing printed wiring board
US20170057808A1 (en) Mems chip package and method for manufacturing the same
KR20150035251A (ko) 외부접속단자부와 외부접속단자부를 갖는 반도체 패키지 및 그들의 제조방법
US9112063B2 (en) Fabrication method of semiconductor package
KR20130069107A (ko) 스티프너 및 그 제조 방법
US8187922B2 (en) Low cost flexible substrate
KR101673176B1 (ko) 양면 동박적층판 또는 동박을 이용한 엘이디 패키지용 연성회로기판의 제조방법, 및 그에 의해 제조된 엘이디 패키지
KR101847163B1 (ko) 인쇄회로기판 및 그 제조방법
JP5299106B2 (ja) 撮像素子モジュール
KR101824557B1 (ko) 동박을 이용한 엘이디 패키지용 연성회로기판의 제조방법, 및 그에 의해 제조된 엘이디 패키지
CN202940236U (zh) 封装基板构造
CN112042283A (zh) 印刷电路板和印刷电路板条带
US9711445B2 (en) Package substrate, package structure including the same, and their fabrication methods
KR101194448B1 (ko) 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application