CN104681504A - 具有第一和第二接触焊盘的电子设备及相关方法 - Google Patents

具有第一和第二接触焊盘的电子设备及相关方法 Download PDF

Info

Publication number
CN104681504A
CN104681504A CN201310629973.7A CN201310629973A CN104681504A CN 104681504 A CN104681504 A CN 104681504A CN 201310629973 A CN201310629973 A CN 201310629973A CN 104681504 A CN104681504 A CN 104681504A
Authority
CN
China
Prior art keywords
wire
encapsulating material
electronic equipment
bonding welding
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310629973.7A
Other languages
English (en)
Inventor
栾竟恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Shenzhen Manufacturing Co Ltd
STMicroelectronics Shenzhen R&D Co Ltd
Original Assignee
STMicroelectronics Shenzhen R&D Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Shenzhen R&D Co Ltd filed Critical STMicroelectronics Shenzhen R&D Co Ltd
Priority to CN201310629973.7A priority Critical patent/CN104681504A/zh
Priority to US14/547,459 priority patent/US9287227B2/en
Publication of CN104681504A publication Critical patent/CN104681504A/zh
Priority to US14/984,082 priority patent/US9466557B2/en
Priority to US15/251,127 priority patent/US9859196B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73227—Wire and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

电子设备可以包括：引线；具有第一和第二键合焊盘的IC；以及与引线和IC相邻的包封材料，从而引线延伸至包封材料的限定第一接触焊盘的底表面。电子设备可以包括在第一键合焊盘与对应引线之间的键合接线，以及从第二键合焊盘的对应键合焊盘延伸至包封材料的限定第二接触焊盘的底表面的导体。

Description

具有第一和第二接触焊盘的电子设备及相关方法
技术领域
本公开涉及电子设备领域，并且更具体地涉及集成电路及相关方法。
背景技术
在具有集成电路(IC)的电子设备中，IC通常安装在电路板上。为了在电路板和IC之间电耦合连接，IC通常是“已封装的”。IC封装通常提供了物理地保护了IC的小型封套并且提供了用于耦合至电路板的接触焊盘。在一些应用中，已封装的IC可以经由键合接线或者焊料凸块而耦合至电路板。
一种IC封装的方案包括四方扁平无引线(QFN)封装。OFM可以具有一些优点，诸如减小引线阻抗、紧密芯片尺寸面积、薄剖面和低重量。此外，QFN封装通常包括周边I/O焊盘以易于电路板迹线的布线，并且已暴露的铜晶片焊盘技术提供了增强的热和电性能。QFN封装可以良好的适用于其中尺寸、重量以及热和电性能重要的应用。
参照图1，现在描述典型的QFN封装电子设备90。电子设备90包括多个引线93a-93k，以及与其相邻的居中放置的散热器91。电子设备90包括散热器91上的粘附层96，粘附层上的IC92，以及将IC耦合至多个引线93a-93k的多个键合接线97a-97k。电子设备90也包括围绕IC92、多个键合接线97a-97k以及多个引线93a-93k的包封材料95。该电子设备90可以具有一些缺点。具体而言，IC92包括在其外围的单行带状焊盘81a-81k，由此提供受限的连接。
发明内容
一种电子设备包括多个引线，以及包含第一和第二多个键合焊盘的IC。电子设备也包括与多个引线和IC相邻的包封材料，因此多个引线延伸至包封材料的限定了第一多个接触焊盘的底表面、位于第一多个键合焊盘与对应的多个引线中的引线之间的多个键合接线，以及从对应的第二多个键合焊盘的键合焊盘延伸至包封材料的限定了第二多个接触焊盘的底表面的多个导体。有利地，电子设备可以提供具有混合互连技术的QFN封装。
具体而言，可以围绕包封材料的底表面的外围设置第一多个接触焊盘。可以在包封材料的底表面的中间部分上设置第二多个接触焊盘。可以围绕IC的顶表面的外围设置第一多个键合焊盘，并且可以在IC的顶表面的中间部分上设置第二多个键合焊盘。
此外，电子设备可以进一步包括暴露在包封材料的顶表面上的散热器。IC可以耦合至散热器。第一和第二多个键合焊盘可以在IC的顶表面上，并且IC可以具有耦合至散热器的底表面。
在一些实施例中，多个导体的每一个可以包括伸长的导体。在其他一些实施例中，多个导体可以包括插入体。插入体可以包括半导体衬底和延伸穿过衬底的多个导电过孔。多个导体可以进一步包括位于第二多个键合焊盘与插入体之间的多个焊料本体。多个引线的每一个可以具有暴露在包封材料的对应侧上的侧壁。
另一方面涉及一种用于制造电子设备的方法。该方法可以包括耦合在IC的第一多个键合焊盘与多个引线的对应引线之间的多个键合接线，耦合多个导体以从IC的第二多个键合焊盘向外延伸，以及形成与多个引线和IC相邻的包封材料，并且从而多个引线延伸至包封材料的限定了第一多个接触焊盘的底表面，并且从而多个导体延伸至限定了第二多个接触焊盘的底表面。
附图说明
图1是根据现有技术的电子设备的截面图。
图2是根据本公开的电子设备的截面图。
图3A至图3B是图2的电子设备的顶视图和底视图。
图4至图5是根据本公开的电子设备的其他一些实施例的截面图。
图6A至图6E是在用于制造图2的电子设备的方法中各步骤的截面图。
图7A至图7D是在用于制造图5的电子设备的方法中各步骤的截面图。
具体实施方式
现在将在下文中参照附图更全面描述本公开实施例，其中附图示出了本公开的优选实施例。然而，可以以许多不同形式实施本公开实施例，并且本公开实施例不应构造为限定于在此所述的实施例。相反，提供这些实施例以使得本公开是全面和完整的，以及将向本领域技术人员完全传达本公开的范围。全文中相似的附图标记表示相似元件，并且引号和双引号用于标识备选实施例中的相似元件。
参照图2至图3B，现在描述根据本公开的电子设备10。电子设备10示意性地包括多个引线13a-13t，以及位于多个引线内的IC12。多个引线13a-13t包括例如为铜或铝的导电材料。IC12示意性地包括第一多个键合焊盘21a-21k以及第二多个键合焊盘18a-18e(例如铜或铝)。围绕IC12的顶表面的外围设置第一多个键合焊盘21a-21k，并且在IC的顶表面的中间部分上设置第二多个键合焊盘18a-18e。
电子设备10也包括与多个引线13a-13t和IC12相邻的包封材料15。具体而言，包封材料15填充在引线13a-13t之间的区域中，由此围绕了IC12。如图3中可见，形成包封材料15，从而多个引线13a-13t延伸至包封材料的限定了第一多个接触焊盘的底表面。围绕包封材料15的底表面的外围设置第一多个接触焊盘。多个引线13a-13t的每一个示意性地具有暴露在包封材料15的对应侧上的侧壁。此外，如图3A中可见，多个引线13a-13t也延伸至包封材料15的顶表面，由此提供了对电子设备10上的任一侧上的第一多个接触焊盘的访问通路。
电子设备10包括位于第一多个键合焊盘21a-21k与对应的多个引线13a-13t的引线之间的多个键合接线17a-17k(例如铜或铝)，以及从对应的多个第二键合焊盘18a-18e的第二键合焊盘延伸至包封材料15的限定了第二多个接触焊盘的底表面的多个导体14a-14e。在所示实施例中，多个导体14a-14e的每一个包括伸长的导体，例如由铜或铝制成的导电过孔。在包封材料15的底表面的中间部分上(也即位于第一多个接触焊盘内)设置第二多个接触焊盘。
此外，电子设备10示意性地包括暴露在包封材料15的顶表面上的散热器11。在所示实施例中，电子设备10包括位于散热器11与IC12之间的用于将两者耦合在一起的导热粘附材料16的层。如上所述，第一多个键合焊盘21a-21k和第二多个键合焊盘18a-18e可以在IC12的顶表面上，而IC的底表面耦合至散热器11。
现在附加地参照图4，现在描述电子设备10’的另一实施例。在电子设备10’的该实施例中，参照图2至图3B已如上所述的那些元件给出引号标记并且在此不再赘述。该实施例不同于之前实施例的地方在于，该电子设备10’具有包括插入体22’的多个导体。插入体22’示意性地包括半导体衬底23’，以及延伸穿过衬底的多个导电过孔24a’-24e’(例如铜、铝)。插入体22’可以使用导电粘胶或回流焊料而耦合至第二多个键合焊盘18a-18e。此外，半导体衬底23’可以包括硅衬底、有机衬底或陶瓷衬底。
现在附加地参照图5，现在描述电子设备10”的另一实施例。在电子设备10”的该实施例中，已参照图2至图3B如上所述的那些元件给定双引号标记，并且在此不再赘述。该实施例不同于之前实施例的地方在于，该电子设备10”具有进一步包括位于第二多个键合焊盘18a”-18e”与插入体22’之间的多个焊料本体25a”-25e”的多个导体。
另一方面涉及一种用于制造电子设备10的方法。方法可以包括将多个键合接线17a-17k耦合在IC12的第一多个键合焊盘21a-21k与对应的多个引线13a-13t的引线之间，耦合多个导体14a-14e以从IC的第二多个键合焊盘18a-18e向外延伸，以及形成与多个引线和IC相邻的包封材料15，从而多个引线延伸至包封材料的限定了第一多个接触焊盘的底表面，并且从而多个导体延伸至限定了第二多个接触焊盘的底表面。
有利地，电子设备10可以提供具有混合互连技术的QFN封装设备，也即提供键合接线17a-17k和导电过孔14a-14e以用于耦合至IC12。电子设备10也提供了多行接触，这增大了裸片对封装的比率。此外，电子设备10是可易于堆叠的，并且提供了相对于现有方案的改进的热性能。
现在附加地参照图6A至图6E，现在描述一种用于制造图2的电子设备10的方法。在所示实施例中，方法制造了第一和第二电子设备10a、10b(图6E)，但是应该知晓，经由晶片层级处理技术，该方法可以扩展用于更大数目设备的同时制造(也即远多于所示的两个)。方法示意性地包括放置IC12a-12b、散热器11a-11b以及两者之间的粘附材料16a-16b的堆叠。放置多个引线113a-113c以围绕该堆叠。方法包括在IC12a-12b与多个引线113a-113c之间形成多个键合接线17aa-17ka。
方法示意性地包括将导电框架27a-27b(例如铜、铝)耦合至各自的堆叠上。具体而言，每个导电框架27a-27b包括头部部分，以及从头部部分延伸的多个脚部。导电框架27a-27b的脚部与用于第一和第二IC12a-12b的第二多个键合焊盘18aa-18ea、18ab-18eb对准。方法可以包括在导电框架27a-27b的引脚与第二多个键合焊盘18aa-18ea、18ab-18eb之间施加导电粘胶。有益地，头部部分提供了易于抓取的部分以用于辅助组装，例如使用抓放机器。
方法示意性地包括形成包封材料15，以围绕堆叠和引线113a-113c。方法示意性地包括向下研磨包封材料15的表面，其形成了电子设备10a-10b的下表面，从而保留导电框架27a-27b的脚部(也即分隔(sever)部分导电框架27a-27b以限定多个导体14aa-14ea、14ab-14eb)。导电框架27a-27b的脚部限定了电子设备10a-10b中多个导体14aa-14ea、14ab-14eb。方法示意性地包括单片化步骤，其中例如刀片沿着引线113a-113c的中点切割件。
现在参照图7A至图7D，现在描述一种用于制造图5的电子设备10”的方法。在所示实施例中，方法制造了第一和第二电子设备10a”和10b”(图7D)，但是应该知晓，经由晶片层级处理技术，该方法可以扩展用于大量装置的同时制造。
方法示意性地包括放置IC12a”-12b”、散热器11a”-11b”以及两者之间的粘附材料16a”-16b”的堆叠。放置多个引线113a”-113c”以围绕堆叠。方法包括在IC12a”-12b”与多个引线113a”-113c”之间形成多个键合接线17aa”-17ka”。方法示意性地包括在第二多个键合焊盘18aa”-18ea”、18ab”-18eb”上形成多个焊料本体25aa”-25ea”。方法也包括在多个焊料本体25aa”-25ea”上放置插入体22a”-22b”。
方法示意性地包括形成包封材料15”以围绕堆叠、引线113a”-113c”和插入体22a”-22b”。方法示意性地包括单片化步骤，其中刀片沿着引线113a”-113c”的中点切割件。
本领域技术人员在前述说明书和附图所展示的教导下将知晓本公开的许多修改和其他实施例。因此，应该理解的是，本公开实施例并非限定于所述特定实施例，并且修改和实施例意在包括在所附权利要求的范围内。

Claims (24)

1.一种电子设备，包括：
多个引线；
集成电路(IC)，包括第一多个键合焊盘和第二多个键合焊盘；
包封材料，与所述多个引线和所述IC相邻，从而所述多个引线延伸至所述包封材料的限定第一多个接触焊盘的底表面；
多个键合接线，位于所述第一多个键合焊盘与所述多个引线中的对应引线之间；以及
多个导体，从所述第二多个键合焊盘的对应键合焊盘延伸至所述包封材料的限定第二多个接触焊盘的底表面。
2.根据权利要求1所述的电子设备，其中，围绕所述包封材料的底表面的外围设置所述第一多个接触焊盘。
3.根据权利要求1所述的电子设备，其中，所述第二多个接触焊盘设置在所述包封材料的底表面的中间部分上。
4.根据权利要求1所述的电子设备，其中，围绕所述IC的顶表面的外围设置所述第一多个键合焊盘；以及其中所述第二多个键合焊盘设置在所述IC的顶表面的中间部分上。
5.根据权利要求1所述的电子设备，进一步包括：散热器，暴露在所述包封材料的顶表面上；以及其中所述IC耦合至所述散热器。
6.根据权利要求5所述的电子设备，其中，所述第一多个键合焊盘和所述第二多个键合焊盘在所述IC的顶表面上；以及其中所述IC具有耦合至所述散热器的底表面。
7.根据权利要求1所述的电子设备，其中，所述多个导体的每个导体包括伸长的导体。
8.根据权利要求1所述的电子设备，其中，所述多个导体包括插入体。
9.根据权利要求8所述的电子设备，其中，所述插入体包括半导体衬底，以及延伸穿过所述半导体衬底的多个导电过孔。
10.根据权利要求8所述的电子设备，其中，所述多个导体进一步包括位于所述第二多个键合焊盘与所述插入体之间的多个焊料本体。
11.根据权利要求1所述的电子设备，其中，所述多个引线的每个引线具有暴露在所述包封材料的对应侧上的侧壁。
12.一种电子设备，包括：
多个引线；
集成电路(IC)，包括第一多个键合焊盘和第二多个键合焊盘；
包封材料，与所述多个引线和所述IC相邻，从而所述多个引线延伸至所述包封材料的底表面，所述底表面限定围绕所述底表面的外围设置的第一多个接触焊盘；
多个键合接线，在所述第一多个键合焊盘与所述多个引线中的对应引线之间；以及
多个导体，从所述第二多个键合焊盘延伸至所述包封材料的底表面，所述底表面限定设置在所述多个第一接触焊盘内的第二多个接触焊盘。
13.根据权利要求12所述的电子设备，进一步包括：散热器，暴露在所述包封材料的顶表面上；以及其中所述IC耦合至所述散热器。
14.根据权利要求12所述的电子设备，其中，所述多个导体的每个导体包括伸长的导体。
15.根据权利要求12所述的电子设备，其中，所述多个导体包括插入体。
16.根据权利要求12所述的电子设备，其中，所述多个引线的每个引线具有暴露在所述包封材料的对应侧上的侧壁。
17.一种用于制造电子设备的方法，包括：
将多个键合接线耦合在集成电路(IC)的第一多个键合焊盘与多个引线的对应引线之间；
耦合多个导体以从所述IC的第二多个键合焊盘向外延伸；以及
形成与所述多个引线和所述IC相邻的包封材料，从而所述多个引线延伸至所述包封材料的限定第一多个接触焊盘的底表面，并且从而所述多个导体延伸至限定第二多个接触焊盘的底表面。
18.根据权利要求17所述的方法，其中，围绕所述包封材料的底表面的外围设置所述第一多个接触焊盘。
19.根据权利要求17所述的方法，其中，在所述包封材料的顶表面的中间部分上设置所述第二多个接触焊盘。
20.根据权利要求17所述的方法，进一步包括：放置散热器以耦合至所述IC，并且暴露在所述包封材料的顶表面上。
21.根据权利要求17所述的方法，进一步包括：将导电框架耦合至所述第二多个键合焊盘，并且分隔部分所述导电框架以限定所述多个导体。
22.根据权利要求17所述的方法，进一步包括：放置插入体以耦合至所述第二多个键合焊盘以限定所述多个导体。
23.根据权利要求17所述的方法，其中，所述多个引线最初是引线框架的一部分。
24.根据权利要求17所述的方法，进一步包括，将所述多个引线的每个引线的侧壁暴露在所述包封材料的对应侧上。
CN201310629973.7A 2013-11-29 2013-11-29 具有第一和第二接触焊盘的电子设备及相关方法 Pending CN104681504A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201310629973.7A CN104681504A (zh) 2013-11-29 2013-11-29 具有第一和第二接触焊盘的电子设备及相关方法
US14/547,459 US9287227B2 (en) 2013-11-29 2014-11-19 Electronic device with first and second contact pads and related methods
US14/984,082 US9466557B2 (en) 2013-11-29 2015-12-30 Electronic device with first and second contact pads and related methods
US15/251,127 US9859196B2 (en) 2013-11-29 2016-08-30 Electronic device with periphery contact pads surrounding central contact pads

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310629973.7A CN104681504A (zh) 2013-11-29 2013-11-29 具有第一和第二接触焊盘的电子设备及相关方法

Publications (1)

Publication Number Publication Date
CN104681504A true CN104681504A (zh) 2015-06-03

Family

ID=53316376

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310629973.7A Pending CN104681504A (zh) 2013-11-29 2013-11-29 具有第一和第二接触焊盘的电子设备及相关方法

Country Status (1)

Country Link
CN (1) CN104681504A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110223971A (zh) * 2018-03-01 2019-09-10 钰桥半导体股份有限公司 具有散热特性的三维可堆叠式半导体组体

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1160934A (zh) * 1996-03-27 1997-10-01 三菱电机株式会社 半导体器件及其制造方法
TW436997B (en) * 1997-05-07 2001-05-28 Signetics High Technology Inc Ball grid array semiconductor package and method for making the same
CN1665023A (zh) * 2004-03-04 2005-09-07 松下电器产业株式会社 树脂密封半导体器件和引线框架、及其制造方法
CN1773698A (zh) * 2004-09-29 2006-05-17 美国博通公司 芯片向下的球栅阵列封装及其制造方法
CN1271712C (zh) * 2002-05-30 2006-08-23 富士通株式会社 具有从密封树脂暴露出来的散热器的半导体器件
US7138707B1 (en) * 2003-10-21 2006-11-21 Amkor Technology, Inc. Semiconductor package including leads and conductive posts for providing increased functionality
TW200731477A (en) * 2005-11-10 2007-08-16 Int Rectifier Corp Semiconductor package including a semiconductor die having redistributed pads
US20080006934A1 (en) * 2004-11-03 2008-01-10 Broadcom Corporation Flip Chip Package Including a Non-Planar Heat Spreader and Method of Making the Same
US20100127363A1 (en) * 2006-04-28 2010-05-27 Utac Thai Limited Very extremely thin semiconductor package
CN101859744A (zh) * 2009-04-08 2010-10-13 马维尔国际贸易有限公司 带有电源环的暴露式管芯垫封装
US20120153468A1 (en) * 2002-01-09 2012-06-21 Micron Technology, Inc. Elimination of RDL Using Tape Base Flip Chip on Flex for Die Stacking
US20130118008A1 (en) * 2010-09-15 2013-05-16 International Business Machines Corporation Thermal interface material application for integrated circuit cooling
CN203871315U (zh) * 2013-11-29 2014-10-08 意法半导体研发(深圳)有限公司 电子设备

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1160934A (zh) * 1996-03-27 1997-10-01 三菱电机株式会社 半导体器件及其制造方法
TW436997B (en) * 1997-05-07 2001-05-28 Signetics High Technology Inc Ball grid array semiconductor package and method for making the same
US20120153468A1 (en) * 2002-01-09 2012-06-21 Micron Technology, Inc. Elimination of RDL Using Tape Base Flip Chip on Flex for Die Stacking
CN1271712C (zh) * 2002-05-30 2006-08-23 富士通株式会社 具有从密封树脂暴露出来的散热器的半导体器件
US7138707B1 (en) * 2003-10-21 2006-11-21 Amkor Technology, Inc. Semiconductor package including leads and conductive posts for providing increased functionality
CN1665023A (zh) * 2004-03-04 2005-09-07 松下电器产业株式会社 树脂密封半导体器件和引线框架、及其制造方法
CN1773698A (zh) * 2004-09-29 2006-05-17 美国博通公司 芯片向下的球栅阵列封装及其制造方法
US20080006934A1 (en) * 2004-11-03 2008-01-10 Broadcom Corporation Flip Chip Package Including a Non-Planar Heat Spreader and Method of Making the Same
TW200731477A (en) * 2005-11-10 2007-08-16 Int Rectifier Corp Semiconductor package including a semiconductor die having redistributed pads
US20100127363A1 (en) * 2006-04-28 2010-05-27 Utac Thai Limited Very extremely thin semiconductor package
CN101859744A (zh) * 2009-04-08 2010-10-13 马维尔国际贸易有限公司 带有电源环的暴露式管芯垫封装
US20130118008A1 (en) * 2010-09-15 2013-05-16 International Business Machines Corporation Thermal interface material application for integrated circuit cooling
CN203871315U (zh) * 2013-11-29 2014-10-08 意法半导体研发(深圳)有限公司 电子设备

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110223971A (zh) * 2018-03-01 2019-09-10 钰桥半导体股份有限公司 具有散热特性的三维可堆叠式半导体组体

Similar Documents

Publication Publication Date Title
CN104103603B (zh) 半导体装置以及半导体模块
CN104882417B (zh) 集成无源倒装芯片封装
CN207320090U (zh) 电子器件和电子芯片
US8809121B2 (en) Singulation of IC packages
DE102013114938B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
CN103703549A (zh) 用于直接表面安装的裸露芯片封装
TWI485819B (zh) 封裝結構及其製造方法
US9859196B2 (en) Electronic device with periphery contact pads surrounding central contact pads
CN106898591A (zh) 一种散热的多芯片框架封装结构及其制备方法
CN105489571A (zh) 一种带散热片的半导体封装及其封装方法
US20120306064A1 (en) Chip package
CN106206332A (zh) 一种集成电路封装结构的制造方法
CN203871315U (zh) 电子设备
KR101673649B1 (ko) 반도체 디바이스 및 그 제조 방법
CN107342275A (zh) 基板、功率模块封装及图案化的绝缘金属基板的制造方法
CN104681504A (zh) 具有第一和第二接触焊盘的电子设备及相关方法
CN104916599A (zh) 芯片封装方法和芯片封装结构
US20150332995A1 (en) Electronic device including components in component receiving cavity and related methods
US20080185698A1 (en) Semiconductor package structure and carrier structure
US9362212B1 (en) Integrated circuit package having side and bottom contact pads
KR102225628B1 (ko) 고방열 플라스틱 큐에프엔 패키지
KR102219689B1 (ko) 반도체 장치 및 그 제조 방법
CN104952736A (zh) 四方平面无引脚的封装结构及其方法
US9190355B2 (en) Multi-use substrate for integrated circuit
CN109461720A (zh) 一种功率半导体贴片封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 5 / F East B501, South B502, North B503, 6th floor, block B, TCL Industrial Research Institute building, No. 006, Gaoxin South 1st Road, Nanshan District, Shenzhen City, Guangdong Province

Applicant after: STMicroelectronics (Shenzhen) R&D Co.,Ltd.

Address before: 518057 SKYWORTH building, South Zone, hi tech Zone, Nanshan District Science Park, Guangdong, Shenzhen

Applicant before: STMicroelectronics (Shenzhen) R&D Co.,Ltd.

RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20150603