KR102225628B1 - 고방열 플라스틱 큐에프엔 패키지 - Google Patents

고방열 플라스틱 큐에프엔 패키지 Download PDF

Info

Publication number
KR102225628B1
KR102225628B1 KR1020190044560A KR20190044560A KR102225628B1 KR 102225628 B1 KR102225628 B1 KR 102225628B1 KR 1020190044560 A KR1020190044560 A KR 1020190044560A KR 20190044560 A KR20190044560 A KR 20190044560A KR 102225628 B1 KR102225628 B1 KR 102225628B1
Authority
KR
South Korea
Prior art keywords
plastic
heat dissipation
qfn package
lead frame
high heat
Prior art date
Application number
KR1020190044560A
Other languages
English (en)
Other versions
KR20200121686A (ko
Inventor
한규진
Original Assignee
주식회사 코스텍시스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 코스텍시스 filed Critical 주식회사 코스텍시스
Priority to KR1020190044560A priority Critical patent/KR102225628B1/ko
Publication of KR20200121686A publication Critical patent/KR20200121686A/ko
Application granted granted Critical
Publication of KR102225628B1 publication Critical patent/KR102225628B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

고방열 플라스틱 큐에프엔 패키지가 개시된다. 본 발명에 따른 고방열 플라스틱 큐에프엔 패키지는, 반도체 칩이 부착되는 히트싱크(Heatsink)를 포함하고, 히트싱크는, 에칭홀이 형성된 복수의 리드프레임, 및 에칭홀에 게재된 플라스틱 절연체를 포함하고, 복수의 리드프레임은 에칭홀이 서로 연결되게 상하부로 접합되며, 플라스틱 절연체는, 복수의 리드프레임의 에칭홀에 플라스틱이 인서트 사출되어 형성될 수 있다.

Description

고방열 플라스틱 큐에프엔 패키지{PLASTIC QFN PACKAGE WITH IMPROVED HEAT CHARACTERISTIC}
본 발명은 반도체 디바이스 패키지에 관한 것으로, 보다 상세하게는, 내부에 반도체 디바이스가 실장되도록 패키징하는 플라스틱 큐에프엔 패키지에 관한 것이다.
반도체 디바이스는 반도체 칩이 기판이나 전자기기의 구성품으로서 필요한 위치에 장착되기 위해 그에 맞는 모양으로 전기적인 패키징이 이루어져야 한다. 패키징은 상호배선, 전력공급, 방열 그리고 반도체 칩 보호 등의 기능 및 역할을 한다. 이러한 패키징으로 플랫 노리드(Flat No-leads) 패키징이 있다.
플랫 노리드(Flat No-leads) 패키지는 표면 실장을 위한 집적 핀들을 갖는 집적 회로 패키지의 한 유형을 의미하며, 듀얼-플랫 노리드(DFN: dual-flat no-leads) 및 쿼드-플랫 노리드(QFN: quad-flat no-leads)를 포함한다. 플랫 노리드는 종종 마이크로 리드프레임(micro lead frames)이라고 지칭되며 고방열 플라스틱 큐에프엔 패키지는 캡슐화된 IC 부품과 인쇄 회로 기판(PCB) 등의 외부 회로 사이에 물리적 및 전기적 연결을 제공한다.
일반적으로, 고방열 플라스틱 큐에프엔 패키지의 컨택 핀들은 패키지의 가장자리를 넘어 연장되지 않는다. 그 컨택 핀들은 보통 집적 회로의 다이용 중앙 지지 구조체를 포함하는 단일 리드프레임에 의해 형성된다. 리드프레임 및 집적 회로는 전형적으로 플라스틱으로 만들어진 하우징에 캡슐화된다.
대한민국등록특허 10-1250529(공고일자 2013년 4월 3일)는 내부에 수용 공간을 가지는 그라운드 링 및 상기 그라운드 링과 이격되는 복수의 외부 연결부가 배치되는 리드프레임을 준비하는 단계, 상기 수용 공간 내에 제1 면 및 상기 제1 면에 반대 면인 제2 면을 가지는 반도체 칩을 배치하는 단계, 상기 반도체 칩과 상기 그라운드 링을 연결하는 제1 본딩 와이어 및 상기 반도체 칩과 상기 복수의 외부 연결부를 연결하는 제2 본딩 와이어를 형성하는 단계, 및 상기 반도체 칩의 일부분과 상기 제1 및 제2 본딩 와이어를 감싸는 봉자재를 형성하는 단계를 포함하되, 상기 제1 및 제2 본딩 와이어를 형성하는 단계는, 상기 제1 및 제2 본딩 와이어 각각 상기 반도체 칩의 제1 면으로 연결되도록 형성하고, 상기 봉자재를 형성하는 단계는, 상기 봉자재가 상기 반도체 칩의 제1 면 및 상기 반도체 칩의 측면만을 덮는 것을 특징으로 하는 QFN(Quad Flat No-leads) 패키지의 제조방법을 개시하고 있다.
대한민국공개특허 10-2017-0085500(공개일자 2017년 7월 24일)은 중앙 지지 구조체로부터 연장된 복수의 핀들 및 상기 중앙 지지 구조체로부터 멀리 이격된 복수의 핀들을 연결하는 바를 포함하는 리드프레임의 중앙 지지 구조체에 IC 칩을 실장하는 단계, IC 칩을 복수 핀들 중 적어도 일부에 결합시키는 단계, 리드프레임 및 결합된 IC 칩을 캡슐화하는 단계, 바(bar)로부터 결합된 IC 패키지를 분리하지 않고 제1 톱(saw) 폭을 이용하여 커팅 라인들의 세트를 따라 캡슐화된 리드프레임 내로 스텝 커트부(step cut)를 소잉하여 복수의 핀들의 적어도 일부를 노출시키는 단계, 복수의 핀들의 노출된 부분을 도금하는 단계, 제1 톱보다 작은 제2 톱 폭을 이용하여 커팅 라인들의 세트에서 캡슐화된 리드프레임을 커팅하여 바로부터 분리하여 IC 패키지를 커팅하는 고방열 플라스틱 큐에프엔 패키지 내에 집적 회로(IC) 디바이스를 제공하기 위한 방법을 개시하고 있다.
본 발명이 해결하고자 하는 과제는 히트싱크의 두께 변화에 관계 없이 최소의 파인 피치(fine pitch)를 가질 수 있는 히트싱크를 형성할 수 있는 고방열 플라스틱 큐에프엔 패키지를 제공하는 데 있다.
본 발명이 해결하고자 하는 다른 과제는 0.25mm 이상의 두께를 가지며 파인 피치(fine pitch)가 0.5mm 이하를 가질 수 있는 히트싱크를 형성할 수 있는 고방열 플라스틱 큐에프엔 패키지를 제공하는 데 있다.
본 발명이 해결하고자 하는 다른 과제는 밀폐형 결합구조를 갖는 히트싱크를 형성할 수 있는 고방열 플라스틱 큐에프엔 패키지를 제공하는 데 있다.
상기 해결하고자 하는 과제를 달성하기 위한, 고방열 플라스틱 큐에프엔 패키지는, 고방열 플라스틱 큐에프엔 패키지에 있어서, 반도체 칩이 부착되는 히트싱크(Heatsink)를 포함하고, 상기 히트싱크는, 에칭홀이 형성된 복수의 리드프레임; 및 상기 에칭홀에 게재된 플라스틱 절연체를 포함하고, 상기 복수의 리드프레임은 에칭홀이 서로 연결되게 상하부로 접합되며, 상기 플라스틱 절연체는, 상기 복수의 리드프레임의 에칭홀에 플라스틱이 인서트 사출되어 형성될 수 있다.
상기 복수의 리드프레임 중 가장 상부에 위치하는 제1 리드프레임의 에칭홀은 'ㅗ' 형상을 가지고, 상기 제1 리드프레임 하면에 접합된 제2 리드프레임의 에칭홀은 'ㅜ'형상의 에칭홀이 형성되어, 상기 제1 리드프레임의 에칭홀 및 상기 제2 리드프레임의 에칭홀이 연결되어 십자 형상의 홀을 형성할 수 있다.
상기 복수의 리드프레임은 확산접합될 수 있다.
상기 복수의 리드프레임은 무산소동 소재로 형성될 수 있다.
상기 복수의 리드프레임의 각각의 두께는 0.1mm 내지 0.5mm일 수 있다.
상기 복수의 리드프레임은 2 내지 4장일 수 있다.
상기 복수의 리드프레임의 두께가 0.25mm 이상인 경우에, 상기 히트싱크의 파인 피치(fine pitch)는 0.5mm 이하일 수 있다.
상기 히트싱크의 파인 피치(fine pitch)는 0.3mm 내지 1mm 이하일 수 있다.
상기 제1 리드프레임의 에칭홀 간의 피치는 0.3mm 내지 1mm 이하일 수 있다.
상기 고방열 플라스틱 큐에프엔 패키지는 상기 히트싱크의 상부를 덮으며, 플라스틱 소재로 형성된 리드(lid)를 더 포함할 수 있다.
상기 고방열 플라스틱 큐에프엔 패키지는 상기 반도체 칩 및 상기 히트싱크의 입출력터미널을 전기적으로 연결시키는 본딩 와이어를 더 포함할 수 있다.
상기 플라스틱 절연체는, 상기 반도체 칩이 부착되는 패들 및 입출력터미널 사이를 절연시키 수 있다.
본 발명에 따른 고방열 플라스틱 큐에프엔 패키지에 의하면, 복수의 리드프레임을 접합시켜 히트싱크를 형성함으로써, 0.5mm 이상의 두께를 갖는 히트싱크를 형성할 수 있고, 이에 따라 방열성의 크게 향상되며, 강도가 강하며, 히트싱크의 두께 변화에 관계없이 파인 피치(fine pitch)를 미세하게 형성할 수 있어, 두꺼운 히트싱크에도 얇은 히트싱크와 동일 개수의 입출력터미널을 형성할 수 있고, 십자형의 홀을 형성하여 플라스틱 절연체가 밀폐형 결합구조를 갖도록 함으로써, 내습성이 보다 우수하고 강도가 보다 강한 고방열 플라스틱 큐에프엔 패키지를 제공할 수 있어, 저비용으로 신뢰성이 획기적으로 향상된 고방열 플라스틱 큐에프엔 패키지를 제조할 수 있다.
도 1은 본 발명에 따른 고방열 플라스틱 큐에프엔 패키지에 대한 바람직한 일실시예의 단면도이다.
도 2는 본 발명에 따른 고방열 플라스틱 큐에프엔 패키지의 히트싱크에 대한 바람직한 일실시예의 사시도이다.
도 3은 본 발명에 따른 리드프레임의 단면도이다.
도 4는 본 발명에 따른 리드프레임이 접합된 일실시예의 단면도이다.
도 5는 본 발명에 따른 리드프레임이 접합된 다른 실시예의 단면도이다.
도 6은 확산 접합 공정을 설명하기 위한 도면이다.
도 7은 인서트 사출된 히트싱크의 단면도이다.
도 8은 인서트 사출된 히트싱크의 정면도이다.
도 9는 에어 캐비티 월(air cavity wall)이 제거된 상태에서 히트싱크의 정면도이다.
도 10은 도 8에서 AA선에 따른 단면도이다.
도 11은 도 8에서 BB선에 따른 단면도이다.
도 12는 반도체 칩 및 본딩 와이어가 히트싱크에 결합된 상태를 도시한 정면도이다.
이하에서 첨부된 도면들을 참조하여 본 발명에 따른 고방열 플라스틱 큐에프엔(QFN: quad-flat no-leads) 패키지에 대해 상세하게 설명한다. 이때 도면에 도시되고 또 이것에 의해서 설명되는 본 발명의 구성과 작용은 적어도 하나의 실시예로서 설명되는 것이며, 이것에 의해서 본 발명의 기술적 사상과 그 핵심 구성 및 작용이 제한되지는 않는다.
본 발명에서 사용되는 용어는 본 발명에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어를 선택하였으나, 이는 당해 기술분야에 종사하는 기술자의 의도 또는 관례 또는 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 발명의 설명 부분에서 상세히 그 의미를 기재할 것이다. 따라서 본 발명에서 사용되는 용어는 단순한 용어의 명칭이 아닌 그 용어가 가지는 의미와 본 발명의 전반에 걸친 내용을 토대로 정의되어야 함을 밝혀 두고자 한다.
도 1은 본 발명에 따른 고방열 플라스틱 큐에프엔 패키지에 대한 바람직한 일실시예의 단면도이고, 도 2는 본 발명에 따른 고방열 플라스틱 큐에프엔 패키지의 히트싱크에 대한 바람직한 일실시예의 사시도이다.
도 1 및 도 2를 참조하면, 본 발명에 따른 고방열 플라스틱 큐에프엔 패키지(10)는 반도체 칩(20), 히트싱크(Heatsink)(100), 리드(lid)(200) 및 본딩 와이어(30, 30-2)를 포함할 수 있다.
리드(200)는 히트싱크(100)의 상부를 덮으며, 히트싱크(100)와 에폭시(201)로 접착될 수 있다. 여기서 에폭시(201)는 중간 경화 에폭시(B-Stage Epoxy)일 수 있다. 리드(200)는 플라스틱으로 형성될 수 있고, 바람직하게는 액정고분자(LCP: Liquid Crystal Polymer)로 형성될 수 있다.
반도체 칩(20)은 히트싱크(100) 및 리드(lid)가 형성하는 밀폐된 공간 내부에 위치할 수 있다. 반도체 칩(20)은 고주파 반도체 디바이스 또는 고출력의 반도체 디바이스를 포함할 수 있다. 또한 반도체 칩(20)은 복수의 칩으로 구성될 수 있다.
히트싱크(100)는 패들(paddle)(110), 입출력터미널(I/O Terminal)(120, 120-2), 플라스틱 절연체(130, 130-2) 및 에어 캐비티 월(air cavity wall)(140)을 포함할 수 있다.
패들(100)은 상면에 반도체 칩(20)이 부착될 수 있으며, 상면에 위치하는 에어 캐비티 월(140)에 의해, 패들(100) 상부에는 반도체 칩(20)이 실장되기 위한 공간부(103)가 형성될 수 있다. 패들(100)은 금속 소재로 형성될 수 있다. 예를 들어, 패들(100)은 구리(Cu) 또는 구리(Cu) 복합소재로 형성될 수 있다. 여기서 구리(Cu) 복합소재는 sCMC, CMC, CPC, CuMO 및 CuW를 중 적어도 하나를 포함할 수 있다. 바람직하게 패들(100)은 무산소동 소재로 형성될 수 있다.
일부 실시예로, 패들(100)은 0.02mm 내지 1.5mm의 두께를 가질 수 있다. 바람직하게 패들(100)은 0.5mm 이상의 두께를 가질 수 있다.
입출력터미널(120)은 패들(100)로부터 플라스틱 절연체(130, 130-2)에 의해 절연되게 배치되며, 패들(100)과 함께 히트싱크(100)의 하면층을 형성할 수 있다. 입출력터미널(120)은 패들(100)과 동일한 높이를 가질 수 있고, 일부 실시예로 입출력터미널(120)은 0.02mm 내지 1.5mm의 높이를 가질 수 있으며, 이에 따라 히트싱크(100)의 하면층의 높이는 0.02mm 내지 1.5mm로 형성될 수 있다. 바람직하게 입출력터미널(120)은 0.5mm 이상의 두께를 가질 수 있다.
입출력터미널(120)은 패들(100)과 동일한 소재로 형성될 수 있고, 이에 따라 히트싱크(100)의 하면층이 금속으로만 형성될 수 있어, 열전도율이 높아, 본 발명에 따른 고방열 플라스틱 큐에프엔 패키지(10)는 방열특성이 우수한 효과가 있다. 일예로, 입출력터미널(120)은 구리(Cu) 또는 구리(Cu) 복합소재로 형성될 수 있다. 바람직하게 입출력터미널(120)은 무산소동 소재로 형성될 수 있다.
도 3은 본 발명에 따른 리드프레임의 단면도이다.
도 3을 참조하면, 히트싱크(100)는 복수의 리드프레임(310)를 포함할 수 있다. 리드프레임(310)은 에칭홀(311, 312)을 포함할 수 있다. 에칭홀(311, 312)은 리드프레임(310)이 에칭 공정을 통해 에칭되어 형성될 수 있다. 리드프레임(310)의 두께는 0.1mm 내지 0.5mm일 수 있다. 바람직하게, 리드프레임(310)의 두께는 0.25mm일 수 있다. 리드프레임(310)의 두께가 0.25mm이 이상인 경우에는, 에칭홀(311, 312)을 형성하는 에칭 공정에 어려움이 증가하고, 특히 현재 에칭 기술로 리드프레임(310)의 에칭홀 간의 간격을 0.5mm이하로 형성하는데 어려움이 있다. 여기서 리드프레임(310)은 무산소동 소재로 형성될 수 있다.
히트싱크(100)는 복수의 리드프레임(310)의 에칭홀(311, 312)이 서로 연결되게 상하로 접합되어 형성될 수 있다.
도 4는 본 발명에 따른 리드프레임이 접합된 일실시예의 단면도이다.
도 4를 참조하면, 두개의 리드프레임(410, 420)이 상하로 접합되어 히트싱크(100)를 형성할 수 있다. 상부에 위치하는 제1 리드프레임(410)은 'ㅗ' 형상의 에칭홀(411, 412)을 포함하고, 하부에 위치하는 제2 리드프레임(420)은 'ㅜ' 형상의 에칭홀(421, 422)을 포함할 수 있다. 제1 리드프레임(410) 및 제2 리드프레임(420)이 접합되어 에칭홀(411) 및 에칭홀(421)은 서로 연결되어 십자 형상의 홀을 형성하고, 마찬가지로 에칭홀(412) 및 에칭홀(422)는 서로 연결되어 십자 형상의 홀을 형성할 수 있다. 이에 따라 본 발명에 따른 고방열 플라스틱 큐에프엔 패키지(10)는 밀폐형 리드프레임의 구조를 가지고 있어 결합 면적이 크고 강도가 강하며, 내습성이 우수한 효과가 있다. 또한, 본 발명에 따른 고방열 플라스틱 큐에프엔 패키지(10)는 두개의 리드프레임의 접합으로 방열성이 하나의 리드프레임을 사용할 때보다 2배 이상으로 향상될 수 있다. 또한, 본 발명에 따른 고방열 플라스틱 큐에프엔 패키지(10)는 히트싱크(100)의 두께 변화에 관계없이, 리드프레임(310)의 에칭홀 간격에 맞추어 파인 피치(fine pitch)를 미세하게 형성할 수 있어, 두꺼운 히트싱크에도 얇은 히트싱크와 동일 개수의 입출력터미널을 형성할 수 있다. 히트싱크(100)의 파인 피치(fine pitch)는 0.3mm 내지 1mm 일 수 있다.
도 5는 본 발명에 따른 리드프레임이 접합된 다른 실시예의 단면도이다.
도 5를 참조하면, 네 개의 리드프레임(510, 520, 530, 540)이 상하로 접합되어 히트싱크(100)를 형성할 수 있다. 상부에 위치하는 제1 리드프레임(510)은 'ㅗ' 형상의 에칭홀(511, 512)을 포함하고, 그 하부에 위치하는 제2 리드프레임(520)은 'ㅜ' 형상의 에칭홀(521, 522)을 포함할 수 있다. 제1 리드프레임(510) 및 제2 리드프레임(520)이 접합되어 에칭홀(511) 및 에칭홀(521)은 서로 연결되어 십자 형상의 홀을 형성하고, 마찬가지로 에칭홀(512) 및 에칭홀(522)은 서로 연결되어 십자 형상의 홀을 형성할 수 있다.
제2 리드프레임(520) 하부 위치하는 제3 리드프레임(530)은 'ㅗ' 형상의 에칭홀(531, 532)을 포함하고, 그 하부에 위치하는 제4 리드프레임(540)은 'ㅜ' 형상의 에칭홀(541, 542)을 포함할 수 있다. 제3 리드프레임(530) 및 제4 리드프레임(540)이 접합되어 에칭홀(531) 및 에칭홀(541)은 서로 연결되어 십자 형상의 홀을 형성하고, 마찬가지로 에칭홀(532) 및 에칭홀(542)은 서로 연결되어 십자 형상의 홀을 형성할 수 있다.
또한 제2 리드프레임(520) 및 제3 리드프레임(530)이 접합되어 에칭홀(521) 및 에칭홀(531)은 서로 연결되어 일자 형상의 홀을 형성하고, 마찬가지로 에칭홀(522) 및 에칭홀(532)는 서로 연결되어 일자 형상의 홀을 형성할 수 있다.
이에 따라 본 발명에 따른 고방열 플라스틱 큐에프엔 패키지(10)는 밀폐형 리드프레임의 구조를 가지고 있어 결합 면적이 크고 강도가 강하며, 내습성이 우수한 효과가 있다. 또한, 본 발명에 따른 고방열 플라스틱 큐에프엔 패키지(10)는 네 개의 리드프레임의 접합으로 방열성이 하나의 리드프레임을 사용할 때보다 4배 이상으로 향상될 수 있다. 또한, 본 발명에 따른 고방열 플라스틱 큐에프엔 패키지(10)는 히트싱크(100)의 두께 변화에 관계없이, 리드프레임(310)의 에칭홀 간격에 맞추어 파인 피치(fine pitch)를 미세하게 형성할 수 있어, 두꺼운 히트싱크에도 얇은 히트싱크와 동일 개수의 입출력터미널을 형성할 수 있다.
도 6은 확산 접합 공정을 설명하기 위한 도면이다.
도 6을 참조하면, 복수의 리드프레임(310)은 확산접합으로 접합될 수 있다. 즉, 프레스기기(600)의 상부프레스(610) 및 하부프레스(620) 사이에 복수의 리드프레임(310)를 도 4 또는 도 5와 같이 배치하고, 상부프레스(610)에서 하부프레스(620)로 전류를 흐르게 하며, 상부프레스(610) 및 하부프레스(620)을 밀착시켜 복수의 리드프레임(310)를 접합시킬 수 있다. 프레스기기(600)를 통과한 복수의 리드프레임(310)은 도 4 또는 도 5에 도시된 바와 같은 형상을 갖는다.
도 7은 인서트 사출된 히트싱크의 단면도이다.
도 7을 참조하면, 도 4 또는 도 5와 같이 접합된 복수의 리드프레임을 인서트 사출 공정을 진행하여, 플라스틱 절연체(130, 130-2) 및 에어 캐비티 월(140)를 형성할 수 있다. 즉 도 6에 도시된 확산접합 공정이 진행된 복수의 리드프레임(310)에 인서트 사출을 하여 플라스틱 절연체(130, 130-2) 및 에어 캐비티 월(140)가 형성될 수 있다.
플라스틱 절연체(130, 130-2)는 복수의 리드프레임(310)의 에칭홀에 사출되어 형성될 수 있다. 즉 플라스틱 절연체(130)는 도 4에 도시된 에칭홀(411, 421)이 형성하는 십자 형상의 홀에 플라스틱이 게재되어 형성될 수 있고, 도 4에 도시된 에칭홀(412, 422)이 형성하는 십자 형상의 홀에 플라스틱이 게재되어 형성될 수 있다. 여기서. 사출시에 사용되는 플라스틱 소재는 바람직하게 액정고분자일 수 있다.
도 8은 인서트 사출된 히트싱크의 정면도이고, 도 9는 에어 캐비티 월(air cavity wall)이 제거된 상태에서 히트싱크의 정면도이며, 도 10은 도 8에서 AA선에 따른 단면도이고, 도 11은 도 8에서 BB선에 따른 단면도이다.
도 8 내지 도 11을 참조하면, 히트싱크(100)는 0.5mm 이상의 두께를 갖는 경우에도, 리드프레임의 최소 에칭홀 간격으로 파인 피치를 가질 수 있다. 이는 히트싱크(100)가 복수의 리드프레임이 접합되어 형성됨으로써, 두께 변화에 관계없이 리드프레임의 최소 에칭홀 간격으로 파인 피치(801)가 형성될 수 있다. 일예로, 히트싱크(100)를 구성하는 리드프레임(310)의 두께가 0.25mm이고 히트싱크(100)가 0.5mm 이상의 두께를 갖는 경우에도, 히트싱크(100)는 파인 피치(801)를 0.5mm 이하를 가질 수 있다.
도 12는 반도체 칩 및 본딩 와이어가 히트싱크에 결합된 상태를 도시한 정면도이다.
도 12를 참조하면, 본딩 와이어(30, 30-2)는 히트싱크(100)와 반도체 칩(20)을 전기적으로 연결시킨다. 본딩 와이어(30)의 일측은 반도체 디바이스(20)와 직접 연결되고, 타측은 히트싱크(100)의 입출력터미널(120)과 직접 연결될 수 있다. 즉 본딩 와이어(30)를 통해 반도체 칩(20)은 입출력터미널(120)과 전기적으로 연결될 수 있고, 본딩 와이어(30-2)를 통해 입출력터미널(120-2)과 전기적으로 연결될 수 있다. 여기서 플라스틱 절연체(130, 130-2)는 입출력터미널(120, 120-2)과 패들(100) 간의 전기적 연결을 차단한다.
이상에서 본 발명의 바람직한 실시예에 대해 도시하고 설명하였으나, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.
고방열 플라스틱 큐에프엔 패키지 10 반도체 칩 20
히트싱크(Heatsink) 100 리드(lid) 200
본딩 와이어 30, 30-2

Claims (10)

  1. 고방열 플라스틱 큐에프엔 패키지에 있어서,
    반도체 칩이 부착되는 히트싱크(Heatsink)를 포함하고,
    상기 히트싱크는,
    에칭홀이 형성된 복수의 리드프레임; 및
    상기 에칭홀에 게재된 플라스틱 절연체를 포함하고,
    상기 복수의 리드프레임은 에칭홀이 서로 연결되게 상하부로 접합되며,
    상기 플라스틱 절연체는,
    상기 복수의 리드프레임의 에칭홀에 플라스틱이 인서트 사출되어 형성되고,
    상기 복수의 리드프레임 중 가장 상부에 위치하는 제1 리드프레임의 에칭홀은 'ㅗ' 형상을 가지고, 상기 제1 리드프레임 하면에 접합된 제2 리드프레임의 에칭홀은 'ㅜ'형상의 에칭홀이 형성되어, 상기 제1 리드프레임의 에칭홀 및 상기 제2 리드프레임의 에칭홀이 연결되어 십자 형상의 홀이 형성되며,
    상기 제1 리드프레임의 하면 전영역이 상기 제 2 리드프레임의 상면 전영역과 접합되는 것을 특징으로 하는 고방열 플라스틱 큐에프엔 패키지.
  2. 삭제
  3. 제 1항에 있어서,
    상기 복수의 리드프레임은 확산접합된 것을 특징으로 하는 고방열 플라스틱 큐에프엔 패키지.
  4. 제 1항에 있어서,
    상기 복수의 리드프레임은 무산소동 소재로 형성된 것을 특징으로 하는 고방열 플라스틱 큐에프엔 패키지.
  5. 제 1항에 있어서,
    상기 복수의 리드프레임의 각각의 두께는 0.1mm 내지 0.5mm인 것을 특징으로 하는 고방열 플라스틱 큐에프엔 패키지.
  6. 제 1항에 있어서,
    상기 복수의 리드프레임은 2 내지 4장인 것을 특징으로 하는 고방열 플라스틱 큐에프엔 패키지.
  7. 제 1항에 있어서,
    상기 복수의 리드프레임의 에칭홀 간의 피치는 0.3mm 내지 1mm 이하인 것을 특징으로 하는 고방열 플라스틱 큐에프엔 패키지.
  8. 제 1항에 있어서,
    상기 히트싱크의 상부를 덮으며, 플라스틱 소재로 형성된 리드(lid)를 더 포함하는 것을 특징으로 하는 고방열 플라스틱 큐에프엔 패키지.
  9. 제 1항에 있어서,
    상기 반도체 칩 및 상기 히트싱크의 입출력터미널을 전기적으로 연결시키는 본딩 와이어를 더 포함하는 것을 특징으로 하는 고방열 플라스틱 큐에프엔 패키지.
  10. 제 1항에 있어서,
    상기 플라스틱 절연체는,
    상기 반도체 칩이 부착되는 패들 및 입출력터미널 사이를 절연시키는 것을 특징으로 하는 고방열 플라스틱 큐에프엔 패키지.
KR1020190044560A 2019-04-16 2019-04-16 고방열 플라스틱 큐에프엔 패키지 KR102225628B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190044560A KR102225628B1 (ko) 2019-04-16 2019-04-16 고방열 플라스틱 큐에프엔 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190044560A KR102225628B1 (ko) 2019-04-16 2019-04-16 고방열 플라스틱 큐에프엔 패키지

Publications (2)

Publication Number Publication Date
KR20200121686A KR20200121686A (ko) 2020-10-26
KR102225628B1 true KR102225628B1 (ko) 2021-03-12

Family

ID=73006341

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190044560A KR102225628B1 (ko) 2019-04-16 2019-04-16 고방열 플라스틱 큐에프엔 패키지

Country Status (1)

Country Link
KR (1) KR102225628B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113451250B (zh) * 2021-06-23 2022-07-12 江苏盐芯微电子有限公司 一种qfn封装框架结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041550A (ja) * 2000-07-25 2006-02-09 Mediana Electronic Co Ltd プラスチックパッケージベースの製造方法
JP2015038917A (ja) * 2013-03-28 2015-02-26 大日本印刷株式会社 リードフレーム、樹脂付きリードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101357588B1 (ko) * 2011-12-22 2014-02-04 엘지이노텍 주식회사 리드리스 프레임, 이를 포함하는 반도체 칩 패키지 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041550A (ja) * 2000-07-25 2006-02-09 Mediana Electronic Co Ltd プラスチックパッケージベースの製造方法
JP2015038917A (ja) * 2013-03-28 2015-02-26 大日本印刷株式会社 リードフレーム、樹脂付きリードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体

Also Published As

Publication number Publication date
KR20200121686A (ko) 2020-10-26

Similar Documents

Publication Publication Date Title
CN100490140C (zh) 双规引线框
US5172214A (en) Leadless semiconductor device and method for making the same
US8698291B2 (en) Packaged leadless semiconductor device
US6744124B1 (en) Semiconductor die package including cup-shaped leadframe
US8344499B2 (en) Chip-exposed semiconductor device
US20070085199A1 (en) Integrated circuit package system using etched leadframe
JP2001313363A (ja) 樹脂封止型半導体装置
JP2008199022A (ja) パワー半導体モジュールおよびその製造方法
US10707156B2 (en) Electronic device
US8368192B1 (en) Multi-chip memory package with a small substrate
JP2008130701A (ja) 配線基板とそれを用いた半導体装置及び半導体装置の製造方法
US7498195B2 (en) Multi-chip semiconductor connector assembly method
KR101077887B1 (ko) 단자 일체형 금속베이스 패키지 모듈 및 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법
KR102225628B1 (ko) 고방열 플라스틱 큐에프엔 패키지
US7102211B2 (en) Semiconductor device and hybrid integrated circuit device
KR102218766B1 (ko) 반도체 디바이스 패키지
US20230215788A1 (en) Power module and manufacturing method thereof, converter, and electronic device
KR102260622B1 (ko) 고방열 큐에프엔 패키지
JPH09186288A (ja) 半導体装置
KR102191728B1 (ko) 플랫 노리드 패키지
CN110998832B (zh) 半导体装置以及半导体模块
CN111244061A (zh) 氮化镓设备的封装结构
KR102597843B1 (ko) 하이브리드 방열 쿼드 플랫 패키지 및 하이브리드 방열 쿼드 플랫 패키지를 제조하기 위한 방법
US9129948B2 (en) Semiconductor device and method of assembling same
JP2002110889A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right