CN110223971A - 具有散热特性的三维可堆叠式半导体组体 - Google Patents

具有散热特性的三维可堆叠式半导体组体 Download PDF

Info

Publication number
CN110223971A
CN110223971A CN201810873982.3A CN201810873982A CN110223971A CN 110223971 A CN110223971 A CN 110223971A CN 201810873982 A CN201810873982 A CN 201810873982A CN 110223971 A CN110223971 A CN 110223971A
Authority
CN
China
Prior art keywords
conductive pad
group body
lead wire
metal lead
routing circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201810873982.3A
Other languages
English (en)
Inventor
林文强
王家忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yuqiao Semiconductor Co Ltd
Bridge Semiconductor Corp
Original Assignee
Yuqiao Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/908,838 external-priority patent/US20180190622A1/en
Application filed by Yuqiao Semiconductor Co Ltd filed Critical Yuqiao Semiconductor Co Ltd
Publication of CN110223971A publication Critical patent/CN110223971A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明提供一种具有散热特性的半导体组体，其包含有堆叠的半导体芯片，且半导体芯片热性导通至互连基板的导热垫，并借由接合线电性连接至互连基板。接合线从堆叠芯片间的初级路由电路延伸，并对应堆叠芯片与互连基板间的高度落差。此外，接合线可有效补偿堆叠芯片与互连基板间的热膨胀不匹配现象，因而提高产率及可靠度。

Description

具有散热特性的三维可堆叠式半导体组体
技术领域
本发明涉及一种半导体组体，尤其涉及一种将堆叠式半导体次组体热性导通至互连基板导热垫的半导体组体，其中堆叠式半导体次组体借由接合线，电性连接至互连基板。
背景技术
多媒体装置的市场趋势倾向于更迅速且更薄型化的设计需求。其中一种方法是以堆叠方式以互连两装置，以使两装置间具有最短的路由距离。由于叠置的装置间可直接相互传输，以降低延迟，故可大幅改善组体的信号完整度，并节省额外的耗能。然而，由于半导体装置易于高操作温度下发生效能劣化现象，因此若堆叠式芯片未进行适当散热，则会导致装置效能变差，且组体的可靠度及使用寿命下降。
美国专利案号5,790,384、6,984,544、7,026,719、8,971,053及9,263,332即为了此目的而揭露各种面朝面的三维堆叠式组体。然而，所述堆叠芯片并无散热途径，故紧密堆叠的芯片所产生的热会迅速累积，进而导致操作时发生立即失效的状况。此外，由于所述面朝面次组体需利用焊接材料以连接到外部环境，因此组体与互连基板间会因为弯翘或热膨胀不匹配而出现焊料裂损或错位的情况，进而导致严重的可靠度问题。
为了上述理由及以下所述的其他理由，目前亟需发展一种半导体组体，以达到高封装密度、较佳信号完整度及高散热度的要求。
发明内容
本发明的目的提供一种半导体组体，以将堆叠式半导体次组体接置于互连基板的导热垫处。由于堆叠芯片所产生的热可有效散出，故可大幅改善组体的热性效能。
半导体组体还可包括多根接合线，其从堆叠芯片间的初级路由电路延伸至互连基板，据此堆叠式次组体可电连接至外部环境。接合线可对应初级路由电路与互连基板间的高度落差，并且可有效补偿次组体与互连基板间的热膨胀不匹配现象，因而提高产率及可靠度。
依据上述及其他目的，本发明提供一种具散热性的三维半导体组体，其包括：一堆叠式半导体次组体，其包含一初级路由电路、一第一装置及一第二装置，其中(i)初级路由电路具有面向第一方向的第一表面、面向相反第二方向的第二表面、位于第一表面的第一导电垫、以及位于第二表面且电性连接至第一导电垫的第二导电垫，(ii)第一装置设置于初级路由电路的第一表面上，并借由第一导电垫，电性耦接至初级路由电路，且(iii)第二装置设置于初级路由电路的第二表面上，并借由第二导电垫，电性耦接至初级路由电路；一互连基板，其具有导热垫及多根金属引线，且金属引线设置于导热垫的周围处，其中导热垫及金属引线分别具有一面向第一方向的前侧，且导热垫的前侧借由导热材贴附至第二装置；以及多根接合线，其将初级路由电路的第一表面电性连接至金属引线的前侧。
于另一方案中，本发明更提供另一种具散热性的三维半导体组体，其包括：一堆叠式半导体次组体，其包含一初级路由电路、一第一装置及一第二装置，其中(i)初级路由电路具有面向第一方向的第一表面、面向相反第二方向的第二表面、位于第一表面的第一导电垫、以及位于第二表面且电性连接至第一导电垫的第二导电垫，(ii)第一装置设置于初级路由电路的第一表面上，并借由第一导电垫，电性耦接至初级路由电路，且(iii)第二装置设置于初级路由电路的第二表面上，并借由第二导电垫，电性耦接至初级路由电路；一互连基板，其具有一导热垫及一环绕层，其中(i)该导热垫具有面向第一方向的前侧，且导热垫的前侧借由导热材贴附至第二装置，(ii)互连基板的环绕层具有一介电层及接触垫，(iii)该介电层接合至导热垫的侧壁，且介电层具有面向第一方向的正面，(iv)接触垫设置于介电层的正面；多个端子，其电性耦接至接触垫，并设置于堆叠式半导体次组体的外围边缘周围处；以及多根接合线，其接至初级路由电路及环绕层的接触垫，以将堆叠式半导体次组体电性连接至端子。
本发明的半导体组体具有许多优点。举例来说，堆叠并电性耦接第一装置及第二装置至初级路由电路的相反两侧，可提供第一装置与第二装置间的最短互连距离。将堆叠式半导体次组体接置于互连基板的导热垫上是特别具有优势的，其原因在于，导热垫可提供第二装置散热途径。此外，将接合线接至该初级路由电路及互连基板的作法，可提供可靠的连接通道，以将组装于次组体中的装置互连至外部环境。
本发明上述及其他特征与优点可借由下述较佳实施例的详细叙述更加清楚明了。
附图说明
参考随附附图，本发明可借由下述较佳实施例的详细叙述更加清楚明了，其中：
图1、2及3分别为本发明第一实施方案中，初级路由电路与加强层接合的剖面示意图、顶部立体示意图及底部立体示意图；
图4、5及6分别为本发明第一实施方案中，图1、2及3结构上还设置第一装置及第二装置的剖面示意图、顶部立体示意图及底部立体示意图；
图7及8分别为本发明第一实施方案中，互连基板的剖面示意图及顶部立体示意图；
图9及10分别为本发明第一实施方案中，图7及8结构中还设置图4、5及6所示次组体的剖面示意图及顶部立体示意图；
图11及12分别为本发明第一实施方案中，图9及10结构还接置接合线的剖面示意图及顶部立体示意图；
图13为本发明第一实施方案中，图11及12结构还形成模封材的剖面示意图；
图14、15及16分别为本发明第一实施方案中，从图13结构裁切出半导体组体的剖面示意图、顶部立体示意图及底部立体示意图；
图17为本发明第一实施方案中，另一方案的半导体组体剖面示意图；
图18及19分别为本发明第一实施方案中，再一方案的半导体组体剖面示意图及底部立体示意图；
图20为本发明第二实施方案中，堆叠式半导体次组体剖面示意图；
图21为本发明第二实施方案中，图20结构还接置互连基板的剖面示意图；
图22为本发明第二实施方案中，图21结构还接置接合线的剖面示意图；
图23为本发明第二实施方案中，图22结构还形成模封材的剖面示意图；
图24为本发明第二实施方案中，从图23结构裁切出半导体组体的剖面示意图；
图25为本发明第二实施方案中，另一方案的半导体组体剖面示意图；
图26及27分别为本发明第三实施方案中，导线架的剖面示意图及顶部立体示意图；
图28及29分别为本发明第三实施方案中，图26及27结构还形成化合物层以完成互连基板制作的剖面示意图及顶部立体示意图；
图30及31分别为本发明第三实施方案中，图28及29结构中还接置图4、5及6所示的次组体及接合线的剖面示意图及顶部立体示意图；
图32及33分别为本发明第三实施方案中，从图30及31结构裁切出半导体组体的剖面示意图及顶部立体示意图；
图34及35分别为本发明第三实施方案中，另一方案的半导体组体剖面示意图及顶部立体示意图；
图36及37分别为本发明第三实施方案中，再一方案的半导体组体剖面示意图及顶部立体示意图；
图38为本发明第四实施方案中，导线架的剖面示意图；
图39为本发明第四实施方案中，图38结构还形成化合物层的剖面示意图；
图40为本发明第四实施方案中，图39结构还形成外部路由电路以完成互连基板制作的剖面示意图；
图41分别为本发明第四实施方案中，图40结构中还接置图4所示的次组体及接合线的剖面示意图；
图42为本发明第四实施方案中，从图41结构裁切出半导体组体并形成模封材的剖面示意图；
图43为本发明第四实施方案中，另一方案的半导体组体剖面示意图；
图44为本发明第五实施方案中，半导体组体的剖面示意图；
图45为本发明第五实施方案中，另一方案的半导体组体剖面示意图；
图46为本发明第六实施方案中，半导体组体的剖面示意图；
图47为本发明第六实施方案中，另一方案的半导体组体剖面示意图。
【符号说明】
半导体组体100、110、120、200、210、300、310、320、400、410、500、510、600、610
堆叠式半导体次组体 10
第一表面 101
第二表面 103
内侧壁 105
凹穴 107
级路由电路 11
介电层 111、382、431
第一导电垫 112
线路层 113、383
导电盲孔 114、387、388
第一导电垫 115
金属垫 116
端子垫 117
第二导电垫 119
加强层 13
开口 135
第一装置 21
第一导电凸块 213
接合线 215、61
第二装置 23
第二导电凸块 233
无源元件 24
金属柱 25
第三装置 27
第三导电凸块 273
互连基板 30、40
导线架 31
前侧 311
背侧 313
金属架 32
金属引线 33
外端 331
内端 333
水平延伸部 335
水平平坦部 336
垂直延伸部 337
导热垫 35、41
联结杆 36
化合物层 37
正面 371
背面 373
外部路由电路 38、39
重布层 381、391
柱部 411
基部 413
环绕层 43
接触垫 437
导热材 51
端子 63
模封材 71
具体实施方式
在下文中，将提供一实施例以详细说明本发明的实施方案。本发明的优点以及功效将借由本发明所揭露的内容而更为显著。在此说明所附附图简化过且做为例示用。附图中所示的元件数量、形状及尺寸可依据实际情况而进行修改，且元件的配置可能更为复杂。本发明中也可进行其他方面的实践或应用，且不偏离本发明所定义的精神及范畴条件下，可进行各种变化以及调整。
[实施例1]
图1-16为本发明第一实施例中，一种半导体组体的制作方法图，其包括一初级路由电路、一加强层、一第一装置、一第二装置、一互连基板、接合线及一模封材。
图1、2及3分别为初级路由电路11与加强层13接合的剖面示意图、顶部立体示意图及底部立体示意图。在本实施例中，该初级路由电路11为多层增层电路，且包括一介电层111及一线路层113。介电层111通常具有50微米的厚度，且可由环氧树脂、玻璃环氧树脂、聚酰亚胺、或其类似物所制成。线路层113通常是由铜制成，且侧向延伸于介电层111上，并包括延伸穿过介电层111的导电盲孔114。如图2及3所示，线路层113于第一表面101提供第一导电垫115及端子垫117，并于第二表面103提供第二导电垫119。端子垫117的垫尺寸及垫间距大于第一导电垫115的垫尺寸及垫间距，且第二导电垫119会从初级路由电路11第二表面103上的加强层13开口135显露。加强层13可由树脂、陶瓷、金属、金属复合物、或具有足够机械强度的单层或多层结构制成，以提供基板机械支撑力。
图4、5及6分别为第一装置21及第二装置23电性耦接至初级路由电路11的剖面示意图、顶部立体示意图及底部立体示意图。此阶段已完成堆叠式半导体次组体10的制作，其包括初级路由电路11、加强层13、第一装置21及第二装置23。第一装置21设置于初级路由电路11的第一表面101上，而第二装置23设置于凹穴107中，其中凹穴107由初级路由电路11的第二表面103及加强层13开口135的内侧壁105所形成。在本实施例中，第一装置21及第二装置23(绘示成裸芯片)分别借由第一导电凸块213及第二导电凸块233，电性耦接至初级路由电路11。第一导电凸块213接触第一装置21及第一导电垫115，以使第一装置21电性耦接至初级路由电路11的线路层113。第二导电凸块223接触第二装置23及第二导电垫119，以使第二装置23电性耦接至初级路由电路11的线路层113。据此，第一装置21及第二装置23可借由初级路由电路11相互电性连接。
图7及8分别为互连基板30的剖面示意图及顶部立体示意图。在此图中，该互连基板30为导线架31，其通常是由铜合金、钢或合金42(alloy42)制成，且可借由对轧制金属条(rolled metal strip)进行湿蚀刻或冲压(stamping/punching)工艺而形成。在此，可由单侧或双侧进行蚀刻工艺，以蚀穿金属条，进而将金属条制成具有预定总图案的导线架31。在此实施例中，该导线架31具有约0.15mm至1.0mm范围内的均一厚度，且包括一金属架32、多根金属引线33、一导热垫35及多个联结杆36。所述金属引线33由金属架32朝金属架32内的中央区域侧向延伸。因此，每一金属引线33具有一外端331及一内端333，其中金属引线33的外端331一体成型地连接于金属架32内侧壁，而金属引线33的内端333则朝内背离金属架32。导热垫35为一金属垫，其位于金属架32内的中央区域，并借由联结杆36连接至金属架32。
图9及10分别为图4所示的堆叠式半导体次组体10贴附至互连基板30上的剖面示意图及顶部立体示意图。图4所示的堆叠式半导体次组体10接置于互连基板30的导热垫35上，并借由导热材51，使第二装置23贴附于导热垫35的前侧311。
图11及12分别为接合线61接至堆叠式半导体次组体10及互连基板30的剖面示意图及顶部立体示意图，其通常可借由金或铜球形接合(ball bonding)或金或铝楔型接合(wedge bonding)方式，以接置接合线61。接合线61接触并电性耦接至初级路由电路11的端子垫117及互连基板30的金属引线33的前侧311。因此，第一装置21及第二装置23可借由初级路由电路11及接合线61，电性连接至互连基板30。
图13为设有模封材71的剖面示意图。该模封材71由上方覆盖并包覆初级路由电路11、加强层13、第一装置21及接合线61，并进一步延伸进入金属引线33间的空间以及导热垫35与金属引线33间的间隙。
图14、15及16分别为自金属架32分离的半导体组体100的剖面示意图、顶部立体示意图及底部立体示意图。可借由各种方法，包括化学蚀刻、机械裁切/切割或锯切，以移除金属架32。据此，可将金属架32从金属引线33的外端331分离。在此阶段中，该互连基板30包括金属引线33、导热垫35及联结杆36，其中金属引线33的外端331位于互连基板30的外围边缘处，且金属引线33的外端331侧面与模封材71的外围边缘齐平。
图17为本发明第一实施例中另一方案的半导体组体剖面示意图。该半导体组体110与图14所示结构类似，差异在于，初级路由电路11包含有轮流交替形成的多层介电层111及多层线路层113，且第一装置21借由接合线215，电性连接至初级路由电路11。在此方案中，该初级路由电路11具有位于第一表面101的第一导电垫115及金属垫116及位于第二表面103的第二导电垫119。第一装置21贴附于金属垫116上，并借由接合线215，电性连接至第一导电垫115。此外，第一导电垫115更借由接合线61，电性连接至金属引线33。
图18及19分别为本发明第一实施例中再一方案的半导体组体的剖面示意图及底部立体示意图。该半导体组体120与图14所示结构类似，差异在于，导热垫35为具有导热性的电绝缘垫，且互连基板30不包含与导热垫35一体成型的联结杆。具有导热性的电绝缘垫通常是由具有高弹性模数及低热膨胀系数(例如为2x 10-6K-1至10x 10-6K-1)的材料制成，如陶瓷、硅、玻璃或其他材料。在本实施例中，该导热垫35为厚度实质上相等于金属引线33厚度的陶瓷垫。因此，导热垫35不仅可提供主要散热，且可对第二装置23提供CTE补偿平台。
[实施例2]
图20-24为本发明第二实施例中，另一种半导体组体的制作方法图，其中导热垫具有阶梯状的外围边缘。
为了简要说明的目的，上述实施例1中任何可作相同应用的叙述都并于此，且无须再重复相同叙述。
图20为堆叠式半导体次组体10的剖面示意图，其具有初级路由电路11、加强层13、第一装置21、第二装置23、无源元件24及金属柱25。在此图中，初级路由电路11为多层增层电路，其包括轮流交替形成的一介电层111及多层线路层113。第一装置21由初级路由电路11的第一表面101，电性耦接至初级路由电路11，而第二装置23、无源元件24及金属柱25则由初级路由电路11的第二表面103，电性耦接至初级路由电路11。在本实施例中，第一装置21借由第一导电凸块213，电性耦接至初级路由电路11的第一导电垫115，而第二装置23借由第二导电凸块233，电性耦接至初级路由电路11的第二导电垫119。加强层13覆盖初级路由电路11的第二表面103，并环绕、同形被覆且包围第二装置23、无源元件24及金属柱25。或者，也可省略加强层13。
图21为图20所示的堆叠式半导体次组体10贴附于互连基板30上的剖面示意图。互连基板30类似于图7及8所示结构，差异在于，导热垫35的外围边缘呈阶梯状。在此图中，第二装置23与导热垫35热性导通，以进行散热，而金属柱25则电性连接至导热垫35，以构成接地连接。
图22为堆叠式半导体次组体10借由接合线61电性连接至互连基板30的剖面示意图。接合线61接至初级路由电路11的端子垫117及互连基板30的金属引线33，以将堆叠式半导体次组体10电性连接至互连基板30。
图23为形成模封材71的剖面示意图。模封材71由上方覆盖并包围初级路由电路11、加强层13、第一装置21及接合线61，并进一步延伸进入金属引线33间的空间及导热垫35与金属引线33间的间隙。由于模封材71于侧面方向上环绕且同形被覆导热垫35，因此模封材71于接触导热垫35阶梯状外围边缘处亦具有阶梯状横截面轮廓。据此，模封材71可稳固地与互连基板30相互接合，以避免互连基板30沿垂直方向脱离模封材71，并可避免于界面处沿垂直方向形成裂纹。
图24为自金属架32分离的半导体组体200的剖面示意图。可借由化学蚀刻、机械裁切/切割或锯切，使金属架32与金属引线33分离，以切断金属引线33间的连接，且金属引线33的外端331侧面与模封材71的外围边缘齐平。
图25为本发明第二实施例中另一方案的半导体组体剖面示意图。该半导体组体210与图24所示结构类似，差异在于，(i)第一装置21借由接合线215，电性连接至初级路由电路11，(ii)更具有第三装置27，其借由第三导电凸块273，电性耦接至初级路由电路11，(iii)导热垫35为具有导热性的电绝缘垫，且互连基板30不包含与导热垫35一体成型的联结杆。
[实施例3]
图26-33为本发明第三实施例的半导体组体制作方法图，其中金属引线具有阶梯状的外围边缘。
为了简要说明的目的，上述实施例中任何可作相同应用的叙述都并于此，且无须再重复相同叙述。
图26及27分别为导线架31的剖面示意图及顶部立体示意图，其具有金属架32、多根金属引线33及导热垫35。在本实施例中，所述金属引线33是相互平行的长条状，其一体成型地连接至金属架32，并具有阶梯状的外围边缘。该导热垫35为具有导热性的电绝缘垫，且位于金属架32内的中央区域。
图28及29分别为形成化合物层37的剖面示意图及顶部立体示意图。该化合物层37可透过将模封材涂布于金属架32内的剩余空间中而形成。据此，该化合物层37可填满金属引线33间的空间以及金属引线33与导热垫35间的间隙，以于金属引线33与导热垫35间提供稳固的接合力。此外，借由平坦化步骤，化合物层37的正面371会与金属引线33及导热垫35的前侧311呈实质上共平面，而化合物层37的背面373则与金属引线33及导热垫35的背侧313呈实质上共平面。较佳为，该化合物层37具有大于1.0GPa的弹性模数及范围约为5x 10- 6K-1至15x 10-6K-1的线性热膨胀系数。此外，由于化合物层37于侧面方向上环绕且同形被覆金属引线33，因此化合物层37于接触金属引线33阶梯状外围边缘处也具有阶梯状横截面轮廓。据此，化合物层37可稳固地与导线架31相互接合，以避免导线架31沿垂直方向脱离化合物层37，并可避免于界面处沿垂直方向形成裂纹。
此阶段已完成未裁切的互连基板30，其包括导线架31及化合物层37。
图30及31分别为图4所示堆叠式半导体次组体10电性连接至图28及29所示互连基板30的剖面示意图及顶部立体示意图。图4所示的堆叠式半导体次组体10借由导热材51，接置于互连基板30的导热垫35上，其中导热材51会与第二装置23及导热垫35接触，且堆叠式半导体次组体10借由接合线61，电性连接至金属引线33。在此，接合线61接至初级路由电路11的端子垫117及互连基板30的金属引线33。
图32及33分别为自金属架32分离的半导体组体300的剖面示意图及顶部立体示意图，其可选择性地进一步设有模封材71。可借由化学蚀刻、机械裁切/切割或锯切，使金属架32与金属引线33分离，以切断金属引线33间的连接。此外，可选择性进一步形成模封材71，以从上方覆盖且包围初级路由电路11、加强层13、第一装置21及接合线61。在此实施例中，每一金属引线33都具有一水平延伸部335，其侧向延伸至模封材71的外围边缘外，以作为外部连接用的接脚端子。
图34及35分别为本发明第三实施例中另一方案的半导体组体剖面示意图及顶部立体示意图。该半导体组体310与图32及33所示结构类似，差异在于，金属引线33向上弯折，且每一金属引线33具有水平平坦部336及垂直延伸部337。在此，垂直延伸部337由水平平坦部336的前侧311向上延伸超过模封材71的外表面。
图36及37分别为本发明第三实施例中再一方案的半导体组体的剖面示意图及顶部立体示意图。该半导体组体320与图34及35所示结构类似，差异在于，(i)此方案使用图20所示的堆叠式半导体次组体10，(ii)模封材71于侧面方向上环绕所述金属引线33的垂直延伸部337，(iii)导热垫35为具有阶梯状外围边缘的金属垫。因此，该化合物层37可稳固地与金属引线33及导热垫35相互接合，以避免金属引线33及导热垫35沿垂直方向脱离化合物层37，并可避免于界面处沿垂直方向形成裂纹。
[实施例4]
图38-42为本发明第四实施例的半导体组体制作方法图，其中该互连基板还包括外部路由电路。
为了简要说明的目的，上述实施例中任何可作相同应用的叙述都并于此，且无须再重复相同叙述。
图38为导线架31的剖面示意图。该导线架31类似于图7所示结构，差异在于，该导热垫35为具有导热性的电绝缘垫，且该导线架31不包含与导热垫35一体成型的联结杆。
图39为形成化合物层37的剖面示意图。该化合物层37填满金属引线33间的空间以及金属引线33与导热垫35间的间隙，以于金属引线33与导热垫35间提供稳固的接合力。此外，借由平坦化步骤，化合物层37的正面371会与金属引线33及导热垫35的前侧311呈实质上共平面，而化合物层37的背面373则与金属引线33及导热垫35的背侧313呈实质上共平面。
图40为形成外部路由电路38的剖面示意图，其中外部路由电路38形成于化合物层37的背面373及导热垫35与金属引线33的背侧313上，并且电性耦接至金属引线33。在此图中，该外部路由电路38为重布层381，其借由如下所述的金属图案化沉积工艺形成。首先，可借由各种技术(如电镀、无电电镀、蒸镀、溅镀或其组合)，对结构底面进行金属化，以形成单层或多层的导电层(通常为铜层)。该导电层可由Cu、Ni、Ti、Au、Ag、Al、其组合或其他合适的导电材料制成。一般而言，会于电镀导电层至所需厚度前先于结构的最底面形成晶种层，其中晶种层可由一扩散阻层及一电镀载层(plating bus layer)所构成。该扩散阻层用于抵消导电层(如铜)的氧化或侵蚀。于大多数的实例中，扩散阻层可做为下层材料的黏着加强层，并可借由物理气相沉积法(PVD)形成，例如，可溅镀形成厚度约0.01μm至0.1μm的Ti或TiW层。然而，扩散阻层也可由其他材料制成，如TaN或其他适用的材料，其厚度并不限于上述范围。电镀载层通常由相同于导电层的材料制成，其厚度范围约为0.1μm至1μm。举例说明，若导电层为铜时，电镀载层较佳为物理气相沉积法或无电电镀法所制成的铜薄膜。然而，电镀载层也可由其他适用的材料制成，如银、金、铬、镍、钨或其组合，其厚度并不限于上述范围。
于沉积晶种层后，于晶种层上形成光刻胶层(图未示)。该光刻胶层可借由湿式工艺(如旋涂工艺)或干式工艺(如压合干膜)而形成。于形成光刻胶层后，再对光刻胶层进行图案化，以形成开孔，随后于开孔中填满披覆金属(如铜)，进而形成具有均一厚度且厚度小于金属引线33的重布层381。该披覆金属层的厚度范围通常约为10μm至100μm。镀上金属后，再透过蚀刻工艺，以移除显露的晶种层，进而形成彼此电隔离的导线。
此阶段已完成未裁切的互连基板30，其包括金属架32、金属引线33、金属垫35、化合物层37及外部路由电路38。
图41为图4所示堆叠式半导体次组体10电性连接至图40所示互连基板30的剖面示意图。图4所示的堆叠式半导体次组体10借由导热材51，接置于互连基板30的导热垫35上，其中导热材51会与第二装置23及导热垫35接触，且堆叠式半导体次组体10借由接合线61，电性连接至金属引线33，其中接合线61接至初级路由电路11及互连基板30的金属引线33。
图42为自金属架32分离的半导体组体400的剖面示意图，其可选择性地进一步设有模封材71。可借由化学蚀刻、机械裁切/切割或锯切，使金属架32与金属引线33分离，以切断金属引线33间的连接。此外，可选择性进一步形成模封材71，以从上方覆盖且包围初级路由电路11、加强层13、第一装置21及接合线61。
图43为本发明第四实施例中另一方案的半导体组体剖面示意图。该半导体组体410与图42所示结构类似，差异在于，(i)导热垫35为金属垫，且外部路由电路38为增层电路，(ii)互连基板30还包括另一外部路由电路39，其位于化合物层37的正面及金属引线33与导热垫35的前侧，(iii)接合线61将堆叠式半导体次组体10电性连接至额外的外部路由电路39。在此图中，位于互连基板30底部的外部路由电路38为多层增层电路，其包括轮流交替形成的一介电层382及一线路层383，而位于互连基板30顶部的另一外部路由电路39则为厚度小于金属引线33的重布层391。介电层382由下方覆盖金属引线33、导热垫35及化合物层37。线路层383侧向延伸于介电层382上，并具有接触金属引线33的导电盲孔387，以构成电性路由，同时也具有接触导热垫35的额外导电盲孔388，以构成热传导及接地连接。该重布层391侧向延伸于化合物层37的正面及导热垫35与金属引线33的前侧上，并电性耦接至金属引线33。因此，重布层391可借由金属引线33，电性连接至线路层383。
[实施例5]
图44为本发明第五实施例的半导体组体剖面示意图。
为了简要说明的目的，上述实施例中任何可作相同应用的叙述都并于此，且无须再重复相同叙述。
该半导体组体500包括图4所示的堆叠式半导体次组体10、另一互连基板40、多根接合线61、多个端子63及选择性的模封材71，其中该互连基板40包含有一导热垫41及一环绕层43。该导热垫41绘示成金属块，且导热垫41的前侧借由导热材51，贴附至图4所示堆叠式半导体次组体10的第二装置23，同时环绕层43侧向环绕导热垫41。在本实施例中，该环绕层43为多层增层电路，其包括一介电层431及位于介电层431上的接触垫437。该介电层431接合至导热垫41侧壁，而接触垫437则沉积于介电层431的正面。接合线61接至初级路由电路11的端子垫117及环绕层43的接触垫437，以提供初级路由电路11与环绕层43间的电性连接。端子63电性耦接至接触垫437，并设置于堆叠式半导体次组体10外围边缘的周围处，以提供下一级连接用的电性接点。模封材71包覆堆叠式半导体次组体10及接合线61，并覆盖端子63侧壁的一部分。如图44所示，端子63向上延伸超过模封材71的外表面，以形成外部连接用的接脚式端子。
图45为本发明第五实施例中另一方案的半导体组体剖面示意图。该半导体组体510与图44所示结构类似，差异在于，此方案使用图25所示的堆叠式半导体次组体10，且导热垫41为具有导热性的电绝缘块。具有导热性的电绝缘块通常是由具有高弹性模数及低热膨胀系数(例如为2x10-6K-1至10x 10-6K-1)的材料制成，如陶瓷、硅、玻璃或其他材料。在本实施例中，该导热垫41为陶瓷块。
[实施例6]
图46为本发明第六实施例的半导体组体剖面示意图。
为了简要说明的目的，上述实施例中任何可作相同应用的叙述都并于此，且无须再重复相同叙述。
该半导体组体600类似于图42所示结构，差异在于，导热垫41包括一柱部411及一基部413。柱部411接触基部413，并从基部413凸起，其中柱部411的侧壁与环绕层43的介电层431接合，且柱部411贴附至第二装置23。基部413位于柱部411下方，并由柱部411朝侧面方向侧向延伸，使环绕层43的介电层431从上方覆盖基部413。在本实施例中，该柱部411的厚度范围为0.05至0.1mm，而基部413的厚度范围为0.3至3mm。较佳为，柱部411与基部413一体成型。例如，该导热垫41可为经选择性蚀刻的单一金属件或经冲压的单一金属件。借由湿式蚀刻或冲压工艺，可将导热垫41制作成包含有柱部411及基部413的形态。或者，可借由各种金属沉积技术，将柱部411沉积于基部413上，如电镀、化学气相沉积、物理气相沉积或其他方式。借此，柱部411与基部413会有一冶金界面(metallurgical interface)，且柱部411与基部41相互接触但未一体成型。
图47为本发明第六实施例中另一方案的半导体组体剖面示意图。该半导体组体610与图46所示结构类似，差异在于，本方案使用图20所示的堆叠式半导体次组体10，且端子63与模封材71的外表面于向上方向上相互齐平。
如上实施方案所示，本发明建构出一种独特的半导体组体，其包括借由接合线相互电性耦接的堆叠式半导体次组体及互连基板。为了改善散热，该互连基板较佳是包含有被金属引线或环绕层所环绕的导热垫，而堆叠式半导体次组体则贴附至互连基板的导热垫。此外，还可选择性提供模封材，以包覆堆叠式半导体次组体及接合线。为方便下文描述，在此将初级路由电路的第一表面所面向的方向定义为第一方向，而初级路由电路的第二表面所面向的方向定义为第二方向。
该堆叠式半导体次组体包括相互电性连接的第一装置及第二装置。更具体地说，该堆叠式半导体次组体还可包括一初级路由电路，其位于第一装置与第二装置之间，并且可选择性包括一加强层，其接合至该初级路由电路，并侧向环绕第二装置。该初级路由电路可为不具核心层的增层电路，以提供初步扇出路由/互连，以及第一及第二装置间的最短互连距离。较佳为，该初级路由电路为多层增层电路，其可包括至少一介电层及至少一线路层，该线路层侧向延伸于介电层上，并具有位于介电层的导电盲孔。介电层与线路层连续轮流形成，且需要的话可重复形成。据此，初级路由电路于第一表面形成有第一导电垫或选择性的端子垫，并于第二表面形成有第二导电垫。在此，第一导电垫及端子垫可借由导电盲孔，电性连接至第二导电垫。于一较佳实施例中，端子垫可用于连接接合线，且端子垫的垫尺寸及垫间距大于第一导电垫的垫尺寸及垫间距、第二导电垫的垫尺寸及垫间距、及第一装置与第二装置的I/O垫的垫尺寸及垫间距。该选择性的加强层侧向延伸至初级路由电路的外围边缘，以从第二方向对初级路由电路提供机械支撑力。加强层可同形被覆并包覆第二装置，或者加强层可具有一开口，其对准第二导电垫，以从第二方向显露初级路由电路的第二导电垫。据此，初级路由电路的第二表面与加强层开口的内侧壁会于加强层的开口中围成一凹穴，且第二装置可设置于凹穴中，并从初级路由电路的第二表面电性耦接至第二导电垫。于一较佳实施例中，该加强层的厚度实质上相等于第二装置与导电凸块相加的厚度。
第一装置及第二装置可为已封装芯片、未封装芯片或无源元件。在此，第一装置可利用习知覆晶接合工艺，以主动面朝向初级路由电路方式，借由导电凸块电性耦接至初级路由电路，且未有金属化盲孔接触第一装置。或者，第一装置可利用打线工艺，以主动面背向初级路由电路方式，借由接合线电性耦接至初级路由电路，同样地，主动面朝向初级路由电路的第二装置也可利用习知覆晶接合工艺，借由导电凸块电性耦接至初级路由电路，且未有金属化盲孔接触第二装置。于一较佳实施例中，该第二装置设置于加强层的开口内，且第二装置的外围边缘与加强层开口的内侧壁保持距离。
互连基板可包括一导线架及一选择性的化合物层，其中化合物层与导线架接合。该导线架主要包括一导热垫及多根金属引线，其中导热垫贴附至第二装置，而金属引线则借由接合线，从初级路由电路的第一表面电性连接至堆叠式半导体次组体。所述金属引线环绕导热垫的侧壁，并可作为水平及垂直的信号传导路径，或者提供能量传递及返回的接地/电源面。较佳为，所述金属引线具有平坦的前侧及平坦的背侧，且金属引线的前侧于第一方向上与导热垫平坦的前侧呈实质上共平面，同时金属引线的背侧于第二方向上与导热垫平坦的背侧呈实质上共平面。该选择性的化合物层会填满金属引线间的空间及导热垫与金属引线间的间隙，且导热垫及金属引线于第一方向及第二方向上未被化合物层所覆盖。更具体地说，化合物层的正面与导热垫及金属引线的前侧于第一方向上呈实质上共平面，而化合物层的背面则与导热垫及金属引线的背侧于第二方向上呈实质上共平面。或者，金属引线间的空间及导热垫与金属引线间的间隙，可被用于包覆堆叠式半导体次组体及接合线的选择性模封材填满。
金属引线侧向延伸于初级路由电路的外围边缘外，且每一金属引线的内端朝向导热垫的侧壁，而外端则比内端更加远离导热垫。金属引线的前侧与背侧间的厚度范围通常约为0.15mm至1.0mm，其厚度大于初级路由电路的线路层厚度。此外，金属引线可侧向延伸至模封材及/或化合物层的外围边缘，或者金属引线可具有水平延伸部，其侧向延伸超过模封材及/或化合物层的外围边缘。或者，金属引线可为弯折状，其具有一水平平坦部及一垂直延伸部。于一较佳实施例中，该水平平坦部的前侧及背侧可与导热垫的前侧及背侧呈实质上共平面，而垂直延伸部则由水平平坦部的前侧凸出，并且朝第一方向延伸超过模封材的外表面。因此，环绕堆叠式半导体次组体外围边缘的垂直延伸部可提供外部电性接点，用以下一级电性连接。于裁切金属架前，金属引线一体成形地与金属架连接。较佳为，于提供化合物层或模封材后，将金属引线与金属架分离。为使金属引线与化合物层间或金属引线与模封材间稳固接合，金属引线可具有与化合物层或模封材接合的阶梯状外围边缘。因此，化合物层或模封材于接触金属引线处也具有阶梯状横截面轮廓，以避免金属引线沿垂直方向脱离化合物层或模封材，并可避免于界面处沿第一及第二方向形成裂纹。
导热垫可为金属垫或具导热性的电绝缘垫，以作为主要热传导平台，供第二装置贴附于上，使第二装置所产生的热可散出。于裁切前，该金属垫可借由联结杆连接至金属架。此外，具导热性的电绝缘垫可由陶瓷、硅、玻璃或其他材料制成，且通常具有高弹性模数及低热膨胀系数(例如为2x10-6K-1至10x 10-6K-1)。据此，具导热性的电绝缘垫的热膨胀系数可与接置其上的第二装置相匹配，以对第二装置提供CTE补偿平台，且可大幅补偿或降低CTE不匹配所导致的内部应力。同样地，导热垫的外围边缘可呈阶梯状，而化合物层或模封材于接触导热垫处也具有阶梯状横截面轮廓，以避免导热垫沿垂直方向脱离化合物层或模封材，并可避免于界面处沿第一及第二方向形成裂纹。
互连基板还可包括一外部路由电路，其设置于化合物层的背面上，并电性耦接至金属引线。因此，电性讯号可从边缘处的引线重新布线至预定位置。该外部路由电路可为借由光刻工艺金属沉积而成的重布层，其具有小于金属引线厚度的均一厚度。在一较佳实施例中，该重布层接触并侧向延伸于化合物层的背面上，并进一步侧向延伸至金属引线的背侧上，且选择性地进一步侧向延伸至导热垫背侧上。或者，该外部路由电路可为多层增层电路，其覆盖化合物层的背面及金属引线与导热垫的背侧。该增层电路可包括至少一介电层及至少一线路层，该线路层延伸穿过介电层，以形成导电盲孔，并侧向延伸于介电层上。据此，线路层可借由与金属引线接触的导电盲孔，电性耦接至金属引线，并可借由与导热垫接触的导电盲孔，热性导通至导热垫及/或接地连接至导热垫。介电层与线路线连续轮流形成，且需要的话可重复形成。
互连基板还可包括一额外的外部路由电路，其设置于化合物层的正面，并电性耦接至金属引线。借由化合物层两侧上的双重外部路由电路，便可提高互连基板的布线灵活度。该额外的外部路由电路可为借由光刻工艺金属沉积而成的重布层，其具有小于金属引线厚度的均一厚度。于一较佳实施例中，该额外的重布层接触并侧向延伸于化合物层的正面上，并进一步侧向延伸至金属引线的前侧上，且选择性地进一步侧向延伸至导热垫前侧上。因此，双重外部路由电路可借由金属引线相互电性连接。
导热垫可与环绕层组合作为一互连基板，以对第二装置提供主要热传导平台，并提供与初步路由电路连接的电性接点。该导热垫可为金属块或具导热性的电绝缘块，且环绕层侧向环绕导热垫的侧壁。于一较佳实施例中，该导热垫包括一柱部及一基部，且第二装置贴附于导热垫的柱部上。该柱部与该基部可一体成型成单一构件，并由相同材料制成。该柱部接触基部，并从基部凸出，且柱部的侧壁接合至环绕层，而基部则由柱部侧向延伸至环绕层的外围边缘，并于第一方向上被环绕层所覆盖。据此，柱部可提供用以供装置贴附的一平台，而基部则提供面积大于柱部面积的散热面，并且对组体提供机械支撑力，以避免弯翘。
互连基板的环绕层可为不具核心层的增层电路，以提供可借由接合线与初级路由电路连接的电性接点。较佳为，该环绕层可为多层增层电路，并包括至少一介电层及至少一线路层，该线路层侧向延伸于介电层上。介电层与线路层连续轮流形成，且需要的话可重复形成。据此，该环绕层可形成有电性接点，其可借由接合线电性连接至初级路由电路。为用于下一级连接，还可提供多个端子，以与环绕层的接触垫电性连接。于一较佳实施例中，端子的厚度大于初级路由电路的厚度加上第一及第二装置的厚度，并朝第一方向延伸超过模封材的外表面。或者，端子的外表面可与模封材的外表面齐平。据此，端子可提供电性接点，进而可由第一方向进行外部连接。
接合线可提供初级路由电路与互连基板间的电性连接。更具体地说，接合线可从初级路由电路的第一表面及金属引线/环绕层前侧，将初级路由电路电性连接至金属引线或环绕层的接触垫。例如，当堆叠式半导体次组体组装于具有金属引线的互连基板上时，接合线可接至初级路由电路的第一表面及金属引线的前侧。或者，接合线可接至初级路由电路的第一表面及金属引线前侧上的额外的外部路由电路。同样地，当堆叠式半导体次组体组装于具有环绕层接合至导热垫的互连基板上时，接合线可接至初级路由电路的第一表面及环绕层前侧处的接触垫。据此，借由接合线，第一装置及第二装置可电性连接至互连基板的金属引线或环绕层，用以下一级连接。
“覆盖”一词意指于垂直及/或侧面方向上不完全以及完全覆盖。例如，在一较佳实施方案中，导热垫的基部于第二方向上覆盖环绕层，不论另一元件是否位于基部与环绕层间。
“贴附于...上”及“接置于...上”一词包括与单一或多个元件间的接触与非接触。例如，于一较佳实施方案中，第二装置可贴附于导热垫上，不论第二装置是否与导热垫以一导热材相隔。
“电性连接”及“电性耦接”的词意指直接或间接电性连接。例如，在一较佳实施方案中，第一装置及第二装置可借由初级路由电路、环绕层及接合线，电性连接至端子，但第一装置及第二装置不与端子接触。
“第一方向”及“第二方向”并非取决于半导体组体的定向，凡本领域技术人员即可轻易了解其实际所指的方向。例如，初级路由电路的第一表面面朝第一方向，而初级路由电路的第二表面面朝第二方向，此与半导体组体是否倒置无关。因此，该第一及第二方向彼此相反且垂直于侧面方向。
本发明的半导体组体具有许多优点。初级路由电路可对第一装置与第二装置提供初级的扇出路由/互连，并于第一装置与第二装置间提供最短的互连距离。加强层可对初级路由电路提供机械支撑力。导热垫可提供散热途径，以将第二装置所产生的热散出。金属引线或者环绕层与端子的结合可提供进一步路由，以提高组体的布线灵活度。由于初级路由电路是借由接合线，连接至金属引线或环绕层，而不是直接借由增层工艺进行连接，故此简化的工艺步骤可降低制作成本。借由此方法制备成的半导体组体为可靠度高、价格低廉、且非常适合大量制造生产。
本发明的制作方法具有高度适用性，且以独特、进步的方式结合运用各种成熟的电性及机械性连接技术。此外，本发明的制作方法不需昂贵工具即可实施。因此，相较于传统技术，此制作方法可大幅提升产量、良率、效能与成本效益。
在此所述的实施例为例示之用，其中所述实施例可能会简化或省略本技术领域已熟知的元件或步骤，以免模糊本发明的特点。同样地，为使附图清晰，附图也可能省略重复或非必要的元件及元件符号。

Claims (22)

1.一种三维半导体组体，其包括：
一堆叠式半导体次组体，其包含一初级路由电路、一第一装置及一第二装置，其中(i)该初级路由电路具有面向一第一方向的一第一表面、面向一相反第二方向的一第二表面、位于该第一表面的第一导电垫、以及位于该第二表面且电性连接至所述第一导电垫的第二导电垫，(ii)该第一装置设置于该初级路由电路的该第一表面上，并借由所述第一导电垫，电性耦接至该初级路由电路，且(iii)该第二装置设置于该初级路由电路的该第二表面上，并借由所述第二导电垫，电性耦接至该初级路由电路；
一互连基板，其具有一导热垫及多根金属引线，且所述金属引线设置于该导热垫的周围处，其中该导热垫及所述金属引线分别具有面向该第一方向的一前侧，且该导热垫的该前侧借由一导热材贴附至该第二装置；以及
多根接合线，其将该初级路由电路的该第一表面电性连接至所述金属引线的所述前侧。
2.如权利要求1所述的半导体组体，其中，该堆叠式半导体次组体还包括一加强层，其接合至该初级路由电路，并侧向环绕该第二装置。
3.如权利要求2所述的半导体组体，其中，(i)该加强层具有一开口，(ii)该初级路由电路的该第二表面的一部份与该加强层的该开口的内侧壁于该加强层的该开口中构成一凹穴，且(iii)该第二装置设置于该凹穴中。
4.如权利要求1所述的半导体组体，还包括一模封材，其包覆该第一装置、所述接合线及该初级路由电路。
5.如权利要求4所述的半导体组体，其中，该模封材更延伸进入所述金属引线间的空间及该导热垫与所述金属引线间的间隙。
6.如权利要求4所述的半导体组体，其中，所述金属引线各自具有一水平延伸部，其延伸超过该模封材的外围边缘。
7.如权利要求1所述的半导体组体，其中，该互连基板更具有一化合物层，其填入所述金属引线间的空间及该导热垫与所述金属引线间的间隙，且该化合物层的正面与该导热垫的该前侧及所述金属引线的所述前侧呈实质上共平面。
8.如权利要求1所述的半导体组体，其中，所述金属引线各自具有一垂直延伸部，其由所述金属引线的该前侧朝该第一方向延伸。
9.如权利要求8所述的半导体组体，还包括一模封材，其包覆该第一装置、所述接合线及该初级路由电路，且该模封材具有面向该第一方向的一外表面，其中所述金属引线的所述垂直延伸部朝该第一方向，延伸超过该模封材的该外表面。
10.如权利要求1所述的半导体组体，其中，该导热垫为一具导热性的电绝缘垫或一金属垫。
11.如权利要求5所述的半导体组体，其中，该导热垫与所述金属引线的至少一者具有与该模封材接合的阶梯状外围边缘。
12.如权利要求7所述的半导体组体，其中，该导热垫与所述金属引线的至少一者具有与该化合物层接合的阶梯状外围边缘。
13.如权利要求1所述的半导体组体，其中，该第一装置借由第一导电凸块或额外接合线，电性连接至所述第一导电垫，而该第二装置借由第二导电凸块，电性连接至所述第二导电垫。
14.如权利要求7所述的半导体组体，其中，该互连基板更具有一外部路由电路，其设置于该化合物层的背面，并电性耦接至所述金属引线。
15.如权利要求14所述的半导体组体，其中，该互连基板更具有一额外的外部路由电路，其设置于该化合物层的该正面，并电性耦接至所述金属引线，且所述接合线借由该额外的外部路由电路，电性连接至所述金属引线。
16.一种三维半导体组体，其包括：
一堆叠式半导体次组体，其包含一初级路由电路、一第一装置及一第二装置，其中(i)该初级路由电路具有面向一第一方向的一第一表面、面向一相反第二方向的一第二表面、位于该第一表面的第一导电垫、以及位于该第二表面且电性连接至所述第一导电垫的第二导电垫，(ii)该第一装置设置于该初级路由电路的该第一表面上，并借由所述第一导电垫，电性耦接至该初级路由电路，且(iii)该第二装置设置于该初级路由电路的该第二表面上，并借由所述第二导电垫，电性耦接至该初级路由电路；
一互连基板，其具有一导热垫及一环绕层，其中(i)该导热垫具有面向该第一方向的一前侧，且该导热垫的该前侧借由一导热材，贴附至该第二装置，(ii)该环绕层具有一介电层及接触垫，(iii)该介电层接合至该导热垫的侧壁，且该介电层具有面向该第一方向的一正面，且(iv)所述接触垫设置于该介电层的该正面；
多个端子，其电性耦接至所述接触垫，并设置于该堆叠式半导体次组体的外围边缘周围处；以及
多根接合线，其接至该初级路由电路及该环绕层的所述接触垫，以将该堆叠式半导体次组体电性连接至所述端子。
17.如权利要求16所述的半导体组体，其中，该堆叠式半导体次组体还包括一加强层，其接合至该初级路由电路，并侧向环绕该第二装置。
18.如权利要求16所述的半导体组体，还包括一模封材，其包覆该第一装置、所述接合线及该初级路由电路，并至少部分覆盖所述端子的侧壁。
19.如权利要求18所述的半导体组体，其中，所述端子朝该第一方向，延伸超过该模封材的外表面。
20.如权利要求16所述的半导体组体，其中，该导热垫为一金属块或一具导热性的电绝缘块。
21.如权利要求16所述的半导体组体，其中，该导热垫具有一柱部及一基部，该柱部接触该基部，并从该基部凸出，且该柱部的侧壁接合至该环绕层的该介电层，而该基部自该柱部朝侧面方向侧向延伸，并于该第一方向上被该环绕层的该介电层覆盖。
22.如权利要求16所述的半导体组体，其中，该第一装置借由第一导电凸块或额外接合线，电性连接至所述第一导电垫，而该第二装置借由第二导电凸块，电性连接至所述第二导电垫。
CN201810873982.3A 2018-03-01 2018-08-02 具有散热特性的三维可堆叠式半导体组体 Withdrawn CN110223971A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/908,838 2018-03-01
US15/908,838 US20180190622A1 (en) 2014-03-07 2018-03-01 3-d stacking semiconductor assembly having heat dissipation characteristics

Publications (1)

Publication Number Publication Date
CN110223971A true CN110223971A (zh) 2019-09-10

Family

ID=67822246

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810873982.3A Withdrawn CN110223971A (zh) 2018-03-01 2018-08-02 具有散热特性的三维可堆叠式半导体组体

Country Status (2)

Country Link
CN (1) CN110223971A (zh)
TW (1) TW201937673A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023075952A1 (en) * 2021-11-01 2023-05-04 Micron Technology, Inc. Semiconductor device assemblies including monolithic silicon structures for thermal dissipation and methods of making the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1160934A (zh) * 1996-03-27 1997-10-01 三菱电机株式会社 半导体器件及其制造方法
US20030001252A1 (en) * 2000-03-25 2003-01-02 Ku Jae Hun Semiconductor package including stacked chips
US6775145B1 (en) * 2003-05-14 2004-08-10 Cyntec Co., Ltd. Construction for high density power module package (case II)
US20080315372A1 (en) * 2007-06-20 2008-12-25 Stats Chippac, Ltd. Wafer Level Integration Package
CN101877334A (zh) * 2009-04-28 2010-11-03 钰桥半导体股份有限公司 具散热增益的半导体装置
CN104681504A (zh) * 2013-11-29 2015-06-03 意法半导体研发(深圳)有限公司 具有第一和第二接触焊盘的电子设备及相关方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1160934A (zh) * 1996-03-27 1997-10-01 三菱电机株式会社 半导体器件及其制造方法
US20030001252A1 (en) * 2000-03-25 2003-01-02 Ku Jae Hun Semiconductor package including stacked chips
US6775145B1 (en) * 2003-05-14 2004-08-10 Cyntec Co., Ltd. Construction for high density power module package (case II)
US20080315372A1 (en) * 2007-06-20 2008-12-25 Stats Chippac, Ltd. Wafer Level Integration Package
CN101877334A (zh) * 2009-04-28 2010-11-03 钰桥半导体股份有限公司 具散热增益的半导体装置
CN104681504A (zh) * 2013-11-29 2015-06-03 意法半导体研发(深圳)有限公司 具有第一和第二接触焊盘的电子设备及相关方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023075952A1 (en) * 2021-11-01 2023-05-04 Micron Technology, Inc. Semiconductor device assemblies including monolithic silicon structures for thermal dissipation and methods of making the same

Also Published As

Publication number Publication date
TW201937673A (zh) 2019-09-16

Similar Documents

Publication Publication Date Title
US20200091116A1 (en) 3-d stacking semiconductor assembly having heat dissipation characteristics
US10177090B2 (en) Package-on-package semiconductor assembly having bottom device confined by dielectric recess
TWI261906B (en) Semiconductor device having a wire bond pad and method therefor
US7768075B2 (en) Semiconductor die packages using thin dies and metal substrates
CN104810320B (zh) 半导体组件及其制作方法
KR100851931B1 (ko) 반도체 패키지용의 개선된 상호접속 구조
US20170263546A1 (en) Wiring board with electrical isolator and base board incorporated therein and semiconductor assembly and manufacturing method thereof
CN101290930B (zh) 包含半导体芯片叠层的半导体器件及其制造方法
US10546808B2 (en) Methods of making wiring substrate for stackable semiconductor assembly and making stackable semiconductor assembly
US9230901B2 (en) Semiconductor device having chip embedded in heat spreader and electrically connected to interposer and method of manufacturing the same
US20180166373A1 (en) Method of making wiring board with interposer and electronic component incorporated with base board
KR20020044590A (ko) 솔더링형 패드 및 와이어 본딩형 패드를 가진 금속 재분배층
JP2001203316A5 (zh)
TWI657546B (zh) 設有電隔離件及基底板之線路板、其半導體組體及其製法
TW201715666A (zh) 介電材凹穴內設有半導體元件之面朝面半導體組體
CN109686715A (zh) 适用于可堆叠式半导体组件的具有凹穴的互连基板及其制法
US20180359886A1 (en) Methods of making interconnect substrate having stress modulator and crack inhibiting layer and making flip chip assembly thereof
US20180040531A1 (en) Method of making interconnect substrate having routing circuitry connected to posts and terminals
TW200847363A (en) Structure of pachaging substrate and package structure thereof having chip embedded therein
CN110223971A (zh) 具有散热特性的三维可堆叠式半导体组体
JP5716415B2 (ja) 半導体装置の製造方法
KR20110135075A (ko) 반도체 소자의 제조 방법
CN110087393A (zh) 中介层及电性元件并于基底板中的线路板制法
US20180130723A1 (en) Leadframe substrate with electronic component incorporated therein and semiconductor assembly using the same
TWI704848B (zh) 具有嵌埋式元件及加強層之線路板、其製法及其面朝面半導體組體

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20190910

WW01 Invention patent application withdrawn after publication