KR102219689B1 - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR102219689B1
KR102219689B1 KR1020130143565A KR20130143565A KR102219689B1 KR 102219689 B1 KR102219689 B1 KR 102219689B1 KR 1020130143565 A KR1020130143565 A KR 1020130143565A KR 20130143565 A KR20130143565 A KR 20130143565A KR 102219689 B1 KR102219689 B1 KR 102219689B1
Authority
KR
South Korea
Prior art keywords
encapsulation layer
bonding
substrate
semiconductor device
sealing
Prior art date
Application number
KR1020130143565A
Other languages
English (en)
Other versions
KR20140074202A (ko
Inventor
요시유키 토모나가
미츠루 오오이다
카츠미 와타나베
히데나리 사토
Original Assignee
가부시키가이샤 앰코테크놀로지재팬
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 앰코테크놀로지재팬 filed Critical 가부시키가이샤 앰코테크놀로지재팬
Publication of KR20140074202A publication Critical patent/KR20140074202A/ko
Application granted granted Critical
Publication of KR102219689B1 publication Critical patent/KR102219689B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

저열저항화 및 고밀도화를 동시에 달성하여, 내열성이 뛰어난 반도체 장치 및 그 제조 방법을 제공한다.
이면에 복수의 외부 단자를 가지고 표면에 복수의 외부 단자와 전기적으로 접속된 복수의 본딩 단자를 가지는 기판과, 기판의 표면 상에 탑재되어, 표면에 복수의 본딩 패드를 가지는 반도체 칩과, 복수의 본딩 패드 간 또는 복수의 본딩 단자와 복수의 본딩 패드 간을 각각 접속하는 복수의 본딩 와이어와, 기판의 표면과, 복수의 본딩 와이어와, 반도체 칩을 봉지(封止)하는 제1 봉지층과, 제1 봉지층 상에 형성되어, 제1 봉지층보다 열전도율이 높은 제2 봉지층을 구비한다.

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은, 반도체 장치 및 그 제조 방법에 관한 것이다. 특히, 발열이 큰 반도체 칩을 봉지(封止)하는, 저열저항화 및 고밀도화를 동시에 달성한 반도체 패키지와 그 제조 방법에 관한 것이다.
종래부터, 그래픽 프로세서 등의 비교적 발열이 큰 반도체 칩용의 패키지로서, 방열판을 내장하는 패키지가 알려져 있었다. 방열판의 상면이 완전히 노출하는 패키지로서, 예를 들면, 일본 특개 2012-94592호 기재의 반도체 장치가 알려져 있었지만, 노출한 방열판과 봉지재의 열팽창율이 다르다는 점에서 변형이 발생하기 때문에, 방열판과 봉지재와의 밀착 강도에 문제가 있어, 방열판을 패키지 내부에 봉지하는 것이 요망되고 있었다.
특허 문헌 1: 일본 특개 2012-94592호 공보
방열판을 패키지 내부에 봉지하는 종래의 BGA 패키지의 단면의 일례를 도 5에 나타낸다. 즉, 방열판을 패키지 내부에 봉지하는 종래의 BGA 패키지는, 기판(10)과, 이 기판(10)에 접착제(14)에 의해 고착된 반도체 칩(13)과, 본딩 와이어(15)와, 반도체 칩(13) 상에 배치된 스페이서(16)와, 이 스페이서(16) 상에 접착제(17)에 의해 고착된 방열판(18)과, 이것들을 봉지하는 봉지재로 된 봉지층(19)으로 구성되어 있다.
기판(10)의 이면에는 복수의 외부 단자(12)가 형성되고, 표면에는 외부 단자(12)와 전기적으로 접속된 복수의 본딩 단자(11)가 형성되고 있다. 반도체 칩(13)은 표면에 복수의 본딩 패드(21)(도 6)가 형성되고 있으며, 이 본딩 패드(21)와 본딩 단자(11)가, 본딩 와이어(15)에 의해 접속된다.
이러한 구성에서는, 봉지재는 마지막에 주입되기 때문에, 방열판(18)과 반도체 칩(13)과의 사이에 보이드(void)가 형성되어, 내열성이 열화해 버릴 우려가 있었다.
게다가, 이러한 구성에서는, 반도체 칩(13)의 표면에 스페이서(16)를 형성할 필요가 있었으므로, 본딩 와이어의 리딩(leading)에 제한이 있었다. 즉, 도 6에 도시한 바와 같이, 반도체 칩(13) 표면의 본딩 패드(22, 23) 사이를 접속하는 본딩 패드 간 본딩 와이어(20)를 마련하는 것이 곤란했다.
도 6과 같은 본딩 패드 간 본딩 와이어(20)를 마련하는 경우는, 방열판을 반도체 칩과 함께 봉지하는 것이 곤란했다. 그래서, 도 7의 단면도와 같은 구성으로 하지 않을 수 없지만, 봉지 부재로서, 고열 전도 봉지 부재를 이용하는 것이 검토되었다. 그렇지만, 고열 전도 봉지 부재는 점성이 높고, 봉지성의 악화로 와이어 스윕(wire sweep)이 크고, 본딩 와이어 간의 전기적 쇼트를 유발하는 문제가 생기고 있었다.
본 발명은, 상기 과제에 따라 이루어진 것이며, 저열저항화 및 고밀도화를 동시에 달성하여, 내열성이 뛰어난 반도체 장치 및 그 제조 방법을 제공하는 것을 목적으로 한다. 게다가, 본딩 와이어의 배치의 자유도가 크고, 또는, 와이어 스윕의 문제가 생기지 않는 반도체 장치 및 그 제조 방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해서, 본 발명의 일실시 형태의 반도체 장치는, 이면에 복수의 외부 단자를 가지고 표면에 복수의 외부 단자와 전기적으로 접속된 복수의 본딩 단자를 가지는 기판과, 기판의 표면 상에 탑재되어, 표면에 복수의 본딩 패드를 가지는 반도체 칩과, 복수의 본딩 패드 간 또는 복수의 본딩 단자와 복수의 본딩 패드 간을 각각 접속하는 복수의 본딩 와이어와, 기판의 표면과, 복수의 본딩 와이어와, 반도체 칩을 봉지(封止)하는 제1 봉지층과, 제1 봉지층 상에 형성되어, 제1 봉지층보다 열전도율이 높은 제2 봉지층을 구비하는 것을 특징으로 한다.
제1 봉지층 상에 접착제로 고착되어, 제2 봉지층에 의해 포위되는 방열판을 구비하는 것이 바람직하고, 접착제의 열전도율은, 제1 봉지층의 열전도율보다 높은 것이 바람직하다.
본 발명의 일실시 형태의 반도체 장치는, 이면에 복수의 외부 단자를 가지고 표면에 복수의 외부 단자와 전기적으로 접속된 복수의 본딩 단자를 가지는 기판과, 기판의 표면 상에 탑재되어, 표면에 복수의 본딩 패드를 가지는 반도체 칩과, 복수의 본딩 패드 간 또는 복수의 본딩 단자와 복수의 본딩 패드 간을 각각 접속하는 복수의 본딩 와이어와, 기판의 표면과, 복수의 본딩 와이어와, 반도체 칩을 봉지하는 제1 봉지층과, 제1 봉지층 상에 접착제로 고착된 방열판과, 제1 봉지층 상에 형성되어, 방열판을 봉지하는, 제1 봉지층과는 별도로 형성된 제2 봉지층을 구비하는 것을 특징으로 한다.
게다가, 본 발명의 일실시 형태의 반도체 장치의 제조 방법은, 이면에 복수의 외부 단자를 가지고 표면에 복수의 외부 단자와 전기적으로 접속된 복수의 본딩 단자를 가지는 기판 상에, 표면에 복수의 본딩 패드를 가지는 반도체 칩을 탑재하고, 복수의 본딩 패드 간 또는 복수의 본딩 단자와 복수의 본딩 패드 간을 각각 복수의 본딩 와이어로 접속하고, 기판의 표면과, 복수의 본딩 와이어와, 반도체 칩을 봉지하는 제1 봉지층을 형성하고, 제1 봉지층 상에, 제1 봉지층보다 열전도율이 높은 제2 봉지층을 형성하는 것을 특징으로 한다.
제1 봉지층을 형성한 후, 제1 봉지층 상에 접착제로 방열판을 고착하고, 이 방열판 상에 제2 봉지층을 형성하는 것이 바람직하다. 또, 제1 봉지층을 구성하는 봉지층의 봉지 시의 점성은 제2 봉지층을 구성하는 봉지층의 봉지 시의 점성보다 낮은 것이 바람직하다.
게다가, 본 발명의 일실시 형태의 반도체 장치의 제조 방법은, 이면에 복수의 외부 단자를 가지고 표면에 복수의 외부 단자와 전기적으로 접속된 복수의 본딩 단자를 가지는 기판 상에, 표면에 복수의 본딩 패드를 가지는 반도체 칩을 탑재하고, 복수의 본딩 패드 간 또는 복수의 본딩 단자와 복수의 본딩 패드 간을 각각 복수의 본딩 와이어로 접속하고, 기판의 표면과, 복수의 본딩 와이어와, 반도체 칩을 봉지하는 제1 봉지층을 형성하고, 제1 봉지층 상에 접착제로 방열판을 고착하고, 제1 봉지층 및 방열판 상에 제2 봉지층을 형성하는 것을 특징으로 한다.
본 발명에 의하면, 저열저항화 및 고밀도화를 동시에 달성하여, 내열성이 뛰어난 반도체 장치 및 그 제조 방법을 제공할 수 있다. 게다가, 본딩 와이어의 배치의 자유도가 크고, 또는, 와이어 스윕의 문제가 생기지 않는 반도체 장치 및 그 제조 방법을 제공할 수 있다.
도 1은　본 발명의 일실시 형태의 반도체 장치의 단면도이다.
도 2는　본 발명의 일실시 형태의 반도체 장치의 평면도이다.
도 3은　본 발명의 일실시 형태의 반도체 장치의 단면도이다.
도 4는　본 발명의 일실시 형태의 반도체 장치의 단면도이다.
도 5는　종래 예의 반도체 장치의 단면도이다.
도 6은　종래 예의 반도체 장치의 평면도이다.
도 7은　종래 예의 반도체 장치의 단면도이다.
이하, 본 발명의 실시 형태를, 도 1~4를 참조하면서 설명한다. 덧붙여, 실시 형태에서 동일 구성 요소에는 동일 부호를 붙여 실시 형태 간에 중복하는 설명은 생략한다.
도 1은, 본 발명의 일실시 형태의 BGA 패키지인 반도체 장치(1)의 단면도이다. 도 2는, 본 발명의 일실시 형태의 BGA 패키지인 반도체 장치(1)의 평면도(단, 봉지층(30) 형성 전)이다. 이 BGA 패키지는, 기판(인터포저(interposer), 10)과, 이 기판(10)에 접착제(14)에 의해 고착된 반도체 칩(13)과, 본딩 와이어(15) 및 본딩 패드 간 본딩 와이어(20)와, 이것들을 일반적인 봉지재로 봉지(封止)하는 봉지층(191)으로 이루어진다. 게다가, 이 봉지층(191)의 표면에 접착제(17)에 의해 고착된 방열판(18)과, 이것들을 고열 전도 봉지재로 봉지하는 봉지층(30)으로 이루어진다.
기판(10)은 유리 강화 에폭시 기판(PCB) 또는 폴리이미드 필름으로 구성되고, 그 이면에는 복수의 외부 단자 패턴(121)이 존재하고, 이것에는 땜납 볼(122)이 부가되는 것에 의해 BGA 패턴이 형성된다. 표면에는 외부 단자(12)와 전기적으로 접속된 복수의 본딩 단자(11)가 형성되고 있다. 반도체 칩(13)은 표면에 복수의 본딩 패드(21)가 형성되고 있으며, 이 본딩 패드와 본딩 단자(11)가, 본딩 와이어(15)에 의해 접속된다. 게다가, 반도체 칩(13)은 표면에 한층 더 복수의 본딩 패드(22, 23)가 형성되고 있으며, 이 본딩 패드 간은, 본딩 패드 간 와이어(20)에 의해 접속된다.
반도체 칩(13)을 기판(10) 상에 고착하는 접착제의 재료로서는, 은 페이스트(silver paste), 다이 어태치 필름(die attach film) 등이 바람직하지만, 반도체 칩과 기판과의 접합성을 유지할 수 있는 재료이면 무방하다. 본딩 와이어의 재료는 도전성이 뛰어난 재료, 예를 들면, 금 와이어나 구리 와이어가 바람직하지만, 필요한 도전성 및 접속성을 가지는 재료이면 무방하다.
봉지층(191)에 이용하는 일반적인 봉지재는, 필러를 분산시킨 에폭시 수지에 의해 구성되며, 필러로서 실리카(silica)를 이용하고, 그 열전도율은 1wt/mK 정도이다. 한편, 봉지층(30)에 이용하는 고열 전도 봉지재도 필러를 분산시킨 에폭시 수지에 의해 구성되지만, 필러로서 알루미늄이나 알루미나(alumina)를 이용하고, 그 열전도율은 3~4wt/mK 정도이다. 일반적인 봉지재와 비교해 열전도율이 높은 대신에 절연성이 좋지 않으므로(저항율이 낮다), 본딩 와이어와는 접촉하지 않는 구조로 되어 있다.
방열판(18)은, 바람직하게는 두께 0.5mm 정도의 동판으로 구성되지만, 방열 효과를 나타내는 것이면 무방하다. 방열판(18)을 봉지층(191) 상에 고착하는 접착제(17)는 두께 0.2mm 정도의 은 페이스트가 바람직하지만, 방열판(18)을 봉지층(191)과의 접합성이 유지되고, 또한, 열전도율이, 봉지층(191)의 열전도율과 방열판(18)의 열전도율의 중간의 열전도율이면 무방하다. 방열판의 크기는 적어도 반도체 칩 전부를 덮는 것이 바람직하다. 봉지층(30)의 두께는 약 1.1mm 정도, 방열판의 덮어 쓰는 것 두께가 0.4mm 정도이다. 피복 두께가 얇으면 크랙이 발생할 가능성이 있으므로, 크랙이 발생하지 않을 정도로 충분한 두께로 형성할 필요가 있다.
이상과 같이 구성하면, 저열저항화 및 고밀도화를 동시에 달성하여, 내열성이 뛰어난 반도체 장치를 제공할 수 있다.
계속해서, 도 1, 도 2를 참조하여, 본 발명의 일실시 형태의 반도체 장치의 제조 방법을 설명한다. 먼저, 절단되어 개편화(個片化)되기 전의 기판(10)(이면에 외부 단자(121)를 표면에 본딩 단자(11)를 가지는 기판) 상에, 은 페이스트 등으로 된 접착제(14)에 의해, 반도체 칩(13)을 고착한다. 이어서, 반도체 칩(13)의 본딩 패드(22, 23) 간 또는 본딩 단자(11)와 본딩 패드(21) 간을 각각 본딩 와이어(20, 15)로 접속한다. 이어서, 트랜스퍼 몰딩(transfer molding)법이나 도포법에 의해, 상술한 일반적인 봉지재로, 기판(10)의 표면, 본딩 와이어(20, 15), 반도체 칩(13)을 봉지하여 봉지층(191)을 형성한다. 이때, 일반적인 봉지재는, 고열 전도 봉지재보다 점성이 낮아 와이어 스윕의 문제는 생기지 않는다. 또, 도 5의 구조와 비교해, 방열판의 그늘이 되는 부분이 존재하지 않기 때문에, 봉지층(191)에는 보이드가 발생하기 어렵다.
이어서, 방열판(18)을 봉지층(191) 표면에, 은 페이스트(17)를 이용해 고착한다. 방열판(18)은, 도 2에 도시한 대로, 반도체 칩(13)을 완전히 덮는 것과 동시에, 본딩 단자도 덮고 있다. 그리고, 복수의 반도체 장치를 배치(batch) 제조하기 위해서, 인접하는 반도체 장치의 방열판(181)과는 타이 바(tie bar, 182)로 연결되고 있다. 이어서, 트랜스퍼 몰딩법이나 도포법에 의해, 상술한 고열 전도 봉지재로, 봉지층(191)과 방열판(18)의 표면을 봉지하여, 봉지층(30)을 형성한다. 고열 전도 봉지재는 일반적인 봉지재보다 열전도율이 높고 절연성도 낮지만, 점성이 높다는 점에서 와이어가 스윕되기 쉽다. 그러나, 2층 구조인 봉지층(30)에는 내부에 와이어가 존재하지 않기 때문에, 와이어 스윕의 문제는 생기지 않는다. 도 5의 구조와 비교해, 방열판의 그늘이 되는 부분이 존재하지 않기 때문에, 봉지층(191)에는 보이드가 발생하기 어렵다. 끝으로, 도 2의 라인(31)으로 절단해 개편화한다.
도 3은, 본 발명의 다른 실시 형태의 BGA 패키지인 반도체 장치(2)의 단면도이다. 이 반도체 장치(2)가 도 1에 나타낸 반도체 장치(1)와 다른 점은, 방열판이 제외되고 있다는 점이다. 방열판을 마련할 것도 없이, 고열 전도 봉지재를 이용한 봉지층(30)만으로 충분한 방열 효과를 얻을 수 있는 경우에는, 방열판을 제외해도 상관없다.
반도체 장치(2)의 제조 방법은, 반도체 장치(1)의 제조 방법과 거의 같지만, 방열판의 고착에 걸리는 공정이 제외된다.
도 4는, 본 발명의 또 다른 실시 형태의 BGA 패키지인 반도체 장치(3)의 단면도이다. 이 반도체 장치(3)가 도 1에 나타낸 반도체 장치(1)과 다른 점은, 고열 전도 봉지재를 이용하지 않고, 봉지층(192)에, 봉지층(191)과 같은 봉지재를 이용한 점이다. 고열 전도 봉지재를 이용할 것도 없이, 방열판(18)만으로 충분한 방열 효과를 얻을 수 있는 경우에는, 고열 전도 봉지재를 이용하지 않아도 상관없다.
반도체 장치(3)의 제조 방법은, 반도체 장치(1)의 제조 방법과 거의 같지만, 고열 전도 봉지재를 일반적인 봉지재로 바꾸어 제조한다.
이상의 구성에 의하면, 저열저항화 및 고밀도화를 동시에 달성하여, 내열성이 뛰어난 반도체 장치 및 그 제조 방법을 제공할 수 있다. 게다가, 본딩 와이어의 배치의 자유도가 크고, 또는, 와이어 스윕의 문제가 생기지 않는 반도체 장치 및 그 제조 방법을 제공할 수 있다.
1: 반도체 장치
10: 기판 11: 본딩 단자
121: 외부 단자 패턴 122: 땜납 볼
13: 반도체 칩 14, 17: 접착제
15, 20: 본딩 와이어 191: 봉지층
18: 방열판 30: 봉지층(고열 전도 봉지재)

Claims (10)

  1. 이면에 복수의 외부 단자를 가지고 표면에 상기 복수의 외부 단자와 전기적으로 접속된 복수의 본딩 단자를 가지는 기판과,
    상기 기판의 표면 상에 탑재되어, 표면에 복수의 본딩 패드를 가지는 반도체 칩과,
    상기 복수의 본딩 패드 간 또는 상기 복수의 본딩 단자와 상기 복수의 본딩 패드 간을 각각 접속하는 복수의 본딩 와이어와,
    상기 기판의 표면과, 상기 복수의 본딩 와이어와, 상기 반도체 칩을 봉지(封止)하는 제1 봉지층과,
    상기 제1 봉지층 상에 형성되어, 상기 제1 봉지층보다 열전도율이 높은 제2 봉지층을 구비하고,
    상기 제1 봉지층의 필러는 실리카를 포함하고, 상기 제2 봉지층의 필러는 알루미늄 또는 알루미나를 포함하는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서,
    상기 제1 봉지층 상에 접착제로 고착되어, 상기 제2 봉지층에 의해 포위되는 방열판을 구비하는 것을 특징으로 하는 반도체 장치.
  3. 제2항에 있어서,
    상기 접착제의 열전도율은, 상기 제1 봉지층의 열전도율보다 높은 것을 특징으로 하는 반도체 장치.
  4. 이면에 복수의 외부 단자를 가지고 표면에 상기 복수의 외부 단자와 전기적으로 접속된 복수의 본딩 단자를 가지는 기판과,
    상기 기판의 표면 상에 탑재되어, 표면에 복수의 본딩 패드를 가지는 반도체 칩과,
    상기 복수의 본딩 패드 간 또는 상기 복수의 본딩 단자와 상기 복수의 본딩 패드 간을 각각 접속하는 복수의 본딩 와이어와,
    상기 기판의 표면과, 상기 복수의 본딩 와이어와, 상기 반도체 칩을 봉지하는 제1 봉지층과,
    상기 제1 봉지층 상에 접착제로 고착된 방열판과,
    상기 제1 봉지층 상에 형성되어, 상기 방열판을 봉지하는, 상기 제1 봉지층과는 별도로 형성된 제2 봉지층을 구비하고,
    상기 제1 봉지층의 필러는 실리카를 포함하고, 상기 제2 봉지층의 필러는 알루미늄 또는 알루미나를 포함하는 것을 특징으로 하는 반도체 장치.
  5. 이면에 복수의 외부 단자를 가지고 표면에 상기 복수의 외부 단자와 전기적으로 접속된 복수의 본딩 단자를 가지는 기판 상에, 표면에 복수의 본딩 패드를 가지는 반도체 칩을 탑재하고,
    상기 복수의 본딩 패드 간 또는 상기 복수의 본딩 단자와 상기 복수의 본딩 패드 간을 각각 복수의 본딩 와이어로 접속하고,
    상기 기판의 표면과, 상기 복수의 본딩 와이어와, 상기 반도체 칩을 봉지하는 제1 봉지층을 형성하고,
    상기 제1 봉지층 상에, 상기 제1 봉지층보다 열전도율이 높은 제2 봉지층을 형성하고,
    상기 제1 봉지층의 필러는 실리카를 포함하고, 상기 제2 봉지층의 필러는 알루미늄 또는 알루미나를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제5항에 있어서,
    상기 제1 봉지층을 형성한 후, 상기 제1 봉지층 상에 접착제로 방열판을 고착하고, 이 방열판 상에 상기 제2 봉지층을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제5항에 있어서,
    상기 제1 봉지층을 구성하는 봉지재의 봉지 시의 점성은 상기 제2 봉지층을 구성하는 봉지재의 봉지 시의 점성보다 낮은 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 이면에 복수의 외부 단자를 가지고 표면에 상기 복수의 외부 단자와 전기적으로 접속된 복수의 본딩 단자를 가지는 기판 상에, 표면에 복수의 본딩 패드를 가지는 반도체 칩을 탑재하고,
    상기 복수의 본딩 패드 간 또는 상기 복수의 본딩 단자와 상기 복수의 본딩 패드 간을 각각 복수의 본딩 와이어로 접속하고,
    상기 기판의 표면과, 상기 복수의 본딩 와이어와, 상기 반도체 칩을 봉지하는 제1 봉지층을 형성하고,
    상기 제1 봉지층 상에 접착제로 방열판을 고착하고,
    상기 제1 봉지층 및 상기 방열판 상에 제2 봉지층을 형성하고,
    상기 제1 봉지층의 필러는 실리카를 포함하고, 상기 제2 봉지층의 필러는 알루미늄 또는 알루미나를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 이면에 복수의 외부 단자를 가지고 표면에 상기 복수의 외부 단자와 전기적으로 접속된 복수의 본딩 단자를 가지는 기판과,
    상기 기판의 표면 상에 탑재되어, 표면에 복수의 본딩 패드를 가지는 반도체 칩과,
    상기 복수의 본딩 패드 간 또는 상기 복수의 본딩 단자와 상기 복수의 본딩 패드 간을 각각 접속하는 복수의 본딩 와이어와,
    상기 기판의 표면과, 상기 복수의 본딩 와이어와, 상기 반도체 칩을 봉지하는 제1 봉지층과,
    상기 제1 봉지층 상에 접착제로 고착되어, 제2 봉지층에 의해 포위되는 방열판을 가지는 반도체 장치에 있어서,
    상기 제2 봉지층은 상기 제1 봉지층의 점성보다 높은 점성을 갖는 것을 특징으로 하는 반도체 장치.
  10. 이면에 복수의 외부 단자를 가지고 표면에 상기 복수의 외부 단자와 전기적으로 접속된 복수의 본딩 단자를 가지는 기판 상에, 표면에 복수의 본딩 패드를 가지는 반도체 칩을 탑재하고,
    상기 복수의 본딩 패드 간 또는 상기 복수의 본딩 단자와 상기 복수의 본딩 패드 간을 각각 복수의 본딩 와이어로 접속하고,
    상기 기판의 표면과, 상기 복수의 본딩 와이어와, 상기 반도체 칩을 봉지하는 제1 봉지층을 형성하고,
    상기 제1 봉지층 상에 접착제로 방열판을 고착하고,
    상기 제1 봉지층 및 상기 방열판 상에 제2 봉지층을 형성하고,
    상기 제2 봉지층은 상기 제1 봉지층의 점성보다 높은 점성을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020130143565A 2012-12-07 2013-11-25 반도체 장치 및 그 제조 방법 KR102219689B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012267892A JP5998033B2 (ja) 2012-12-07 2012-12-07 半導体装置及びその製造方法
JPJP-P-2012-267892 2012-12-07

Publications (2)

Publication Number Publication Date
KR20140074202A KR20140074202A (ko) 2014-06-17
KR102219689B1 true KR102219689B1 (ko) 2021-02-24

Family

ID=49752995

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130143565A KR102219689B1 (ko) 2012-12-07 2013-11-25 반도체 장치 및 그 제조 방법

Country Status (6)

Country Link
US (1) US9412685B2 (ko)
EP (1) EP2741321A3 (ko)
JP (1) JP5998033B2 (ko)
KR (1) KR102219689B1 (ko)
CN (1) CN103871979A (ko)
TW (1) TWI597806B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6290758B2 (ja) * 2014-09-19 2018-03-07 ルネサスエレクトロニクス株式会社 半導体装置
JP6805510B2 (ja) * 2016-03-14 2020-12-23 日本電気株式会社 半導体装置およびその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007095932A (ja) * 2005-09-28 2007-04-12 Sharp Corp 半導体装置、その製造方法および電子機器
JP2010087442A (ja) * 2008-10-03 2010-04-15 Panasonic Corp 半導体装置及びその製造方法
JP2010109246A (ja) * 2008-10-31 2010-05-13 Yaskawa Electric Corp 半導体装置および半導体装置の製造方法
US20120104591A1 (en) * 2010-10-29 2012-05-03 Conexant Systems, Inc. Systems and methods for improved heat dissipation in semiconductor packages

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07226421A (ja) 1994-02-09 1995-08-22 Toshiba Corp Ｉｃ素子実装回路装置およびｉｃ素子の実装方法
JPH11330315A (ja) * 1998-05-15 1999-11-30 Denso Corp 半導体装置及びその製造方法
JP4083376B2 (ja) 2000-07-18 2008-04-30 株式会社東芝 半導体モジュール
US6734552B2 (en) * 2001-07-11 2004-05-11 Asat Limited Enhanced thermal dissipation integrated circuit package
JP4493563B2 (ja) * 2003-04-16 2010-06-30 Ｏｋｉセミコンダクタ株式会社 半導体装置の実装構造
JP3947525B2 (ja) * 2003-04-16 2007-07-25 沖電気工業株式会社 半導体装置の放熱構造
JP2006253179A (ja) 2005-03-08 2006-09-21 Toshiba Corp 半導体装置の製造方法と製造装置
US20060275952A1 (en) * 2005-06-07 2006-12-07 General Electric Company Method for making electronic devices
CN101041719A (zh) * 2006-03-23 2007-09-26 住友化学株式会社 用于高导热树脂组合物的粒状物
KR101037229B1 (ko) * 2006-04-27 2011-05-25 스미토모 베이클리트 컴퍼니 리미티드 반도체 장치 및 반도체 장치의 제조 방법
CN101627082B (zh) * 2007-02-20 2014-06-25 道康宁公司 基于键合氢聚有机硅氧烷的填料处理剂
JP2008244168A (ja) * 2007-03-27 2008-10-09 Sharp Corp 半導体装置、その製造方法、放熱板、半導体チップ、インターポーザー基板、およびガラス板
JP2011054806A (ja) * 2009-09-02 2011-03-17 Renesas Electronics Corp 半導体装置およびその製造方法
CN102079864A (zh) * 2009-11-30 2011-06-01 比亚迪股份有限公司 一种绝缘导热树脂组合物及其塑胶制品
JP2012033559A (ja) * 2010-07-28 2012-02-16 J Devices:Kk 半導体装置
JP2012094592A (ja) 2010-10-25 2012-05-17 Elpida Memory Inc 半導体装置及びその製造方法
CN102304284A (zh) * 2011-08-22 2012-01-04 金发科技股份有限公司 一种导热树脂组合物及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007095932A (ja) * 2005-09-28 2007-04-12 Sharp Corp 半導体装置、その製造方法および電子機器
JP2010087442A (ja) * 2008-10-03 2010-04-15 Panasonic Corp 半導体装置及びその製造方法
JP2010109246A (ja) * 2008-10-31 2010-05-13 Yaskawa Electric Corp 半導体装置および半導体装置の製造方法
US20120104591A1 (en) * 2010-10-29 2012-05-03 Conexant Systems, Inc. Systems and methods for improved heat dissipation in semiconductor packages

Also Published As

Publication number Publication date
JP5998033B2 (ja) 2016-09-28
KR20140074202A (ko) 2014-06-17
US20140159215A1 (en) 2014-06-12
TW201423923A (zh) 2014-06-16
EP2741321A3 (en) 2016-01-20
EP2741321A2 (en) 2014-06-11
TWI597806B (zh) 2017-09-01
JP2014116382A (ja) 2014-06-26
CN103871979A (zh) 2014-06-18
US9412685B2 (en) 2016-08-09

Similar Documents

Publication Publication Date Title
US6630373B2 (en) Ground plane for exposed package
US8698291B2 (en) Packaged leadless semiconductor device
US7714455B2 (en) Semiconductor packages and methods of fabricating the same
JP2006501677A (ja) ブロック成形集成体用の耐熱強化パッケージ
US8018072B1 (en) Semiconductor package having a heat spreader with an exposed exterion surface and a top mold gate
KR101278393B1 (ko) 파워 패키지 모듈 및 그의 제조방법
US10790258B2 (en) Electronic device and mounting structure of the same
CN1043828A (zh) 半导体器件的制造方法
KR101555300B1 (ko) 외부 본딩 영역을 구비하는 반도체 파워 모듈 패키지
US8368192B1 (en) Multi-chip memory package with a small substrate
TWI485819B (zh) 封裝結構及其製造方法
JP2017135230A (ja) 半導体装置およびその製造方法
JP2019071412A (ja) チップパッケージ
KR20210022271A (ko) 고열전도를 위한 히트싱크 노출형 반도체 패키지 및 그 제조방법
CN108417499A (zh) 空腔封装结构及其制造方法
KR102219689B1 (ko) 반도체 장치 및 그 제조 방법
US20060145312A1 (en) Dual flat non-leaded semiconductor package
CN108364943B (zh) 一种电力转换电路的封装模块
US20090108473A1 (en) Die-attach material overflow control for die protection in integrated circuit packages
KR101239117B1 (ko) 전력 반도체 패키지 및 그 제조방법
US9230874B1 (en) Integrated circuit package with a heat conductor
JP4994883B2 (ja) 樹脂封止型半導体装置
JP2013062470A (ja) 半導体装置
KR20030086703A (ko) 반도체패키지
KR20070032468A (ko) 패드 재배열에 의한 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant