JP2006253179A - 半導体装置の製造方法と製造装置 - Google Patents
半導体装置の製造方法と製造装置 Download PDFInfo
- Publication number
- JP2006253179A JP2006253179A JP2005063535A JP2005063535A JP2006253179A JP 2006253179 A JP2006253179 A JP 2006253179A JP 2005063535 A JP2005063535 A JP 2005063535A JP 2005063535 A JP2005063535 A JP 2005063535A JP 2006253179 A JP2006253179 A JP 2006253179A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- guide
- heat
- heat sink
- adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】放熱板の位置ずれを低コストでかつ確実に抑制することを可能にした半導体装置の製造方法および製造装置を提供する。
【解決手段】回路基板12上にフリップチップ接続された半導体素子11および放熱板18の少なくとも一方の接合部に熱伝導性樹脂20を塗布または貼り付ける。回路基板12および放熱板18の少なくとも一方の接合部に接着剤19を塗布または貼り付ける。放熱板18の位置ずれを防止するガイド25を回路基板12の外周部上方に配置する共に、回路基板12上に放熱板18を搭載する。そして、ガイド25で放熱板18の位置ずれを防止しつつ、熱伝導性樹脂20と接着剤19を硬化させて放熱板18を固定する。
【選択図】図3
【解決手段】回路基板12上にフリップチップ接続された半導体素子11および放熱板18の少なくとも一方の接合部に熱伝導性樹脂20を塗布または貼り付ける。回路基板12および放熱板18の少なくとも一方の接合部に接着剤19を塗布または貼り付ける。放熱板18の位置ずれを防止するガイド25を回路基板12の外周部上方に配置する共に、回路基板12上に放熱板18を搭載する。そして、ガイド25で放熱板18の位置ずれを防止しつつ、熱伝導性樹脂20と接着剤19を硬化させて放熱板18を固定する。
【選択図】図3
Description
本発明は放熱板を備えた半導体装置の製造方法および製造装置に関する。
近年、半導体素子の多ピン化、ファインピッチ化、信号速度の高速化等に対応するために、配線・接続長の短い実装方式としてフリップチップ接続が使用されており、FCBGA(Flip Chip Ball Grid Array)構造の半導体装置等として実用化されている。フリップチップ接続は半導体素子の電極と回路基板の電極との間を、半田バンプ等を介して接続する方法である。回路基板上にフリップチップ接続された半導体素子は、例えば封止樹脂や金属キャップ等により封止されて半導体装置として使用される。
発熱量が大きい半導体素子の封止構造には、放熱キャップもしくはリッド等と呼ばれる放熱板が用いられている(例えば特許文献1,2参照)。放熱板は一般的にCu板やAl板等で構成されており、例えば断面コ字状のキャップ形状を有している。このような放熱板は半導体素子を覆うように回路基板に接着される。さらに、半導体素子と放熱板との間は例えば熱伝導性樹脂により接合される。このようにして、半導体素子からの放熱性を放熱板で高めつつ、半導体素子を放熱板で封止している。
放熱板は例えば以下のようにして接合される。まず、回路基板上に半導体素子をフリップチップ接続した後、ディスペンサー等を用いて半導体素子上に熱伝導性樹脂を塗布し、さらに回路基板上に接着剤を塗布する。次いで、放熱板を光学系認識や機械的位置出し等により位置合せした後、回路基板上の所定の位置に搭載する。この後、放熱板を搭載した回路基板をオーブン等で加熱処理し、熱伝導性樹脂と接着剤を熱硬化させることによって、放熱板を回路基板および半導体素子に接合して固定する。
特開2002-203866号公報
特開2002-158316号公報
上述した従来の放熱板の接合工程では、放熱板を回路基板上に搭載してから加熱処理して熱伝導性樹脂と接着剤を熱硬化させるまでの間に、放熱板が位置ずれを起こすおそれがある。特に、半導体素子からの放熱量の増大に伴って、放熱板はその厚さを厚くし、かつ外形形状を大形化する傾向がある。このような放熱板の厚肉化や大形化はその質量の増大を招き、固定する前の僅かな振動や傾斜等によっても、放熱板にずれが生じやすくなる。具体的には、回路基板に対して放熱板の質量が3倍以上になると、固定前の放熱板のずれが顕著になる。
放熱板がずれた状態で固定されてしまうと、半導体装置としての形状が設計範囲(許容範囲)を超えて不良となるおそれがある。例えば、半導体装置をマザーボード等に実装した後に、冷却ファン等の取り付けが物理的にできなくなるおそれがある。さらに、このような形状不良とならないまでも、半導体装置内の放熱が均等に行われなくなるため、半導体装置の動作特性や信頼性等を低下させる要因となる。
なお、前述した特許文献1には予め放熱板を半導体素子に接合した後に、半導体素子を回路基板にフリップチップ接続する方法が記載されている。このような製造工程では、フリップチップ接続時の位置合せに要する工数やコストに基づいて、半導体装置の製造工数や製造コストが増大してしまう。また、特許文献2では半導体素子がフリップチップ接続された回路基板と放熱板とを位置合せした後、予め放熱板に形成しておいた樹脂注入口から封止樹脂を注入し硬化させて回路基板と放熱板とを固定しているが、このような製造方法も製造工数や製造コストが増大するという問題を有している。
本発明はこのような課題に対処するためになされたもので、放熱板の位置ずれを低コストでかつ確実に抑制することを可能にした半導体装置の製造方法および製造装置を提供することを目的としている。
本発明の一態様に係る半導体装置の製造方法は、回路基板上にフリップチップ接続された半導体素子、および前記半導体素子に接合される放熱板の少なくとも一方の接合部に、熱伝導性樹脂を塗布または貼り付ける工程と、前記回路基板および前記放熱板の少なくとも一方の接合部に、接着剤を塗布または貼り付ける工程と、前記放熱板の位置ずれを防止するガイドを、前記回路基板の外周部上方に配置する工程と、前記回路基板上に前記放熱板を搭載し、前記熱伝導性樹脂および前記接着剤を介して前記放熱板を前記半導体素子および前記回路基板と当接させる工程と、前記ガイドで前記放熱板の位置ずれを防止しつつ、前記熱伝導性樹脂および前記接着剤を硬化させて前記放熱板を固定する工程とを具備することを特徴としている。
本発明の他の態様に係る半導体装置の製造方法は、さらに前記キャリアとガイドを反転させた後に前記キャリアを取り除き、前記ガイドで前記回路基板を保持した状態で、前記回路基板の裏面側に処理を施す工程を具備することを特徴としている。
本発明の一態様に係る半導体製造装置は、回路基板上にフリップチップ接続された半導体素子、および前記半導体素子に接合される放熱板の少なくとも一方の接合部に、熱伝導性樹脂を供給する熱伝導性樹脂供給部と、前記回路基板および前記放熱板の少なくとも一方の接合部に、接着剤を供給する接着剤供給部と、前記放熱板の位置ずれを防止するガイドを移送する機構を有し、前記ガイドを前記回路基板の外周部上方に配置するガイド配置部と、前記放熱板を前記回路基板上に搭載する機構を有し、前記熱伝導性樹脂および前記接着剤を介して前記放熱板を前記半導体素子および前記回路基板と当接させる放熱板搭載部と、前記熱伝導性樹脂および前記接着剤を硬化させる機構を有し、前記ガイドで前記放熱板の位置ずれを防止しつつ前記放熱板を固定する放熱板固定部とを具備することを特徴としている。
本発明の他の態様に係る半導体製造装置は、さらに前記半導体素子がフリップチップ接続された前記回路基板の裏面処理機構を有し、前記回路基板が載置されたキャリアと前記キャリア上に配置された前記ガイドを反転させた後に前記キャリアを取り除き、前記ガイドで前記回路基板を保持した状態で前記裏面を処理する裏面処理部を具備することを特徴としている。
本発明の一態様による半導体装置の製造方法および製造装置においては、ガイドを配置した状態で熱伝導性樹脂および接着剤を硬化させるため、接合工程やその前工程等における放熱板の位置ずれを防止することができる。従って、放熱板を具備する半導体装置の製造歩留りや放熱信頼性等を高めることが可能となる。
以下、本発明を実施するための形態について、図面を参照して説明する。なお、以下では本発明の実施形態を図面に基づいて述べるが、それらの図面は図解のみの目的のために提供されるものであり、本発明はそれらの図面に限定するものではない。
図1は本発明の実施形態による製造方法および製造装置を適用して作製されるFCBGA構造の半導体装置の一構成例を示す断面図である。同図に示す半導体装置10は、半導体素子11と回路基板12とを、半田バンプ13を介して電気的および機械的に接続した構造、いわゆるフリップチップ接続構造を具備している。すなわち、半導体素子11の図示を省略した電極パッドは半田バンプ13を介して、回路基板12の電極部14と電気的に接続されている。
回路基板12は図示を省略した配線回路(内層配線等)を有している。配線回路の一方の端部には、回路基板12の素子実装面となる上面側に設けられた電極部14が接続されており、他方の端部には回路基板12の下面側に設けられた電極パッド15が接続されている。半導体素子11は回路基板12の上面側に設けられた電極部14上にフリップチップ接続されている。また、回路基板12の下面側に設けられた電極パッド15上には、半田バンプに代表される金属バンプ等の外部接続端子16が設けられている。
このような回路基板12には、樹脂基板やセラミックス基板等の各種の材料からなる基板を適用することができる。樹脂基板としては一般的な多層銅張積層板(多層プリント配線板)等が使用される。また、半導体素子11と回路基板12との間のギャップ部には、アンダフィル剤として封止樹脂17が充填されている。さらに、半導体素子11は例えば断面コ字状のキャップ形状を有する放熱板18で覆われている。
放熱板18はその外周側端面が接着剤19を介して回路基板12に接合されており、さらに熱伝導性樹脂20を介して半導体素子11の上面(裏面)と接合されている。これら接着剤19および熱伝導性樹脂20によって、放熱板18は回路基板12上に固定されている。半導体素子11で生じた熱は熱伝導性樹脂19を介して放熱板18に伝達され、さらに放熱板18から放散される。半導体素子11と放熱板18との間の熱伝導性を高める上で、熱伝導性樹脂20には金属粒子(例えばAg粒子)やカーボン粒子等の熱伝導性粒子を含む熱硬化性樹脂等が用いられる。
ここで、放熱板18には一般的にCu板やAl板等が用いられるが、前述したように半導体素子11からの放熱量の増大に伴って、放熱板18はその厚さを厚くし、かつ外形形状を大形化する傾向がある。これらはいずれも放熱板18の熱容量の増大を目的としており、これによって放熱性の均質化や放熱特性自体の向上等が図られている。例えば、放熱板18には厚さ2〜3mmのCu板が使用されるようになってきている。また、放熱板18の外形は回路基板12の形状に近付いてきている。
このような放熱板18の厚肉化や大形化はその質量の増大を招き、固定する前の僅かな振動や傾斜等によっても、放熱板18にずれが生じやすくなってきている。具体的には、回路基板12に対して放熱板18の質量が3倍以上になると、上記した固定前の放熱板18のずれが顕著になる。放熱板18がずれた状態で固定されてしまうと、半導体装置10としての形状が設計範囲(許容範囲)を超えて不良となったり、また形状不良とならないまでも放熱特性や放熱信頼性等の低下を招くことになる。
この実施形態の半導体装置10の製造方法および製造装置は、固定時やその前工程における放熱板18のずれを抑制し、放熱板18の固定位置を正確に制御することを可能にしたものである。図2は本発明の一実施形態による半導体製造装置の概略構成を示す図である。本発明の一実施形態による半導体製造装置100は、熱伝導性樹脂20を供給する熱伝導性樹脂供給部101、接着剤19を供給する接着剤供給部102、放熱板18の位置ずれを防止するガイドを配置するガイド配置部103、放熱板18を回路基板12上に搭載する放熱板搭載部104、放熱板18を固定する放熱板固定部105、さらには外部接続端子16を形成する外部接続端子形成部106を具備している。
図2に示した半導体製造装置100において、熱伝導性樹脂供給部101は例えばディスペンサーのような熱伝導性樹脂20の供給機構を有している。接着剤供給部102もディスペンサー等の接着剤19の供給機構を有している。なお、フィルム状の熱伝導性樹脂20や接着剤19を適用する場合には、熱伝導性樹脂供給部101および接着剤供給部102はフィルムのピックアップ機構と貼付け機構等により構成される。熱伝導性樹脂20は半導体素子11および放熱板18の少なくとも一方の接合部に供給される。同様に、接着剤19は放熱板18および回路基板12の少なくとも一方の接合部に供給される。
ガイド配置部103は放熱板18の位置ずれを防止するガイドを移送する機構を有し、この移送機構によりガイドを回路基板12の外周部上方に配置するものである。半導体素子11がフリップチップ接続により実装された回路基板12は、通常個片化されているため、この回路基板12はキャリア等に載置された状態で放熱板18の接合工程に提供される。従って、放熱板18の位置ずれを防止するガイドはキャリア上に配置される。キャリアやガイドの構成については後に詳述する。
放熱板搭載部104は、その外周部上方にガイドが配置された回路基板12、またはガイドが配置される以前の回路基板12上に、放熱板18を搭載する機構を有する。具体的には、放熱板18をピックアップして移送する機構、放熱板18を位置合せする機構、位置合せ後の放熱板18を回路基板12に押し当てて搭載する機構等を有する。このような放熱板搭載部104によって、放熱板18を熱伝導性樹脂20および接着剤19を介して半導体素子11および回路基板12と当接させる。
放熱板固定部105は、例えば熱伝導性樹脂20および接着剤18を熱硬化させる加熱機構を有し、ガイドで位置ずれを防止しつつ放熱板18を回路基板12上に固定するものである。外部接続端子形成部106は、例えば外部接続端子16となる半田ボール等の供給機構と半田ボール等をリフローして回路基板12に接合する機構等を有する。放熱板固定部105の加熱機構には一般的な加熱炉等が用いられ、また外部接続端子形成部106の接合機構には一般的なリフロー炉等が用いられる。
次に、図2に示した半導体製造装置100を用いて、半導体装置10を製造する工程について説明する。図3は本発明の第1の実施形態による半導体装置10の要部製造工程を示す断面図である。図3は半導体素子11がフリップチップ接続されて実装された回路基板12(以下では素子実装済基板21と記す)に、放熱板18を接合する工程を主として示している。なお、回路基板12上に半導体素子11を実装する工程は、通常のフリップチップ接続工程により実施される。素子実装済基板21は通常個片化されているため、例えばキャリア22に載置された状態で放熱板18の接合工程に提供される。
図4は素子実装済基板21を載置して放熱板18の接合工程に送るキャリア22の一構成例を示す平面図であり、図5はその断面図である。図4および図5に示すキャリア22は、4個の素子実装済基板21を載置することが可能な4連構造のキャリアであり、段差を有する貫通孔構造の基板収容部23を備えている。なお、キャリア22への素子実装済基板21の載置個数はこれに限られるものではなく、半導体装置10の製造工程や製造数等に応じて適宜に設定されるものである。また、キャリア22は後に詳述するガイドとの位置決め部として位置決め穴24を有している。
まず、図3(a)に示すように、素子実装済基板21をキャリア22の基板収容部23に載置する。素子実装済基板21が載置されたキャリア22は、まず熱伝導性樹脂供給部101に送られる。熱伝導性樹脂供給部101において、半導体素子11上には所定量の熱伝導性樹脂20が供給される(図3(b))。熱伝導性樹脂20は例えばディスペンサーで半導体素子11の上面(裏面)に塗布される。なお、半導体素子11への熱伝導性樹脂20の塗布工程に代えて、放熱板18に熱伝導性樹脂20を塗布する工程、または半導体素子11および放熱板18の双方に熱伝導性樹脂20を塗布する工程を実施してもよい。
熱伝導性樹脂20が塗布された素子実装済基板21は、次いで接着剤供給部102に送られる。なお、素子実装済基板21の移送はいずれもキャリア22に収容された状態で実施される。接着剤供給部102において、回路基板12上には所定量の接着剤19が供給される(図3(c))。接着剤19は例えばディスペンサーで回路基板12の上面(素子実装面)に塗布される。なお、回路基板12への接着剤19の塗布工程に代えて、放熱板18の外周側端部に接着剤19を塗布する工程、または回路基板12および放熱板18の双方に接着剤19を塗布する工程を実施してもよい。
なお、熱伝導性樹脂20の塗布工程と接着剤19の塗布工程の順番は、特に限定されるものではない。図3は熱伝導性樹脂20の塗布工程を行った後に、接着剤19の塗布工程を実施する製造工程を示しているが、先に接着剤19の塗布工程を実施し、その後に熱伝導性樹脂20の塗布工程を行うようにしてもよい。
次に、熱伝導性樹脂20および接着剤19が塗布された素子実装済基板21は、ガイド配置部103に送られる(図3(d))。ガイド25は放熱板18の位置ずれを防止するものであり、回路基板12の外周部上方に配置される。具体的には、図3(d)に示したように、位置ずれ防止用のガイド25はキャリア22上に配置される。ガイド25はキャリア22と同様に4連構造を有している。図6は放熱板18の位置ずれを防止するガイド25の一構成例を示す平面図であり、図7はその断面図である。
図6および図7に示すように、ガイド25は放熱板18が配置される貫通孔構造の窓部26を有している。これら放熱板18の配置部となる窓部26は、放熱板18を配置することが可能な範囲で、放熱板18の位置ずれを機械的に防止するような形状(内形)を有している。例えば、ガイド25は放熱板18の外形に対して+0.25mm程度の形状を有する窓部26を有しており、このような窓部26で放熱板18の周囲を覆うことで放熱板18の位置ずれを防止することを可能にしている。
ガイド25に設けられた窓部26は逆段差形状を有しており、逆段差による下部側の空間は例えば接着剤19が食み出した場合の収容部となる。逆段差形状を有する窓部26においては、逆段差上部の窓枠が放熱板18の位置ずれを防止するガイドとして機能する。このような窓部26を適用することによって、放熱板18の位置ずれを防止することが可能なクリアランスを維持した上で、例えば接着剤19が食み出した場合においてもガイド25との接着不良等の発生を防ぐことができる。
さらに、ガイド25はキャリア22との位置決め部として位置決めピン27を有している。そして、ガイド25をキャリア22上に配置する際に、位置決めピン27を位置決め穴24に挿入することによって、これらを精度よく組合せることが可能とされている。また、ガイド25はキャリア22と共に素子実装済基板21を挟持するような形状を有している。言い換えると、ガイド25の下面は素子実装済基板21の上面と接触する形状を有しており、キャリア22とガイド25を反転させた際に素子実装済基板21をガイド25で支持することが可能とされている。このような形状は後に詳述するように、外部接続端子16の形成工程で有効に機能するものである。
キャリア22とガイド25とで保持された素子実装済基板21は、次いで放熱板搭載部104に送られる。放熱板搭載部104において、放熱板18は光学系認識や機械的位置出し等により位置合せされた後、ガイド25の窓部26の上方から回路基板12上の所定の位置に搭載される。回路基板12上に搭載された放熱板18は、熱伝導性樹脂20が十分に広がるように加圧される。この状態において、放熱板18の周囲にはガイド25の窓部26が存在しているため、例えばキャリア22に傾斜や振動等が生じたとしても、放熱板18の位置がずれることはない。
なお、ガイド25の配置工程と放熱板18の搭載工程の順番は、特に限定されるものではない。図3はガイド25の配置工程を行った後に、放熱板18の搭載工程を実施する製造工程を示しているが、先に放熱板18を回路基板12上の搭載し、その後にガイド25を放熱板18上に配置するようにしてもよい。ガイド25は放熱板18を接合固定する前の位置ずれを防止するように配置すればよい。
放熱板18が搭載された素子実装済基板21は、ガイド25で放熱板18の位置ずれを防止した状態で放熱板固定部105に搬送される。放熱板固定部105へはキャリア22を個々に搬送してもよいし、また複数のキャリア22をストッカに収容した状態で搬送してもよい。放熱板固定部105は上述したように加熱炉等の加熱機構を有しており、ここで熱伝導性樹脂20と接着剤19とが熱硬化する温度(例えば125〜175℃)まで加熱される。このような加熱処理で熱伝導性樹脂20と接着剤19とを熱硬化させることによって、放熱板18を回路基板12および半導体素子11に固定する。
このように、ガイド25で放熱板18の位置ずれを防止しながら、熱伝導性樹脂20と接着剤19とを熱硬化させることによって、放熱板18を回路基板12上の所定の位置に精度よく固定することが可能となる。さらに、半導体素子11と放熱板18との間の熱伝導が良好に保たれると共に、半導体素子11の熱を均等に放熱板18に伝えることが可能となるため、半導体素子11の動作特性や信頼性等を高めることができる。言い換えると、放熱板18の位置ずれによる形状不良の発生、また放熱性の偏り等による動作特性や信頼性の低下を大幅に抑制することができる。従って、半導体装置10の製造歩留りや信頼性等を高めることが可能となる。
次に、放熱板18が接合された素子実装済基板21は、例えば外部接続端子形成部106に送られる。回路基板12への外部接続端子16の形成工程は、通常の端子形成工程に基づいて実施してもよいが、ガイド25を端子形成時のキャリアとして利用して端子形成工程を行うことが好ましい。なお、外部接続端子16の形成工程および外部接続端子形成部106は、回路基板12の裏面処理工程および回路基板12の裏面処理部の一例として示したものであり、チップコンデンサ等の回路部品や半導体素子等の実装工程であってもよい。また、このような部品実装工程と外部接続端子の形成工程を、回路基板12の裏面処理工程として順に実施することも可能である。
ここでは、ガイド25で回路基板12を保持した状態で、回路基板12の裏面に外部接続端子16を形成する工程について説明する。まず、図8(a)に示すように、放熱板18が接合された素子実装済基板21を挟持するキャリア22とガイド25を反転させる。ガイド25が素子実装済基板21の下方に位置する状態とする。次いで、図8(b)に示すように、キャリア22をガイド25の上から取り除く。この状態において、素子実装済基板21はガイド25で保持される。すなわち、素子実装済基板21はガイド25で支持されており、かつ窓部26が放熱板18の周囲に配置されている。従って、放熱板18が接合された素子実装済基板21は反転させたガイド25に保持された状態となる。
上述したような反転させたガイド25をキャリアとして利用して、外部接続端子16の形成工程を実施する。外部接続端子16の具体的な形成工程は、一般的な半田バンプの形成工程等に基づいて実施される。すなわち、ガイド25に保持された素子実装済基板21の裏面側に半田ボールを戴置した後に半田リフローすることによって、放熱板18が接合された素子実装済基板21の下面に外部接続端子15を形成する(図8(c))。このように、ガイド25を端子形成工程時のキャリアとして利用することによって、半導体装置10の製造工程の簡略化や低コスト化等を図ることが可能となる。回路基板12の裏面処理工程として上記した部品実装工程を実施する場合も同様である。
なお、上述した第1の実施形態においては、半導体素子11を覆うようなキャップ形状を有する放熱板18を適用した半導体装置10について説明したが、放熱板18の形状はこれに限定されるものではない。放熱板18は熱伝導性樹脂20を介して半導体素子11に接合されるものであればよい。図9は回路基板12上に第1の接着剤19aを介してリング部材31が接合されており、さらにその上に第2の接着剤19bを介して板状の放熱板18が接合された半導体装置10を示している。なお、図中32は回路基板12の裏面側に実装されたチップコンデンサである。
また、図10に示すように、リング部材31に代えて、回路基板12の表面側に実装された部品(CSP等)33に放熱板18を接合してもよい。この際、接着剤19は熱伝導性樹脂を兼ねるような材料で形成することも可能である。さらに、図11に示すように、放熱板18を半導体素子11のみに接合した半導体装置10についても、本発明は適用可能である。このような場合には、熱伝導性樹脂20が接着剤の機能を併せ持つことになるため、熱伝導性樹脂20の塗布工程および硬化工程は接着剤の塗布工程および硬化工程を兼ねることになる。同様に、熱伝導性樹脂20の供給部は接着剤の供給部を兼ねることになる。このような各種構成の放熱板18を有する半導体装置10に対して、本発明の半導体装置の製造方法および製造装置は有効である。
次に、本発明の第2の実施形態による半導体装置10の製造工程について、図12を参照して説明する。図12は本発明の第2の実施形態による半導体装置10の要部製造工程を示す断面図である。なお、この第2の実施形態においても、素子実装済基板21は例えば4連のキャリア22に載置された状態で放熱板18の接合工程に提供される。まず、図12(a)に示すように、キャリア22に収容された素子実装済基板21の半導体素子11上に、第1の実施形態と同様にして所定量の熱伝導性樹脂20を塗布する。熱伝導性樹脂20の塗布工程は第1の実施形態と同様に変更可能である。
次いで、図12(b)に示すように、放熱板18に接着剤シート28を貼り付けた後、この放熱板18を回路基板12上に搭載する。接着剤シート28は例えば図13および図14に示すように、放熱板18の回路基板12と接触する部分に貼り付ける。このような放熱板18を光学系認識や機械的位置出し等により位置合せした後、回路基板12上の所定の位置に搭載する。また必要に応じて放熱板18を加圧(場合によっては加熱しながら)し、熱伝導性樹脂20を均一に広げて放熱板18を仮固定する。
次に、図12(c)に示すように、位置ずれ防止用のガイド25をキャリア22上に配置した後、熱伝導性樹脂20と接着剤シート28とが熱硬化する温度まで加熱することによって、これらを熱硬化させて放熱板18を固定する。なお、ガイド25の構造や配置工程、また放熱板18の固定工程等は、前述した第1の実施形態と同様である。このように、接着剤シート28を用いる場合においても、ガイド25を利用することで放熱板18の位置ずれをより確実に防止することができる。従って、半導体装置10の製造歩留りや信頼性等を高めることが可能となる。
なお、本発明は上記した実施形態に限定されるものではなく、半導体素子をフリップチップ接続した回路基板上に放熱板を接合した構造を有する各種の半導体装置に適用することができる。そのような半導体装置についても、本発明に含まれるものである。また、本発明の実施形態は本発明の技術的思想の範囲内で拡張もしくは変更することができ、この拡張、変更した実施形態も本発明の技術的範囲に含まれるものである。
10…半導体装置、11…半導体素子、12…回路基板、13…半田バンプ、16…外部接続端子、18…放熱板、19…接着剤、20…熱伝導性樹脂、22…キャリア、25…ガイド、28…接着剤シート、100…半導体製造装置。
Claims (5)
- 回路基板上にフリップチップ接続された半導体素子、および前記半導体素子に接合される放熱板の少なくとも一方の接合部に、熱伝導性樹脂を塗布または貼り付ける工程と、
前記回路基板および前記放熱板の少なくとも一方の接合部に、接着剤を塗布または貼り付ける工程と、
前記放熱板の位置ずれを防止するガイドを、前記回路基板の外周部上方に配置する工程と、
前記回路基板上に前記放熱板を搭載し、前記熱伝導性樹脂および前記接着剤を介して前記放熱板を前記半導体素子および前記回路基板と当接させる工程と、
前記ガイドで前記放熱板の位置ずれを防止しつつ、前記熱伝導性樹脂および前記接着剤を硬化させて前記放熱板を固定する工程と
を具備することを特徴とする半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記半導体素子がフリップチップ接続された回路基板をキャリア上に載置し、かつ前記ガイドを前記キャリア上に配置することを特徴とする半導体装置の製造方法。 - 請求項2記載の半導体装置の製造方法において、
さらに、前記キャリアとガイドを反転させた後に前記キャリアを取り除き、前記ガイドで前記回路基板を保持した状態で、前記回路基板の裏面側に処理を施す工程を具備することを特徴とする半導体装置の製造方法。 - 回路基板上にフリップチップ接続された半導体素子、および前記半導体素子に接合される放熱板の少なくとも一方の接合部に、熱伝導性樹脂を供給する熱伝導性樹脂供給部と、
前記回路基板および前記放熱板の少なくとも一方の接合部に、接着剤を供給する接着剤供給部と、
前記放熱板の位置ずれを防止するガイドを移送する機構を有し、前記ガイドを前記回路基板の外周部上方に配置するガイド配置部と、
前記放熱板を前記回路基板上に搭載する機構を有し、前記熱伝導性樹脂および前記接着剤を介して前記放熱板を前記半導体素子および前記回路基板と当接させる放熱板搭載部と、
前記熱伝導性樹脂および前記接着剤を硬化させる機構を有し、前記ガイドで前記放熱板の位置ずれを防止しつつ前記放熱板を固定する放熱板固定部と
を具備することを特徴とする半導体製造装置。 - 請求項4記載の半導体製造装置において、
さらに、前記半導体素子がフリップチップ接続された前記回路基板の裏面処理機構を有し、前記回路基板が載置されたキャリアと前記キャリア上に配置された前記ガイドを反転させた後に前記キャリアを取り除き、前記ガイドで前記回路基板を保持した状態で前記裏面を処理する裏面処理部を具備することを特徴とする半導体製造装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005063535A JP2006253179A (ja) | 2005-03-08 | 2005-03-08 | 半導体装置の製造方法と製造装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005063535A JP2006253179A (ja) | 2005-03-08 | 2005-03-08 | 半導体装置の製造方法と製造装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006253179A true JP2006253179A (ja) | 2006-09-21 |
Family
ID=37093376
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005063535A Withdrawn JP2006253179A (ja) | 2005-03-08 | 2005-03-08 | 半導体装置の製造方法と製造装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006253179A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9412685B2 (en) | 2012-12-07 | 2016-08-09 | J-Devices Corporation | Semiconductor device and method of manufacturing the same |
-
2005
- 2005-03-08 JP JP2005063535A patent/JP2006253179A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9412685B2 (en) | 2012-12-07 | 2016-08-09 | J-Devices Corporation | Semiconductor device and method of manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1134804B1 (en) | Thermally enhanced semiconductor carrier | |
US7985621B2 (en) | Method and apparatus for making semiconductor packages | |
US8138018B2 (en) | Manufacturing method of semiconductor device having underfill resin formed without void between semiconductor chip and wiring board | |
KR20020018133A (ko) | 전자 장치 및 그 제조 방법 | |
JP5532744B2 (ja) | マルチチップモジュール及びマルチチップモジュールの製造方法 | |
JP2000307042A (ja) | 半導体チップ冷却構造 | |
US9966323B2 (en) | Semiconductor device | |
JP2002033411A (ja) | ヒートスプレッダ付き半導体装置及びその製造方法 | |
KR20160108196A (ko) | 반도체 장치의 제조 방법 | |
JP2000294598A (ja) | 半導体装置及びその製造方法 | |
KR20080016418A (ko) | 회로 기판 및 반도체 장치 | |
JP4978054B2 (ja) | 半導体装置及びその製造方法並びに回路基板装置 | |
JP2003347354A (ja) | 半導体装置の製造方法及び半導体装置及び半導体装置ユニット | |
TW202226471A (zh) | 使用一蓋子與硬化結構封裝堆疊基板及積體電路晶粒 | |
JP2012114334A (ja) | キャビティ基板を備える半導体モジュール、その不良解析方法、及び該半導体モジュールの製造方法 | |
US8518722B2 (en) | Method for detecting the under-fill void in flip chip BGA | |
JP4465891B2 (ja) | 半導体装置 | |
JP2006253179A (ja) | 半導体装置の製造方法と製造装置 | |
JP2008210842A (ja) | バンプ付電子部品の実装方法 | |
JP2007266129A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2002026071A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP5589598B2 (ja) | 半導体装置の製造方法 | |
JP5736714B2 (ja) | 半導体装置及びその製造方法 | |
JP3879319B2 (ja) | 半導体装置およびその製造方法 | |
JP2012204717A (ja) | 電子機器、及び電子部品のリワーク方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080513 |