JP2008210842A - バンプ付電子部品の実装方法 - Google Patents

バンプ付電子部品の実装方法 Download PDF

Info

Publication number
JP2008210842A
JP2008210842A JP2007043710A JP2007043710A JP2008210842A JP 2008210842 A JP2008210842 A JP 2008210842A JP 2007043710 A JP2007043710 A JP 2007043710A JP 2007043710 A JP2007043710 A JP 2007043710A JP 2008210842 A JP2008210842 A JP 2008210842A
Authority
JP
Japan
Prior art keywords
electronic component
substrate
bump electrode
electrode
mounting method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007043710A
Other languages
English (en)
Inventor
Taiichi Kishimoto
泰一 岸本
Yoko Kuroe
陽子 黒江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Henkel Corp
Original Assignee
Henkel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Henkel Corp filed Critical Henkel Corp
Priority to JP2007043710A priority Critical patent/JP2008210842A/ja
Publication of JP2008210842A publication Critical patent/JP2008210842A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】本発明は、バンプ電極付き電子部品を基板にフリップチップ接続する際に、基板の反りを低減し、精度の高い電子装置を提供することを目的とする。
【解決手段】バンプ電極が形成された電子部品１１を、熱硬化性樹脂により基板に固着させるフリップチップ実装方法であって、基板上に熱硬化性樹脂を塗布する工程と、底面の中央部に形成された凹部と、この凹部に連通する吸着孔と、前記凹部を取り囲み前記バンプ電極の裏面に接触する凸部と、さらに加熱装置および吸引装置を備えたアタッチメント３０を用いて、バンプ電極の裏面から電子部品を吸引保持しながら、基板の電極にバンプ電極を位置あわせして電子部品を基板に載置する工程と、電子部品の中央部分の熱硬化性樹脂の温度と、アタッチメントの前記凸部との温度差が５０℃以上となるように調節しながら、電子部品を基板に対して押し付ける接続工程とを有する実装方法。
【選択図】図３

Description

本発明は、バンプ電極付電子部品を基板にフリップチップ実装する実装方法に関する。
近年、電子機器製造分野の技術の向上にともない、半導体素子等の電子部品の大型化が進む一方、電子機器の小型軽量化の要求に応えるため、電子部品をフェースダウンに配線基板に搭載接合するフリップチップ実装が多く用いられつつある。
フリップチップ実装は、代表的には、半導体素子の電極にバンプと称する突起を設け、これをフェースダウンに配線基板と対向させて、相互の電極を接合するもので、ワイヤボンディング実装などに比べ高密度実装が可能であるという特長を有している。一般にフリップチップ実装では、半導体素子回路面を外的環境から保護するとともに、半導体素子と配線基板とを機械的に接着するため、あるいは、半導体素子と配線基板の熱膨張率の差に起因する熱応力の電極接合部分への集中を緩和するなどの目的で、半導体素子と配線基板の間隙にエポキシ樹脂や異方性導電材などの樹脂組成物を充填している。
従来、フリップチップ実装方法として、次の方法が採用されていた。まず、図５に示すように、電極１４が設けられた基板１３上に、熱硬化性樹脂１５を塗布しておく。一方、バンプ電極１２が形成された電子部品（半導体チップ等）１１を、裏面からアタッチメント２０で保持する。アタッチメント２０は、電子部品１１に接触する底面を有し、また中央部付近に吸着孔２１が設けられており、ここから減圧に吸引することで、電子部品１１を保持することができる。次に電子部品１１をアタッチメント２０で保持した状態で、バンプ電極１２と基板１３上の電極１４との位置合わせをしながら、基板上に載置する。そして、図６に示すように、図示していない加熱装置でアタッチメント２０を加熱しながら、電子部品１１を基板１３に押し付ける。このとき、熱硬化性樹脂の硬化する。図７に示すように、必要により冷却しながら、吸着を解放することで、基板１３に対する電子部品１１の搭載が完了する。
バンプ電極と基板上の電極の組み合わせは種々の形態が知られているが、例えばバンプ電極は金等の金属で形成され、他方の基板上電極は金メッキや銀メッキが施されていたり、ハンダプレコートが設けられていたりしている。バンプ電極と基板上電極の電気的接続の信頼性を上げるためには、熱硬化性樹脂が硬化して基板と電子部品をしっかりと接着することが必要である。電極を溶融させて接続する形態に比べ、電極同士を接触させて接続する形態では特に、接続直後から基板と電子部品の強固な接着が求められる。しかし、基板１３全体が加熱されることにより、基板と電子部品の熱膨張率の差から熱収縮により基板に反りが生じる問題があった。
特開平１１−３０７５８０号公報（特許文献１）には、吸着孔の周囲を完全に囲み、バンプ電極の配列に相当する形状の突起部を底面に設けたチップ吸着用ツールが記載されている（請求項１および２、図３等）。このチップ吸着用ツールを用いると、チップを変形することなく効果的な加圧ができるとしている（同文献段落００２２）。しかし、特許文献１には、基板の反りの問題を解決する方法に関しては全く記載がない。
特開平１１−３０７５８０号公報
本発明は、このような問題に鑑みてなされたものであり、バンプ電極付き電子部品を基板にフリップチップ接続する際に、基板の反りを低減し、精度の高い電子装置を提供することを目的とする。
本発明は以下の事項に関する。
１． バンプ電極が形成された電子部品を、熱硬化性樹脂により基板に固着させ、前記バンプ電極を基板の電極に導通させる電子部品のフリップチップ実装方法であって、
前記基板上に前記熱硬化性樹脂を塗布する工程と、
前記基板の電極と前記バンプ電極とを位置あわせして前記電子部品を前記基板に載置する工程と、
前記バンプ電極の裏面から前記電子部品を前記基板に押し付けながら、前記バンプ電極の裏面の温度と、前記電子部品内で前記バンプ電極から最も離れた箇所の下部に存在する熱硬化性樹脂の温度との温度差が５０℃以上となるように調節しながら加熱し、前記バンプ電極と接する部分の前記熱硬化性樹脂を硬化させる接続工程と
を有する電子部品の実装方法。
２． 前記電子部品は、前記バンプ電極が電子部品の周辺部に形成されている周辺パッド型であり、前記接続工程において、前記バンプ電極の裏面の温度と、電子部品中央部分の下部の熱硬化性樹脂の温度との温度差が５０℃以上となるように調節されることを特徴とする上記１記載の実装方法。
３． 前記電子部品は、前記バンプ電極が電子部品の中央付近に形成されているセンターパッド型であり、前記接続工程において、前記バンプ電極の裏面の温度と、電子部品周囲の辺の下部の熱硬化性樹脂の温度との温度差が５０℃以上となるように調節されることを特徴とする上記１記載の実装方法。
４． 前記バンプ電極から最も離れた箇所の電子部品の下部に存在する熱硬化性樹脂が、前記接続工程中において、最終強度に達していないことを特徴とする上記１記載の実装方法。
５． 前記バンプ電極が金属バンプであり、前記基板上の電極が、金メッキまたは銀メッキされていることを特徴とする上記１〜４のいずれかに記載の実装方法。
６． 前記基板の電極には、ハンダがプレコートされており、前記接続工程においてハンダが溶融することを特徴とする上記１〜４のいずれかに記載の実装方法。
７． 前記接続工程において、底面に前記バンプ電極の裏面に接触する凸部を有するアタッチメントを用いて、この凸部を前記バンプ電極の裏面に接触させて前記電子部品を加熱および加圧することを特徴とする上記１〜６のいずれかに記載の実装方法。
８． 前記アタッチメントは吸着孔を有しており、この吸着孔から吸引されることで、前記電子部品を吸引保持することができることを特徴とする上記１〜７のいずれかに記載の実装方法。
９． 前記電子部品は、前記アタッチメントにより吸引された部分が吸引方向に反った状態で、前記熱硬化性樹脂に押し付けられることを特徴とする上記８記載の実装方法。
１０． 前記アタッチメントの前記凸部の高さが、０．２〜１．０ｍｍであることを特徴とする上記７記載の実装方法。
本発明によれば、バンプ電極付き電子部品を基板にフリップチップ接続する際に、基板の反りを低減し、精度の高い電子装置を提供することができる。
＜第１の実施形態＞
次に図面を参照しながら本発明の１つの実施形態を説明する。図１に、本発明の実装方法に使用されるアタッチメントの１例を示す。図１（ａ）は、電子部品との接触面から見た平面図であり、図１（ｂ）は図１（ａ）のＡ−Ａ’断面図である。このアタッチメント３０は、底面の中央部に凹部３３が形成され、この凹部に連通する吸着孔３１と、凹部３３を取り囲む凸部３２を有する。凸部３２の底面は、電子部品に接する面であり、吸着孔３１から減圧に吸引することで、電子部品を保持することができる。
凹部３３と凸部３２の高低差ｔは、０．２〜１．０ｍｍが好ましく、さらに０．３〜０．７ｍｍが好ましい。また、凸部３２は、電子部品に設けられたバンプ電極の直上にくるように設定され、その幅Ｌは、例えば０．５〜２ｍｍ、好ましくは０．７〜１．３ｍｍに設定される。
本発明の実装方法では、図２に示すように、電極１４が設けられた基板１３と、バンプ電極１２が形成された電子部品（例えばＬＳＩ等の半導体チップ）１１を用意する。ここで、バンプ電極は金等の金属で形成され、基板１３上の電極１４は金メッキ電極として以下の説明を行う。また、基板は、必要により保護箇所がソルダーレジストで覆われていることも好ましい。
まず、図２に示すように、基板１３上に、熱硬化性樹脂１５を塗布する。実装は、通常ボンディングステージ（図示せず）上で行われるが、熱硬化性樹脂１５の塗布は基板をボンディングステージに載せた後または載せる前のどちらでもよい。また、熱硬化性樹脂が、電極１４を覆っていても覆っていなくてもどちらでもよい。
一方、図示していないトレイ等に収納されている電子部品１１の裏面にアタッチメント３０の凸部３２を接触させ、吸着孔３１から減圧に吸引することで、電子部品１１を保持し、移送する。このとき、電子部品の中央が反る程度に吸引することが好ましい。反りの程度は、吸引の強さで制御することができる。また、凹部３３と凸部３２の高低差ｔを調節し、電子部品の中央が凹部に接するように吸引することでも、反りの程度を規定できる。
次に電子部品１１をアタッチメント３０で保持した状態で、バンプ電極１２と基板１３上の電極１４との位置合わせをしながら、基板上に載置する。そして、図３に示すように、図示していない加熱装置でアタッチメント３０を加熱しながら、電子部品１１を基板１３に押し付ける。
ここで、バンプ電極１２が電極１４に押し付けられて接触することで、電気的接続が生じる。このとき、熱硬化性樹脂１５は、バンプ電極に接触している部分が硬化する。
通常、図示していない冷却装置で冷却し、図４に示すように、吸引を解放しアタッチメント３０をはずして実装が終了する。
ここで、本発明において、電子部品１１と基板１３を重ね合わせて、アタッチメント３０で、加圧・加熱をする際に、バンプ電極１２と電極１４の電気的接続の信頼性のために、バンプ電極近傍の熱硬化性樹脂は実用強度が出る程度には硬化することが求められ、同時に、基板の反りを防止するためには、基板がなるべく熱を受けないことが求められる。即ち、バンプ電極の近傍では、熱硬化性樹脂の硬化が起こる以上の温度に加熱され、電子部品の下部にあってバンプ電極から最も離れた箇所の温度（この例では、電子部品１１の中央に対向する部分の基板の温度）が、バンプ電極と接している部分より十分に低いこと、例えば温度差が５０℃以上となることが好ましい。電子部品と基板の間には熱硬化性樹脂が介在しているため、前記バンプ電極から最も離れた箇所の電子部品の下部に存在する熱硬化性樹脂の温度（この例では、中央部の熱硬化性樹脂の温度）と、バンプ電極の裏面の温度（即ち、アタッチメントの凸部３２の温度）との温度差が５０℃以上となることが必要である。
温度をこのように制御することで、電気的接続の信頼性を保ちながら、基板１３が受ける熱を制限することができる。これは、電子部品の熱伝導度を考慮しながら、アタッチメントの温度制御を適切に行い、同時に、加熱と基板（および熱硬化性樹脂、電極）との接触のタイミングを適切に行うことで調節が可能である。例えば、電子部品を基板に押し付けてからアタッチメントの温度を急速上昇させることが好ましい場合もあるし、加熱を開始しながら電子部品を基板に押し付けた方が好ましい場合もある。この温度差の制御には、アタッチメント３０の凸部３２の幅Ｌを適切に調節することも有効である。
本発明では、基板１３が受ける熱量が小さいため、実装完了後、基板の反りが小さく、寸法精度の高い電子装置を製造することができる。バンプ電極から最も離れた箇所の電子部品の下部に存在する熱硬化性樹脂（この例では電子部品中央の樹脂）と、バンプ電極の裏面の温度（即ち、アタッチメントの凸部の温度）との温度差は、より好ましくは６０℃以上であり、さらに好ましくは７０℃以上である。具体的には、アタッチメントの凸部の温度は、最高温度が例えば２００℃〜３００℃の範囲、特に２２０〜２８０の範囲が好ましい。また、バンプ電極から最も離れた箇所の電子部品の下部に存在する熱硬化性樹脂の温度は、最高温度が基板のガラス転移点以下であることが望ましい。
本発明においては、接続工程中に、バンプ電極から離れた箇所で熱硬化性樹脂の硬化が進行しなくてもよい。その代わり、基板の反りの問題が発生しない温度にて、ボンディングステージ上で、または別途、ポスト硬化を行ってもよい。ポスト硬化の具体的な温度としては、例えば１００℃〜１３０℃が好ましい。
さらに、この実施形態のように、吸着の際に電子部品が吸着方向に反った状態で、熱硬化性樹脂に押し付けられると、その吸着方向の反りの部分で（この実施形態では中央部）、硬化前の樹脂厚がバンプ電極近傍より厚くなる。その後、硬化すると樹脂が収縮するため、結果としてフラットな実装状態が得られる。
＜その他の実施形態＞
本発明は、さらに、次のように種々の変形が可能である。
本発明で「基板」は、電子部品がフリップ接続される電極を有する部品／装置のすべてを含む。一般的基板として、ＦＲ−４基板、ＢＴ基板、高ＴｇＦＲ−４基板、ＦＲ−５基板等の有機樹脂基板が挙げられるが、更にはＢ２ｉｔやＡＬＩＶＨに代表されるビルドアップ基板やフレキシブル基板、セラミック基板なども挙げることができる。また、本発明の「基板」は、半導体チップであってもよい。
電子部品としては、ＬＳＩ等の半導体チップが挙げられ、第１の実施形態で示したような周辺パッド型、あるいはバンプ電極が半導体チップの中央付近に設けられたセンターパッド型であってもよい。第１の実施形態で示したような周辺パッド型では、「電子部品内で前記バンプ電極から最も離れた箇所」は、電子部品中央部になり、センターパッド型で、「電子部品内で前記バンプ電極から最も離れた箇所」は電子部品の周辺部になる。電子部品は正方形のような方形状が通常であるため、センターパッド型で、「電子部品内で前記バンプ電極から最も離れた箇所」は、好ましくは電子部品の周囲の辺である。また、半導体チップ等の電子部品のサイズとしては、３ｍｍ〜３０ｍｍのものが挙げられる。
前記の第１の実施形態では、バンプ電極が金等の金属バンプであり、基板上の電極、金メッキ電極としたが、例えば銀メッキでもよいし、接触可能な態様であれば特に限定されない。さらに、バンプ電極と基板上電極が、溶融によって接合する形態でもよい。例えば、基板上の電極にハンダプレコートが施されていてもよいし、バンプ電極がハンダバンプであってもよい。この場合も、基板の反りを生じさせることなく、電気的接続の信頼性を高めることができる。
また、本発明では、アタッチメントが吸着機構を有していなくてもよい。電子部品を基板に載置する際は、通常、吸着機構を有する移送装置を用いるが、接続工程に使用するアタッチメントは、加熱と加圧ができればよい。
尚、本発明の説明で、「アタッチメント」は、電子部品のバンプ電極の裏面に接触して押すことが可能な部材を意味しており、少なくとも電子部品のバンプ電極の裏面に接触できて、電子部品全体の加熱を制限できるような凸部を有しているものであれば特に限定されない。凸部３２の位置は、使用する電子部品の形態に合わせることが好ましい。電子部品がセンターパッド型である場合には、凸部の位置は中央によることになる。例えば、図１で、正方形の凸部３２が小さな正方形になって中央によった形態が挙げられる。この場合、吸着孔３１はあってもなくてもどちらでもよい。
また、アタッチメントの底面のうち、凸部以外の部分（第１の実施形態では凹部）の形状も適宜変更が可能である。例えば第1の実施形態において、凹部３３は、底面がフラットでなくてもよく、吸着したときの電子部品の反りをより制御できるように曲面としてもよい。但し、電子部品が接触する部分は、熱が伝わり難い材料で形成したり、より低い温度となるように制御したりすることが好ましい。
本発明で使用可能な熱硬化性樹脂としては、ビスマレイミド樹脂、イミド樹脂、フェノール樹脂、メラミン樹脂、エポキシ樹脂、不飽和ポリエステル樹脂などが挙げられる。
次に、本発明を実施例によりさらに詳細に説明する。
材料
熱硬化性樹脂組成物：ＦＰ５０００（ヘンケルジャパン（株）製）
組成：
エポキシ系熱硬化性樹脂及び硬化材：４５〜５０重量％
シリカ等無機充填材：５０〜５５重量％
＜実施例１＞
図１でｔが０．５ｍｍ、Ｌが１ｍｍ、凸部３２の外周が１０ｍｍ×１０ｍｍ、中央の吸着孔の直径１ｍｍのアタッチメントを用意した。
電極表面にハンダプレコートを施したプリント配線板（０．１ｍｍ厚ガラスエポキシ基板ＦＲ−４、銅箔厚１８μｍ）上の電子部品実装位置の中心に、上記熱硬化性樹脂組成物を塗布した。
電子部品として、周辺部にＡｕめっきバンプを形成した１０ｍｍ×１０ｍｍ×０．３ｍｍのシリコンチップ（金スタッドバンプサイズ５０μｍ×５０μｍ×２５μｍ、バンプ数２００、バンプピッチ１２０μｍ〜２００μｍ）を用意し、上記のアタッチメントを用いて吸着保持し、上記の基板上に移送して重ね合わせ、１５ｋｇ／ｃｍ２の条件で４秒間加熱した。アタッチメントの凸部の温度は２４０℃とし、電子部品中央下の熱硬化性樹脂の温度は、１５０℃であった。
得られたサンプルを、三次元反り測定器を用いて反りを測定し、全体の反りの分布を得た結果、反りが３０μｍであった。また、サンプルを切断して観察したところ、電子部品と基板との隙間が、周辺と中央でほぼ等しくフラットであることが観察された。
＜比較例１＞
図１で凹部が存在せず、中央凸部（電子部品との接触部；図５参照）の外周が１０ｍｍ×１００ｍｍ、吸着孔の直径１ｍｍのアタッチメントを使用し、アタッチメントの温度を２４０℃とした以外は、実施例１と同様にして実装を行った。
得られたサンプルを、三次元反り測定器を用いて反りを測定し、全体の反りの分布を得た結果、反りは５０μｍであり、実施例１に比べて大きかった。また、サンプルを切断して観察したところ、電子部品と基板との隙間は、中央で狭くなっていた。
本発明を使用して、フリップチップなどのバンプ付電子部品を基板に実装することができる。
本発明に使用されるアタッチメントの形状を示す図である。（ａ）は平面図、（ｂ）は断面図。 本発明の実装方法を示す工程図である。 本発明の実装方法を示す工程図である。 本発明の実装方法を示す工程図である。 従来の実装方法を示す工程図である。 従来の実装方法を示す工程図である。 従来の実装方法を示す工程図である。
符号の説明
１１ 電子部品
１２ バンプ電極
１３ 基板
１４ 電極
１５ 熱硬化性樹脂
２０ アタッチメント
２１ 吸着孔
３０ アタッチメント
３１ 吸着孔
３２ 凸部
３３ 凹部

Claims (10)

  1. バンプ電極が形成された電子部品を、熱硬化性樹脂により基板に固着させ、前記バンプ電極を基板の電極に導通させる電子部品のフリップチップ実装方法であって、
    前記基板上に前記熱硬化性樹脂を塗布する工程と、
    前記基板の電極と前記バンプ電極とを位置あわせして前記電子部品を前記基板に載置する工程と、
    前記バンプ電極の裏面から前記電子部品を前記基板に押し付けながら、前記バンプ電極の裏面の温度と、前記電子部品内で前記バンプ電極から最も離れた箇所の下部に存在する熱硬化性樹脂の温度との温度差が５０℃以上となるように調節しながら加熱し、前記バンプ電極と接する部分の前記熱硬化性樹脂を硬化させる接続工程と
    を有する電子部品の実装方法。
  2. 前記電子部品は、前記バンプ電極が電子部品の周辺部に形成されている周辺パッド型であり、前記接続工程において、前記バンプ電極の裏面の温度と、電子部品中央部分の下部の熱硬化性樹脂の温度との温度差が５０℃以上となるように調節されることを特徴とする請求項１記載の実装方法。
  3. 前記電子部品は、前記バンプ電極が電子部品の中央付近に形成されているセンターパッド型であり、前記接続工程において、前記バンプ電極の裏面の温度と、電子部品周囲の辺の下部の熱硬化性樹脂の温度との温度差が５０℃以上となるように調節されることを特徴とする請求項１記載の実装方法。
  4. 前記バンプ電極から最も離れた箇所の電子部品の下部に存在する熱硬化性樹脂が、前記接続工程中において、最終強度に達していないことを特徴とする請求項１記載の実装方法。
  5. 前記バンプ電極が金属バンプであり、前記基板上の電極が、金メッキまたは銀メッキされていることを特徴とする請求項１〜４のいずれかに記載の実装方法。
  6. 前記基板の電極には、ハンダがプレコートされており、前記接続工程においてハンダが溶融することを特徴とする請求項１〜４のいずれかに記載の実装方法。
  7. 前記接続工程において、底面に前記バンプ電極の裏面に接触する凸部を有するアタッチメントを用いて、この凸部を前記バンプ電極の裏面に接触させて前記電子部品を加熱および加圧することを特徴とする請求項１〜６のいずれかに記載の実装方法。
  8. 前記アタッチメントは吸着孔を有しており、この吸着孔から吸引されることで、前記電子部品を吸引保持することができることを特徴とする請求項１〜７のいずれかに記載の実装方法。
  9. 前記電子部品は、前記アタッチメントにより吸引された部分が吸引方向に反った状態で、前記熱硬化性樹脂に押し付けられることを特徴とする請求項８記載の実装方法。
  10. 前記アタッチメントの前記凸部の高さが、０．２〜１．０ｍｍであることを特徴とする請求項７記載の実装方法。
JP2007043710A 2007-02-23 2007-02-23 バンプ付電子部品の実装方法 Withdrawn JP2008210842A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007043710A JP2008210842A (ja) 2007-02-23 2007-02-23 バンプ付電子部品の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007043710A JP2008210842A (ja) 2007-02-23 2007-02-23 バンプ付電子部品の実装方法

Publications (1)

Publication Number Publication Date
JP2008210842A true JP2008210842A (ja) 2008-09-11

Family

ID=39786927

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007043710A Withdrawn JP2008210842A (ja) 2007-02-23 2007-02-23 バンプ付電子部品の実装方法

Country Status (1)

Country Link
JP (1) JP2008210842A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011135083A (ja) * 2009-12-23 2011-07-07 Commissariat A L'energie Atomique Et Aux Energies Alternatives 少なくとも１つのチップとワイヤ要素をアセンブルする方法、変形する接続要素を有する電子チップ、複数のチップを製造する方法、及び、少なくとも１つのチップとワイヤ要素のアセンブリ
JP2012064853A (ja) * 2010-09-17 2012-03-29 Sekisui Chem Co Ltd 半導体素子接合用接着剤及び半導体素子の接合方法
JP2013098264A (ja) * 2011-10-28 2013-05-20 Sekisui Chem Co Ltd フリップチップボンダー用アタッチメント
CN108962775A (zh) * 2018-06-20 2018-12-07 武汉华星光电半导体显示技术有限公司 一种芯片的绑定模组及装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011135083A (ja) * 2009-12-23 2011-07-07 Commissariat A L'energie Atomique Et Aux Energies Alternatives 少なくとも１つのチップとワイヤ要素をアセンブルする方法、変形する接続要素を有する電子チップ、複数のチップを製造する方法、及び、少なくとも１つのチップとワイヤ要素のアセンブリ
JP2012064853A (ja) * 2010-09-17 2012-03-29 Sekisui Chem Co Ltd 半導体素子接合用接着剤及び半導体素子の接合方法
JP2013098264A (ja) * 2011-10-28 2013-05-20 Sekisui Chem Co Ltd フリップチップボンダー用アタッチメント
CN108962775A (zh) * 2018-06-20 2018-12-07 武汉华星光电半导体显示技术有限公司 一种芯片的绑定模组及装置

Similar Documents

Publication Publication Date Title
US6985362B2 (en) Printed circuit board and electronic package using same
TWI384630B (zh) 製造電子部件封裝結構之方法
JP2003068931A (ja) 半導体パッケージ及びその製造方法
WO2010070806A1 (ja) 半導体装置とフリップチップ実装方法およびフリップチップ実装装置
JP2017045995A (ja) 電子部品装置の製造方法及び電子部品装置
US6936501B1 (en) Semiconductor component and method of manufacture
US11664302B2 (en) Integrated circuit module with a structurally balanced package using a bottom side interposer
JP2014154635A (ja) 半導体装置および半導体装置の製造方法
KR100642356B1 (ko) 반도체장치와 반도체장치용 다층 기판
US9281269B2 (en) Integrated circuit package and method of manufacture
US20110147905A1 (en) Semiconductor device and method of manufacturing the same
JP2003007918A (ja) 回路装置の製造方法
JP4659634B2 (ja) フリップチップ実装方法
JP4978054B2 (ja) 半導体装置及びその製造方法並びに回路基板装置
JP2009141267A (ja) 電気部品の実装方法及び実装装置
JP2008210842A (ja) バンプ付電子部品の実装方法
JP2001352021A (ja) 半導体パッケージ、半導体パッケージの実装構造及び半導体パッケージの製造方法
US20090166890A1 (en) Flip-chip package
KR20140031872A (ko) 접속 구조체의 제조 방법
US7378616B2 (en) Heating apparatus and method for semiconductor devices
JPH0666355B2 (ja) 半導体装置の実装体およびその実装方法
JP5451053B2 (ja) フリップチップ実装方法とフリップチップ実装装置
JP2007517405A (ja) 半導体チップ・パッケージ
JP2011187699A (ja) 半導体装置およびその製造方法
US20070194457A1 (en) Semiconductor package featuring thin semiconductor substrate and liquid crystal polymer sheet, and method for manufacturing such semiconductor package

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20100511