JP2001352021A - 半導体パッケージ、半導体パッケージの実装構造及び半導体パッケージの製造方法 - Google Patents

半導体パッケージ、半導体パッケージの実装構造及び半導体パッケージの製造方法

Info

Publication number
JP2001352021A
JP2001352021A JP2000169873A JP2000169873A JP2001352021A JP 2001352021 A JP2001352021 A JP 2001352021A JP 2000169873 A JP2000169873 A JP 2000169873A JP 2000169873 A JP2000169873 A JP 2000169873A JP 2001352021 A JP2001352021 A JP 2001352021A
Authority
JP
Japan
Prior art keywords
semiconductor chip
substrate
resin
heat sink
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000169873A
Other languages
English (en)
Inventor
Hirotaka Kobayashi
寛隆 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000169873A priority Critical patent/JP2001352021A/ja
Publication of JP2001352021A publication Critical patent/JP2001352021A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83191Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body

Abstract

(57)【要約】 【課題】 薄型化を損なうことなく高い放熱効果が得ら
れる半導体パッケージを提供する。 【解決手段】 開口部1aを有すると共に表面に配線4
を設けてなる基板1と、開口部1aを塞ぐ状態で基板1
の表面に対向して設けられ、バンプ7を介して開口部1
a周囲の配線4に対して電気的に接続された半導体チッ
プ2と、開口部1a内にはめ込まれ、樹脂10を介して
半導体チップ2の表面側に貼り付けられた放熱板3とを
備えた半導体パッケージである。放熱板3は、半導体チ
ップ2の線膨張率と同程度の線膨張率を有する材質から
なる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体パッケー
ジ、その実装構造及びその製造方法に関し、特には携帯
用電子機器に好適に搭載される半導体パッケージ、その
実装構造及びその製造方法に関する。
【0002】
【従来の技術】携帯用電子機器の普及に伴う半導体パッ
ケージの軽量化及び小型化の要求に対応し、図14に示
すような構成の半導体パッケージが多用されるようにな
ってきている。この図に示す半導体パッケージは、ベア
状の半導体チップ(すなわち半導体素子)101の外部
電極(図示省略)上にバンプ102を設けてなるフリッ
プチップ103を、基板104上に搭載してなるもので
あり、基板104の表面側に形成された配線105に対
して、バンプ102を介して半導体チップ101が接続
された構成になっている。バンプ102と配線105と
の接続は、例えばバンプ102と配線105とを接触さ
せた状態でリフロー処理等を施し、これによってバンプ
102を溶融させることによって行われる。
【0003】また、半導体チップ101と基板104と
の間には、素子が作りこまれた半導体チップ101の表
面やバンプ102による半導体チップ101と配線10
5との接続状態を保護するための樹脂106が充填され
ている。
【0004】このような構成の半導体パッケージでは、
半導体チップから発生する熱は主として基板104と反
対側の半導体チップ101の裏面側から外部に放出され
る。
【0005】
【発明が解決しようとする課題】ところが近年、半導体
チップの高集積化及び大型化に伴い半導体チップ101
からの発熱量が増大する傾向にあり、半導体チップ10
1の裏面からの熱放出だけでは十分な放熱を行うことが
できなくなってきている。このため、半導体パッケージ
内、特に半導体チップ101と基板104との間の樹脂
106に、外部に放出しきれない熱が蓄積され易くなっ
ている。これは、半導体パッケージ内の温度を上昇さ
せ、半導体チップ101に作り込まれた素子の劣化を招
く要因になっている。
【0006】そこで、半導体チップ101の裏面側(基
板104と反対側)に、放熱板を設けて放熱効果を上げ
ることも考えられるが、放熱板を取り付けることでパッ
ケージ全体の厚みが増し、薄型化が阻害されてしまう。
【0007】そこで本発明は、薄型化を損なうことなく
高い放熱効果が得られる半導体パッケージ、その実装構
造及びその製造方法を提供することを目的とする。
【0008】
【課題を解決するための手段】このような目的を達成す
るための本発明の半導体パッケージは、開口部を有する
と共に表面に配線を設けてなる基板と、開口部を塞ぐ状
態で基板の表面に対向して設けられ、バンプを介して当
該開口部周囲の配線に対して電気的に接続された半導体
チップと、開口部内にはめ込まれ、樹脂を介して半導体
チップの表面側に貼り付けられた放熱板とを備えたこと
を特徴としている。
【0009】このような構成の半導体パッケージでは、
基板の開口部内に放熱板が収納されるため、パッケージ
厚を厚くすることなく、半導体チップの表面側に樹脂を
介して放熱板が設けられる。また、半導体チップの裏面
と放熱板の裏面とが露出した状態になるため、これらの
両面から放熱が行われるようになる。しかも、樹脂を介
して半導体チップの表面側に放熱板が貼り付けられるた
め、放熱板に対して半導体チップの表面が樹脂で保護さ
れると共に、半導体チップと放熱板との間隔の自由度が
得られる。
【0010】また、本発明の半導体パッケージの実装構
造は、このような構成の半導体パッケージを実装基板上
に搭載してなる実装構造において、実装基板の表面に対
して半導体チップまたは放熱板を対向させた状態で半導
体パッケージが配置され、実装基板と半導体チップまた
は放熱板との間に樹脂または半田が充填されているか、
あるいは実装基板と半導体チップまたは放熱板とが接触
していることを特徴としている。
【0011】このような構成の実装構造では、放熱板ま
たは半導体チップの熱が、直接、あるいは樹脂または半
田を介して間接的に実装基板に放出される。
【0012】さらに、本発明の第1の半導体パッケージ
の製造方法は、半導体チップの表面側に樹脂を介して放
熱板を貼り付ける工程と、基板に形成された開口部内に
放熱板をはめ込み、当該開口部周囲の基板上に設けられ
た配線に対してバンプを介して半導体チップを電気的に
接続する工程とを行う。
【0013】また、本発明の第2の半導体パッケージの
製造方法は、基板に形成された開口部を塞ぐ状態で当該
基板の表面側に対して半導体チップを対向させて配置
し、当該開口部周囲における基板上に設けられた配線に
バンプを介して当該半導体チップを電気的に接続する工
程と、開口部内に放熱板をはめ込み、樹脂を介して半導
体チップの表面側に当該放熱板を貼り付ける工程とを行
う。
【0014】このような製造方法では、半導体チップと
基板上の配線とが接続されると共に、基板に形成された
開口部内に収納された放熱板が樹脂を介して半導体チッ
プの表面側に貼り付けられた半導体パッケージが得られ
る。また、基板に対して独立した状態を保って、半導体
チップに放熱板が貼り付けられるため、基板と半導体チ
ップとの間隔に依存することなく、半導体チップの表面
側への放熱板の貼り付けが行われる。したがって、放熱
板による半導体チップ表面の損傷が防止されると共に、
放熱板と半導体チップとを設定通りの間隔で貼り付け易
くなる。
【0015】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
【0016】図1は、本発明の半導体パッケージの一例
を示す断面図である。この図に示す半導体パッケージ
は、基板1、半導体チップ2、放熱板3を備えている。
【0017】基板1は、例えばポリイミド樹脂などから
なるフィルム状の基板であり、中央部に開口部1aが設
けられている。この開口部1aは、半導体チップ2より
も小さく放熱板3よりも大きい径を有していることとす
る。また、基板1には、この開口部1aの他に、複数の
接続孔1bが形成されている。さらに、基板1の表面に
は、例えば銅(Cu)からなる配線4が形成されてい
る。
【0018】この配線4は、開口部1aの周縁付近にま
で延設され、開口部1aの周囲においては電極パッドと
してある程度の面積を有して設けられている。また、こ
の配線4は、基板1に設けられた接続孔1bを介して基
板1の裏面側に露出しており、例えば接続孔1b内を埋
め込む状態で設けられた導電性材料5を介して、基板1
の裏面側に設けられた半田ボール6と接続されている。
導電性材料5は、例えば配線4と同様の材料からなるこ
ととする。さらに、導電性材料5と配線4の表面には、
これらを覆う状態で例えばニッケル(Ni)、パラジウ
ム(Pd)、金(Au)などの各層を用いたメッキ層5
aが設けられている。
【0019】尚、基板1に設けられた接続孔1bは、応
力緩和のため、通常は半導体チップ2の外側に配置され
ることとする。
【0020】また、半導体チップ2は、表面(いわゆる
回路形成面)を基板1の表面(すなわち配線4が設けら
れた面)対向させ、開口部1aを塞ぐ状態で設けられて
いる。この半導体チップ2の表面には、基板1の開口部
1a周囲に設けられた配線4の電極パッド部分と対応す
る位置に、ここでの図示は省略した外部電極が形成され
ている。そして、半導体チップ2の外部電極と基板1の
配線4(電極パッド部分)とが、例えば金(Au)や半
田(Sn−Pb)からなるバンプ7を介して電気的に接
続されている。
【0021】ここで、例えば基板1がフィルム状のもの
である場合、必要に応じて基板1の強度を確保するため
の支持体(いわゆるスティフナ)8が、この半導体チッ
プ2を囲む状態で、基板1の表面側に接着剤9にて固定
されていることとする。この支持体8は、例えば、銅
(Cu)やステンレス等の金属材料、プリント基板材
料、モールドで形成したエポキシ樹脂や熱可塑性樹脂等
からなるリング状のものであることとする。
【0022】一方、放熱板3は、半導体チップ2の表面
に対向させた状態で開口部1a内にはめ込まれており、
樹脂10を介して半導体チップ2の表面側に貼り付けら
れている。この放熱板3は、半導体チップ2と熱膨張率
が同程度の材料を用いることとし、半導体チップ2がシ
リコンからなる場合には、シリコンやインコネル等を好
適に用いることができる。ただし、樹脂10として低応
力系の(ヤング率の低い)材料を用いる場合には、半導
体チップ2に加わる熱応力は問題とならないため、放熱
板3としてアルミニウム(Al)、鉄(Fe)、銅(C
u)等を用いても良い。
【0023】また、半導体チップ2と放熱板3との間、
基板1と半導体チップ2及び放熱板3との間、半導体チ
ップ2の表面及び放熱板3の表面、さらには半導体チッ
プ2と支持体8との間は、樹脂10を充填することによ
って封止されている。
【0024】この樹脂10としては、シリコン樹脂やエ
ポキシ樹脂などの熱硬化性樹脂、ポリイミド樹脂のよう
な熱可塑性樹脂が用いられる。また、樹脂10の線膨張
率を下げるため、これらの熱硬化性樹脂や熱可塑性樹脂
にシリカを混入させたものでも良い。さらに、樹脂10
の熱伝導率を確保するために、これらの樹脂にアルミナ
やダイヤモンド、さらには金属等の粒子をフィラーとし
て混入させても良い。
【0025】また、この樹脂10は、バンプ7を覆う部
分に硬い樹脂(第1の樹脂)を用い、その他の半導体チ
ップ2表面を覆う部分に低応力樹脂(第2の樹脂)を用
いるといったように、異なる種類の樹脂を用いても良
い。低応力樹脂としては、ガラス転移点(Tg)が30
℃程度と低い樹脂等がある。
【0026】以上説明したような構成の半導体パッケー
ジによれば、基板1の開口部1a内に放熱板3が収納さ
れるため、パッケージ厚を厚くすることなく、半導体チ
ップ2の表面側に樹脂10を介して放熱板3を設けるこ
とが可能になる。そして、半導体チップ2の裏面と放熱
板3の裏面とが露出した状態になっているため、これら
の両面から放熱が行われるようになり、放熱効果を高め
ることが可能になる。
【0027】特に、樹脂10として、アルミナやダイヤ
モンド、さらには金属等の粒子をフィラーとして混入さ
せたものを用いた場合、樹脂10の熱伝導率が向上し、
半導体チップ2の熱が良好に放熱板3側に伝わるため、
さらに放熱効果を高めることが可能になる。
【0028】しかも、樹脂10を介して半導体チップ2
の表面側に放熱板3が貼り付けられるため、放熱板3に
対して半導体チップ2の表面が樹脂10で保護されると
共に、半導体チップ2と放熱板3との間隔の自由度が得
られるため、放熱板3の接触による半導体チップ2表面
の損傷を防止することができる。
【0029】さらに、放熱板3として、シリコンやイン
コネルのような半導体チップ2と同程度の熱膨張率を有
する材料を用いているため、半導体チップ2の反りを防
止でき、半導体チップ2の強度の向上を図ることができ
る。
【0030】例えば、パッケージ厚を薄くするために半
導体チップを薄型化する場合があるが、半導体チップの
厚さを100μm程度にまで薄くした場合、10mmラ
10mm各の半導体チップにおいては、樹脂との線膨張
率の違いにより約100μm程度の反りが発生する。こ
のような場合、半導体チップに作りこまれた素子の特性
の特性が劣化することもある。さらに、半導体チップの
薄型化に伴い、チップ強度が低下し、基板への搭載時に
チップ割れが発生するなどの問題もある。しかし、放熱
板3として半導体チップ2と同程度の熱膨張率を有する
材料を用いた本実施形態の半導体パッケージでは、この
ように半導体チップ2を薄型化した場合であっても、上
述のようにこの半導体チップ2の反りが抑えられるた
め、半導体チップ2の強度の向上を図ることが可能にな
るのである。
【0031】また、バンプ7を覆う部分に硬い樹脂(第
1の樹脂)を用い、その他の半導体チップ2の表面を覆
う部分に低応力樹脂(第2の樹脂)を用いた場合には、
ヒートサイクル試験時におけるバンプ7のせん断応力の
分散を図ると共に、半導体チップ2と樹脂10との線膨
張率の違いによる半導体チップ2の反りを防止すること
が可能になる。
【0032】以上図1を用いて説明した構成の半導体パ
ッケージの他にも、本発明の半導体パッケージは以下の
図2〜図6に示すような構成であっても良い。
【0033】例えば、図1に示した半導体パッケージに
おいては、基板1に設けられた接続孔1b内が、配線4
と同様の導電性材料5で埋め込まれている場合を説明し
た。しかし、半導体パッケージは、図2に示すように、
基板1に設けられた接続孔1b内が、配線4と異なる導
電性材料5’(例えば半田ボール6と同様の半田)で埋
め込まれた構成であっても良い。
【0034】また、半導体パッケージは、図3に示すよ
うに、基板1の表面側(すなわち配線4が設けられてい
る側であり、ここでは半導体チップ2が搭載されている
側)に、半田ボール6を設けた構成であっても良い。こ
の場合、基板1の表面側における半導体チップ2の周囲
は、配線4を埋め込むようにソルダーレジスト層22で
覆われていることとする。このソルダーレジスト層22
には、配線4に達する接続孔22bが形成され、この接
続孔22bを介して配線4と半田ボール6とが接続され
ていることとする。また、この場合、基板1には図1を
用いて説明したような接続孔1bを形成する必要はな
い。さらに、支持体8は、基板1の裏面側(すなわち配
線4が設けられていない側)に接着されていることとす
る。
【0035】そして、図4に示す半導体パッケージは、
図3に示した半導体パッケージにおいて、基板1と同程
度の大きさの金属板23を、放熱板3と支持体8に接合
させた状態で設けた構成になっている。この場合、支持
体8は、放熱板3と同一の高さに設定されていることと
する。これによって、放熱板3の熱がより面積の大きな
金属板23に伝えられ、放熱効果をさらに向上させるこ
とができる。
【0036】この場合、ここでの図示は諸略したが、例
えば放熱板3、支持体8及び金属板23を一体にして放
熱板とし、その一部分を開口部1a内にはめ込むような
構成であっても良い。このように放熱板の一部分を開口
部1a内にはめ込むようにしたことで、パッケージ厚が
厚くなることを防止できる。
【0037】さらに、半導体パッケージは基板の強度に
問題がない場合、図5に示すように、半導体チップ2ま
たは放熱板3を囲む形状の支持体(8)が基板1上に設
けられていない構成であっても良い。
【0038】この他にも、半導体パッケージは、図6に
示すように、基板1と半導体チップ2とが同程度の大き
さであっても良い。この場合、基板1に設けられる接続
孔1b及び半田ボール6は、半導体チップ2の大きさの
範囲内、図面においては半導体チップ2の下方に設けら
れることとする。
【0039】また、以上の各図面においては、BGA
(Ball Grid Array)構成の半導体パッケージを示し
た。しかし、本発明の半導体パッケージは、半田ボール
(6)が設けられていないLGA(Land Grid Array)
構成のものにも同様に適用が可能である。
【0040】さらに、ここでの図示は省略したが、半導
体パッケージは、半導体チップ2と放熱板3との間に、
これらを接続するバンプを設けた構成であっても良い。
この場合、例えば半導体チップ2と放熱板3との接続位
置には、バンプ接合のための電極を設け、必要に応じて
これらの電極の表面がバンプの材質に合わせたメッキ層
で覆われていることとする。
【0041】このような構成の半導体パッケージでは、
半導体チップ2で発生した熱がバンプを介して放熱板3
に伝わり易くなり、より放熱効果を高めることが可能に
なる。
【0042】次に、本発明の半導体パッケージの製造方
法を説明する。ここでは、先ず、図7に基づいて半導体
パッケージに用いられる基板への配線及びバンプの形成
手順の一例を説明し、次に図8〜図11に基づいて半導
体パッケージの製造方法の実施形態(第1例〜第4例)
を説明する。尚、本発明の半導体パッケージの製造方法
は、本第1例〜第4例に限定されることはない。またこ
こでは、一例として、図1を用いて説明した構成の半導
体パッケージの製造方法を説明する。尚、図1を用いて
説明したと同様の構成要素には同一の符号を付して説明
を行い、重複する説明は省略する。
【0043】先ず、基板を形成する場合には、図7
(1)に示すように、ポリイミドのような絶縁フィルム
からなる基板1を用意し、フラッシュメッキまたはスパ
ッタ法によって基板1の表面側に銅薄膜層(図示省略)
を形成した後、基板1上にレジストパターン43を形成
する。
【0044】次に、図7(2)に示すように、このレジ
ストパターン43上からの電解メッキ処理によって、基
板1表面の銅薄膜層上に銅メッキ層からなる配線4を形
成する。この配線4は、後の工程で形成される開口部の
周縁付近にまで延設され、開口部の周囲においては電極
パッドとしてある程度の面積を有して設けられている。
【0045】次に、図7(3)に示すように、レジスト
パターン(43)を除去し、さらにこの下の銅薄膜層を
除去した後、図7(4)に示すように、基板1の表面及
び裏面に新たなレジストパターン44を形成する。次
に、このレジストパターン44をマスクに用いて基板1
をその裏面側(すなわち配線4が設けられていない面
側)からエッチングすることによって、基板1に開口部
1aを形成すると共に配線4に達する接続孔1bを形成
する。
【0046】その後、図7(5)に示すように、接続孔
1bの底部に露出する配線4に対してメッキ処理を行う
ことによって接続孔1bの内部に導電性材料5を埋め込
む。次いで、図7(6)に示すように、レジストパター
ン(44)を除去した後、配線4の表面及び接続孔1b
内部の導電性材料5の表面に、例えばNiメッキとAu
メッキとを順次施してメッキ層5aを形成する。
【0047】しかる後、図7(7)に示すように、配線
4上にメッキ層5aを介してバンプ7を形成する。ここ
で、バンプ7が半田バンプである場合には、マスク上か
らの蒸着や電解メッキによってバンプ7を形成する。一
方、バンプ7が金(Au)バンプである場合には、同様
の電解メッキか、またはワイヤーボンディング技術を応
用してスタックドバンプ(いわゆるボールバンプ)を形
成する。
【0048】尚、基板1への開口部1a、接続孔1b、
配線4及びバンプ7の形成方法及び形成手順は、以上で
説明した手順に限定されることはない。例えば、開口部
1a及び接続孔1bは、基板1を金型で打ち抜くことに
よって形成しても良い。
【0049】次に、以上のようにして配線4及びバンプ
7等が設けられた基板1を用い、半導体パッケージを製
造する手順の第1例を、図8に示す方法から順に説明す
る。
【0050】先ず、図8(1)に示すように、半導体チ
ップ2に対して、放熱板3の位置合わせを行う。ここで
は、この半導体チップ2を切り出す前のウェハ2aに対
して放熱板3の位置合わせを行うこととする。この際、
半導体チップ2が作り込まれたウェハ2aの表面(回路
形成面)に対して放熱板3を対向させて配置することと
する。
【0051】次いで、図8(2)に示すように、ウェハ2
a内に作り込まれた各半導体チップ2に対して、樹脂1
0を介して放熱板3を貼り付ける。この際、樹脂10と
して熱硬化性樹脂を用いた場合には、接合後の加熱によ
って樹脂10を硬化させることとする。また、樹脂10
として熱可塑性樹脂を用いた場合には、接合時に樹脂1
0を加熱して軟化させることとする。尚、ここで用いる
樹脂10としては、低応力の樹脂(いわゆる上述の第2
の樹脂)を好適に用いることができる。さらにこの第2
の樹脂としては、アルミナやダイヤモンド、さらには金
属等の粒子をフィラーとして混入させることで熱伝導率
を確保した樹脂を好適に用いることができる。
【0052】次に、図8(3)に示すように、半導体チ
ップ2が作りこまれたウェハ2aを、ダイシングするこ
とによってウェハ2aを各半導体チップ2毎に分割し、
これによって半導体チップ2の回路形成面に樹脂10を
介して放熱板3が貼り付けられた状態とする。
【0053】その後、図8(4)に示すように、上述の
ようにして形成した基板1上のバンプ7を介して半導体
チップ2と基板1上の配線4とを電気的に接続する。こ
の際、基板1の表面側(配線4が形成されている側)か
ら当該基板1の開口部1a内に、半導体チップ2の表面
上に固定された放熱板3をはめ込み、フリップチップボ
ンダーを用いて基板1に対して半導体チップ2の位置合
わせを行うことによって、基板1上のバンプ7と半導体
チップ2表面の外部電極とを一致させる。その後、例え
ば加熱加圧接合を行うことによって、バンプ7と半導体
チップ2の外部電極とを接合させる。
【0054】バンプ7と半導体チップ2の外部電極との
接合は、この他にも、導電フィラー入りの樹脂を接着剤
として予め基板1上に塗布しておき、加熱・加圧によっ
て基板1上のバンプ7と半導体チップ2の外部電極とを
電気的に接続すると同時に、半導体チップ2と基板1と
の間を第1の樹脂(接着剤)にて封止するようにしても
良い。
【0055】次に、図8(5)に示すように、半導体チ
ップ2を囲む状態で、基板1の配線4形成面側に接着剤
9を用いて支持体8を貼り付ける。
【0056】次いで、図8(6)に示すように、基板1
と半導体チップ2及び放熱板3との間、さらには支持体
8と半導体チップ2との間に浸透力の強い樹脂10を流
し込んで硬化させ、基板1―半導体チップ2及び放熱板
3間を封止する。ここで用いる樹脂10は、第1の樹脂
よりも応力の大きいもの(いわゆる上述の第2の樹脂)
を用いることができる。
【0057】以上の後、図8(7)に示すように、基板
1の接続孔1b内の導電性材料5に接続させる状態で半
田ボール6を形成して半導体パッケージを完成させる。
【0058】次に、図9に示す半導体パッケージの製造
方法を説明する。尚、図8を用いた説明と重複する説明
は省略する。
【0059】先ず、図9(1)に示すように、半導体チ
ップ2が作りこまれたウェハ2aを、ダイシングするこ
とによってウェハ2aを各半導体チップ2毎に分割す
る。
【0060】次いで、図9(2)に示すように、上述の
ようにして形成した基板1上のバンプ7を介して半導体
チップ2と基板1上の配線4とを電気的に接続する。こ
の際、開口部1aを塞ぐ状態で半導体チップ2の回路形
成面を基板1の表面側(配線4が形成されている側)に
配置し、図8(2)を用いて説明したと同様にして、バ
ンプ7と半導体チップ2の外部電極とを接合させる。
【0061】その後、図9(3)に示すように、基板1
に固定された半導体チップ2の回路形成面上に樹脂10
を供給すると共に、基板1の開口部1a内に放熱板3が
はめ込まれるように、半導体チップ2の表面に対して放
熱板3の位置合わせを行う。この際、図8(3)を用い
て説明したと同様の樹脂を好適に用いることができる。
しかる後、図9(4)に示すように、樹脂10を介して
半導体チップ2の表面上に放熱板3を貼り付ける。ここ
では、図8(2)を用いて説明したと同様に行う。
【0062】以上の後、図9(5)〜図9(7)に示す
工程を、図8(5)〜図8(7)を用いて説明したと同
様に行うことによって、半導体パッケージが製造され
る。
【0063】次に、図10に示す半導体パッケージの製
造方法を説明する。
【0064】先ず、図10(1)及び図10(2)に示
す工程を図9(1)及び図9(2)を用いて説明したと
同様に行い、基板1と半導体チップ2とを接合させた
後、図10(3)に示すように、基板1の配線4形成面
側に半導体チップ2を囲む状態で、接着剤9を用いて支
持体8を接着固定させる。
【0065】次に、図10(4)に示すように、基板1
に固定された半導体チップ2の回路形成面及びバンプ7
の周辺を覆う状態で、半導体チップ2上に樹脂10を供
給する。この樹脂10としては、アルミナやダイヤモン
ド、さらには金属等の粒子をフィラーとして混入させる
ことで熱伝導率を確保した樹脂を好適に用いることがで
きる。その後、図10(5)に示すように、基板1の開
口部1a内に放熱板3をはめ込むと共に、樹脂10を介
して半導体チップ2の表面上に放熱板3を貼り付け、樹
脂10を硬化させる。
【0066】以上の後、図10(6)に示すように、基
板1の接続孔1b内の導電性材料5に接続させる状態で
半田ボール6を形成して半導体パッケージを完成させる
【0067】次に、図11に示す半導体パッケージの製
造方法を説明する。
【0068】先ず、図11(1)及び図11(2)に示
す工程を図9(1)及び図9(2)を用いて説明したと
同様に行い、基板1と半導体チップ2とを接合させた
後、図11(3)に示すように、基板1と半導体チップ
2との間のバンプ7周辺を覆う状態で、基板1上に樹脂
10(いわゆる第1の樹脂)を供給する。また、これと
共に、半導体チップ2を囲む状態で、基板1の配線4形
成面側に接着剤9を用いて支持体8を接着固定させる。
【0069】その後、図11(4)及び図11(5)に
示す工程を、図9(3)及び図9(4)を用いて説明し
たと同様に行うことで、半導体チップ2の表面に樹脂1
0を介して放熱板3を貼り付けた後、図11(6)に示
すように、基板1の接続孔1b内の導電性材料5に接続
させる状態で半田ボール6を形成して半導体パッケージ
を完成させる。
【0070】以上のような各製造方法によって、半導体
チップ2と基板1上の配線4とが接続されると共に、基
板1に形成された開口部1a内に収納された放熱板3が
樹脂10を介して半導体チップ2の表面側に貼り付けら
れた半導体パッケージを得ることができる。
【0071】各製造方法においては、半導体チップ2に
放熱板3を貼り付けた後に基板1と半導体チップ2との
接合を行うか、または、例えば基板1と半導体チップ2
とを接合させた後に半導体チップ2に放熱板3を貼り付
ける構成にしたことで、基板1に対して放熱板3を独立
させた状態で、半導体チップ2に放熱板3が貼り付けら
れることになる。このため、基板1と半導体チップ2と
の間の間隔に依存することなく、半導体チップ2の表面
側に放熱板3を貼り付けることができる。したがって、
半導体チップ2と放熱板3の間隔が狭すぎることで、放
熱板3によって半導体チップ2の表面に損傷が加わった
り、半導体チップ2と放熱板3との間隔が広くなりすぎ
てパケージ厚が厚くなったりすることを防止しながら、
放熱板3と半導体チップ2とを容易に貼り付けることが
可能になる。
【0072】尚、以上の各製造方法においては、半導体
チップ2と基板1とを接続するバンプ7は、基板1上に
形成されたものとして説明を行ったが、このバンプ7は
半導体チップ2上に形成しても良い。ここで、メッキ法
または蒸着法によって半導体チップ2の配線4上にバン
プ7を形成する場合には、半導体チップ2に対して放熱
板3を固定させる前に、バンプ7の形成工程を行うこと
が望ましい。
【0073】また、以上の各製造方法においては、半導
体チップ2上に樹脂10を介して放熱板3を固定した場
合を説明した。しかし、放熱板3がシリコンからなる場
合には、半導体チップ2と放熱板3とをバンプを介して
接合しても良い。この際、Auからなるバンプを用いて
半導体チップ2と放熱板3とを接合させる。また、半田
からなるバンプを用いる場合には、放熱板上にニッケル
(Ni)、パラジウム(Pd)、Auなどのメッキを施
すこととする。
【0074】図12及び図13には、以上で説明した半
導体パッケージの実装構造を示す。ただし、ここでは図
1から図6を用いて説明した半導体パッケージを代表し
て、図1を用いて説明した構成の半導体パッケージの実
装構造を図12に示し、図を用いて説明した構成の半導
体パッケージの実装構造を図13に示している。
【0075】これらの図に示すように、半導体パッケー
ジPは、実装基板31上の配線パターン32形成面に対
して、半田ボール6が設けられている面を対向させた状
態で配置されている。そして、実装基板31上の配線パ
ターン32上に、放熱板3または半導体チップ2と共に
半田ボール6が設けられている。また、配線パターン3
2と放熱板3または半導体チップ2との間は接着剤33
にて接着され、配線パターン32と半田ボール6とは電
気的に接続された状態になっている。
【0076】接着剤33は、例えばシリコン樹脂、エポ
キシ樹脂のような熱硬化性樹脂やポリイミド樹脂のよう
な熱可塑性樹脂、さらにはこれらの樹脂に銀(Ag)や
銅(Cu)等の金属粒子を混入させることで導電性を持
たせたものや、半田を用いることができる。接着剤33
として半田を用いた場合には、放熱板3または半導体チ
ップ2の接合面にAuメッキ、Au蒸着、Niメッキま
たはPdメッキを施すこととする。
【0077】特に、図12で示した構成において、接着
剤33が、導電性を有する樹脂や半田からなる場合に
は、この接着剤33を介して放熱板3と接着される配線
パターン32をグランドに接合させることとする。これ
によって、放熱板3がシールドとなり、半導体チップ2
に形成された素子に対するノイズ対策となる。
【0078】このような実装を行うには、実装基板31
上(配線パターン32上)に接着剤33を供給し、この
上部に放熱板3または半導体チップ2を載せた後、接着
剤33を硬化させる。次いで、リフロー炉に入れること
で、半田ボール6と実装基板31上の配線パターン32
とを電気的に接続させる。
【0079】このような実装構造を採用することによっ
て、半導体パッケージの熱を放熱板3または半導体チッ
プ2から接着剤33を介して実装基板31側に放出する
ことが可能になる。したがって、放熱板3または半導体
チップ2からの放熱よりも、さらに放熱効果を高めるこ
とが可能になる。
【0080】尚、図12及び図13においては、接着剤
33を介して半導体パッケージの熱を実装基板31側に
放出する場合を説明した。しかし、半導体チップ2や放
熱板3を、実装基板31に直接接触させた実装構造を採
用することで、半導体パッケージの熱を半導体チップ2
または放熱板3から直接実装基板31に伝えることが可
能になる。ただし、このような実装構造を採用する場合
には、半導体チップ2または放熱板3と実装基板31
(配線パターン32)とが接触するように、実装基板3
1側に設けられる半導体チップ2や放熱板3の厚みを調
整することとする。
【0081】また、ここでは、半導体パッケージP側に
半田ボール6が設けられている場合を説明したが、半導
体パッケージがLGA構成の場合には、実装基板31側
に半田ボール6が設けられていることとする。
【0082】
【発明の効果】以上説明したように本発明の半導体パッ
ケージによれば、基板の開口部内に放熱板をはめ込む構
成にしたことで、パッケージ厚を厚くすることなく半導
体チップの表面側に樹脂を介して放熱板を設け、半導体
チップの裏面と放熱板の裏面との両面から放熱を行うこ
とが可能になる。このため、薄膜化を損なうことなく放
熱効果を向上させることができる。
【0083】また、本発明の実装構造によれば、本発明
の半導体パッケージにおける半導体チップまたは放熱板
を実装基板に直接または間接的に接合させた構成として
ことで、実装基板からの放熱を可能にし、さらに放熱効
果を高めた実装を行うことができる。
【0084】さらに、本発明の半導体パッケージの製造
方法によれば、基板に対して独立した状態の放熱板が半
導体チップに貼り付けられるため、基板と半導体チップ
の間の間隔に依存することなく、半導体チップの表面側
に放熱板を貼り付けることが可能になり、本発明の構成
を有する半導体パッケージを容易に得ることが可能にな
る。
【図面の簡単な説明】
【図1】半導体パッケージの第1例を示す断面図であ
る。
【図2】半導体パッケージの第2例を示す断面図であ
る。
【図3】半導体パッケージの第3例を示す断面図であ
る。
【図4】半導体パッケージの第4例を示す断面図であ
る。
【図5】半導体パッケージの第5例を示す断面図であ
る。
【図6】半導体パッケージの第6例を示す断面図であ
る。
【図7】半導体パッケージに用いる基板の製造方法の一
例を説明する断面工程図である。
【図8】半導体パッケージの製造方法の第1例を説明す
る断面工程図である。
【図9】半導体パッケージの製造方法の第2例を説明す
る断面工程図である。
【図10】半導体パッケージの製造方法の第3例を説明
する断面工程図である。
【図11】半導体パッケージの製造方法の第4例を説明
する断面工程図である。
【図12】半導体パッケージの実装構造の第1例を説明
する断面図である。
【図13】半導体パッケージの実装構造の第2例を説明
する断面図である。
【図14】従来の半導体パッケージの構成を示す断面図
である。
【符号の説明】
1…基板、1a…開口部、2…半導体チップ、3…放熱
板、4…配線、7…バンプ、10…樹脂、P…半導体パ
ッケージ

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 開口部を有すると共に表面に配線を設け
    てなる基板と、 前記開口部を塞ぐ状態で前記基板の表面に対向して設け
    られ、バンプを介して当該開口部周囲の前記配線に対し
    て電気的に接続された半導体チップと、 前記開口部内にはめ込まれ、樹脂を介して前記半導体チ
    ップの表面側に貼り付けられた放熱板とを備えたことを
    特徴とする半導体パッケージ。
  2. 【請求項2】 請求項1記載の半導体パッケージにおい
    て、 前記放熱板は、前記半導体チップの線膨張率と同程度の
    線膨張率を有する材質からなることを特徴とする半導体
    パッケージ。
  3. 【請求項3】 請求項1記載の半導体パッケージにおい
    て、 前記樹脂は、前記バンプの周囲を覆う第1の樹脂と、前
    記半導体チップと前記放熱板との間に充填された当該第
    1の樹脂よりも低応力の第2の樹脂とで構成されたこと
    を特徴とする半導体パッケージ。
  4. 【請求項4】 開口部を有すると共に表面に配線を設け
    てなる基板と、 前記開口部を塞ぐ状態で前記基板の表面に対向して設け
    られ、バンプを介して当該開口部周囲の前記配線に対し
    て電気的に接続された半導体チップと、 前記開口部内にはめ込まれ、樹脂を介して前記半導体チ
    ップの表面側に貼り付けられた放熱板と、 を備えた半導体パッケージを、実装基板上に搭載してな
    る実装構造において、 前記実装基板に対して前記半導体チップまたは前記放熱
    板を対向させた状態で前記半導体パッケージが配置さ
    れ、 前記実装基板と前記半導体チップまたは前記放熱板との
    間に樹脂または半田が充填されているか、あるいは前記
    実装基板と前記半導体チップまたは前記放熱板とが接触
    していることを特徴とする半導体パッケージの実装構
    造。
  5. 【請求項5】 半導体チップの表面側に樹脂を介して放
    熱板を貼り付ける工程と、 基板に形成された開口部内に前記放熱板をはめ込み、当
    該開口部周囲の前記基板上に設けられた配線に対してバ
    ンプを介して前記半導体チップを電気的に接続する工程
    とを行うことを特徴とする半導体パッケージの製造方
    法。
  6. 【請求項6】 基板に形成された開口部を塞ぐ状態で当
    該基板の表面側に対して半導体チップを対向させて配置
    し、当該開口部周囲における前記基板上に設けられた配
    線にバンプを介して当該半導体チップを電気的に接続す
    る工程と、 前記開口部内に放熱板をはめ込み、樹脂を介して前記半
    導体チップの表面側に当該放熱板を貼り付ける工程とを
    行うことを特徴とする半導体パッケージの製造方法。
JP2000169873A 2000-06-07 2000-06-07 半導体パッケージ、半導体パッケージの実装構造及び半導体パッケージの製造方法 Pending JP2001352021A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000169873A JP2001352021A (ja) 2000-06-07 2000-06-07 半導体パッケージ、半導体パッケージの実装構造及び半導体パッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000169873A JP2001352021A (ja) 2000-06-07 2000-06-07 半導体パッケージ、半導体パッケージの実装構造及び半導体パッケージの製造方法

Publications (1)

Publication Number Publication Date
JP2001352021A true JP2001352021A (ja) 2001-12-21

Family

ID=18672665

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000169873A Pending JP2001352021A (ja) 2000-06-07 2000-06-07 半導体パッケージ、半導体パッケージの実装構造及び半導体パッケージの製造方法

Country Status (1)

Country Link
JP (1) JP2001352021A (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006004961A (ja) * 2004-06-15 2006-01-05 Hitachi Ltd 半導体モジュール
US7026719B2 (en) * 2003-02-26 2006-04-11 Advanced Semiconductor Engineering, Inc. Semiconductor package with a heat spreader
JP2007165836A (ja) * 2005-11-18 2007-06-28 Shinko Electric Ind Co Ltd 半導体装置
JP2008517459A (ja) * 2004-10-14 2008-05-22 アギア システムズ インコーポレーテッド 熱エネルギー放散を改善したプリント回路板組立体
JP2010129810A (ja) * 2008-11-28 2010-06-10 Fujitsu Ltd 半導体素子搭載用基板及び半導体装置
JP2010141175A (ja) * 2008-12-12 2010-06-24 Toyota Motor Corp 半導体装置
JP2010153505A (ja) * 2008-12-24 2010-07-08 Shinko Electric Ind Co Ltd 微細配線パッケージ及びその製造方法
JP2010153498A (ja) * 2008-12-24 2010-07-08 Shinko Electric Ind Co Ltd 樹脂封止パッケージ及びその製造方法
JP2011146513A (ja) * 2010-01-14 2011-07-28 Renesas Electronics Corp 半導体装置
JP2011159702A (ja) * 2010-01-29 2011-08-18 Denso Corp 半導体装置およびその製造方法
CN110211954A (zh) * 2019-06-17 2019-09-06 上海先方半导体有限公司 一种多芯片封装结构及其制造方法
CN110211946A (zh) * 2019-06-17 2019-09-06 上海先方半导体有限公司 一种芯片封装结构及其制造方法
JP2020136507A (ja) * 2019-02-20 2020-08-31 ローム株式会社 半導体装置および半導体装置の製造方法
WO2020183822A1 (ja) * 2019-03-12 2020-09-17 ソニーセミコンダクタソリューションズ株式会社 半導体パッケージ、および、半導体パッケージの製造方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7026719B2 (en) * 2003-02-26 2006-04-11 Advanced Semiconductor Engineering, Inc. Semiconductor package with a heat spreader
JP2006004961A (ja) * 2004-06-15 2006-01-05 Hitachi Ltd 半導体モジュール
JP2008517459A (ja) * 2004-10-14 2008-05-22 アギア システムズ インコーポレーテッド 熱エネルギー放散を改善したプリント回路板組立体
JP2007165836A (ja) * 2005-11-18 2007-06-28 Shinko Electric Ind Co Ltd 半導体装置
JP2010129810A (ja) * 2008-11-28 2010-06-10 Fujitsu Ltd 半導体素子搭載用基板及び半導体装置
JP2010141175A (ja) * 2008-12-12 2010-06-24 Toyota Motor Corp 半導体装置
US8399977B2 (en) 2008-12-24 2013-03-19 Shinko Electric Industries Co., Ltd. Resin-sealed package and method of producing the same
JP2010153505A (ja) * 2008-12-24 2010-07-08 Shinko Electric Ind Co Ltd 微細配線パッケージ及びその製造方法
JP2010153498A (ja) * 2008-12-24 2010-07-08 Shinko Electric Ind Co Ltd 樹脂封止パッケージ及びその製造方法
US8530753B2 (en) 2008-12-24 2013-09-10 Shinko Electric Industries Co., Ltd. Fine wiring package and method of manufacturing the same
JP2011146513A (ja) * 2010-01-14 2011-07-28 Renesas Electronics Corp 半導体装置
JP2011159702A (ja) * 2010-01-29 2011-08-18 Denso Corp 半導体装置およびその製造方法
JP2020136507A (ja) * 2019-02-20 2020-08-31 ローム株式会社 半導体装置および半導体装置の製造方法
JP7267767B2 (ja) 2019-02-20 2023-05-02 ローム株式会社 半導体装置および半導体装置の製造方法
WO2020183822A1 (ja) * 2019-03-12 2020-09-17 ソニーセミコンダクタソリューションズ株式会社 半導体パッケージ、および、半導体パッケージの製造方法
CN110211954A (zh) * 2019-06-17 2019-09-06 上海先方半导体有限公司 一种多芯片封装结构及其制造方法
CN110211946A (zh) * 2019-06-17 2019-09-06 上海先方半导体有限公司 一种芯片封装结构及其制造方法

Similar Documents

Publication Publication Date Title
TWI529878B (zh) 集成電路封裝件及其裝配方法
US6724080B1 (en) Heat sink with elevated heat spreader lid
JP4343296B2 (ja) 半導体デバイスの製造方法
JP3973340B2 (ja) 半導体装置、配線基板、及び、それらの製造方法
US6985362B2 (en) Printed circuit board and electronic package using same
US6756684B2 (en) Flip-chip ball grid array semiconductor package with heat-dissipating device and method for fabricating the same
US5909057A (en) Integrated heat spreader/stiffener with apertures for semiconductor package
US6166434A (en) Die clip assembly for semiconductor package
TWI379364B (en) Process of grounding heat spreader/stiffener to a flip chip package using solder and film adhesive
JP4110189B2 (ja) 半導体パッケージ
TW201501248A (zh) 功率覆蓋結構及其製造方法
JP2001308220A (ja) 半導体パッケージ及びその製造方法
US7081375B2 (en) Semiconductor package having thermal interface material (TIM)
TW201448137A (zh) 功率覆蓋結構及其製造方法
JPH09260527A (ja) チップキャリアおよびこれを用いた半導体装置
KR20010104217A (ko) 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기
JP2000077563A (ja) 半導体装置およびその製造方法
JP2003068931A (ja) 半導体パッケージ及びその製造方法
KR20020078931A (ko) 반도체패키지용 캐리어프레임 및 이를 이용한반도체패키지와 그 제조 방법
US7605020B2 (en) Semiconductor chip package
JP2001217340A (ja) 半導体装置及びその製造方法
JP2001352021A (ja) 半導体パッケージ、半導体パッケージの実装構造及び半導体パッケージの製造方法
JP2003197856A (ja) 半導体装置
JP2001308258A (ja) 半導体パッケージ及びその製造方法
JP2000138317A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070309

A131 Notification of reasons for refusal

Effective date: 20080311

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080701