JP2011159702A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2011159702A
JP2011159702A JP2010018471A JP2010018471A JP2011159702A JP 2011159702 A JP2011159702 A JP 2011159702A JP 2010018471 A JP2010018471 A JP 2010018471A JP 2010018471 A JP2010018471 A JP 2010018471A JP 2011159702 A JP2011159702 A JP 2011159702A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor element
heat radiating
radiating plate
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010018471A
Other languages
English (en)
Other versions
JP5212392B2 (ja
Inventor
Shigenobu Inaba
重信 稲葉
Yoshiharu Harada
嘉治 原田
Yukihiro Maeda
幸宏 前田
Shinji Ota
真治 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2010018471A priority Critical patent/JP5212392B2/ja
Publication of JP2011159702A publication Critical patent/JP2011159702A/ja
Application granted granted Critical
Publication of JP5212392B2 publication Critical patent/JP5212392B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15151Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

【課題】基板上にバンプを介して半導体素子を搭載し、半導体素子における基板側に放熱板を設けるとともに、半導体素子と基板との間にアンダーフィルを充填してなる半導体装置において、アンダーフィル内のボイド発生を極力防止する。
【解決手段】基板10の一面上にバンプ30を介して半導体素子20を搭載し、半導体素子20における基板10側の一面に放熱板40を設けるとともに、半導体素子20の一面と基板10との間にアンダーフィル60を充填してなる半導体装置において、基板10の一面から他面へ貫通する貫通穴11を設け、放熱板40を、貫通穴11に対して貫通穴11の内面と隙間を有した状態で挿入するとともに、基板10の他面より突出させ、放熱板40と貫通穴11の内面との隙間を、アンダーフィル60注入用の注入口12とし、この注入口12を介して基板10と半導体素子20との間にアンダーフィル60を充填する。
【選択図】図2

Description

本発明は、基板上にバンプを介して半導体素子を搭載し、半導体素子における基板側に放熱板を設けるとともに、半導体素子と基板との間にアンダーフィルを充填してなる半導体装置、および、そのような半導体装置の製造方法に関する。
従来より、この種の半導体装置としては、基板と、一面をバンプを介して基板の一面に対向させた状態で基板の一面上に搭載された半導体素子と、半導体素子の一面のうちバンプ以外の部位に接続された放熱板と、半導体素子の一面と基板の一面との間にて、バンプおよび放熱板以外の部位に充填されたアンダーフィルとを備えた構成のものが一般的であり、そのようなものとして、特許文献1の半導体装置が開示されている
ここで、この特許文献1のものでは、半導体素子を基板にバンプにてフリップチップ実装する場合に、基板に貫通穴を設け、ここに放熱板を埋め込むことで、フェースダウン実装形態において素子裏面側への放熱性を向上させている。
特開特開2008−270511号公報
しかし、上記特許文献1の構造では、半導体素子の中央部に大きな放熱板が存在する構造となっているため、従来通りアンダーフィルを半導体素子の端部における半導体素子と基板との隙間から注入すると、当該隙間にて半導体素子の中央部に位置する放熱板がアンダーフィル充填の妨げとなり、その充填性が低下し、アンダーフィルが空気を巻き込むといった問題がある。
本発明は、上記問題に鑑みてなされたものであり、基板上にバンプを介して半導体素子を搭載し、半導体素子における基板側に放熱板を設けるとともに、半導体素子と基板との間にアンダーフィルを充填してなる半導体装置において、アンダーフィル内のボイド発生を極力防止することを目的とする。
上記目的を達成するため、請求項1に記載の発明では、基板(10)の一面上にバンプ(30)を介して半導体素子(20)を搭載し、半導体素子(20)における基板(10)側の一面に放熱板(40)を設けるとともに、半導体素子(20)の一面と基板(10)の一面との間にアンダーフィル(60)を充填してなる半導体装置において、基板(10)には基板(10)の一面から他面へ貫通し、放熱板(40)よりも大きな貫通穴(11)が設けられており、放熱板(40)は貫通穴(11)に対して貫通穴(11)の内面と隙間を有した状態で挿入されるとともに、基板(10)の他面より突出しており、放熱板(40)と貫通穴(11)の内面との隙間は、アンダーフィル(60)が注入される注入口(12)として構成され、この注入口(12)を介して、基板(10)の一面と半導体素子(20)の一面との間にアンダーフィル(60)が充填されていることを特徴とする。
それによれば、基板(10)の他面から上記隙間としての注入口(12)を介して放熱板(40)の周囲部分にアンダーフィル(60)を注入できるので、従来のような半導体素子の端部から注入する場合に比べて、充填完了に必要なアンダーフィル(60)の流れる距離を短くすることができ、また、放熱板(40)の周囲にてアンダーフィル(60)が空気を巻き込むのを極力抑制できる。よって、本発明によれば、アンダーフィル(60)内のボイド発生を極力防止することができる。
また、本発明の半導体装置を基板(10)の他面側にて、マザーボードなどの外部の部材に対してはんだバンプ(80)を介して実装する場合、当該外部の部材と基板(10)との間に隙間が生じるが、この場合でも、本半導体装置では、基板(10)の他面より放熱板(40)を突出させているので、この突出部分にて放熱板(40)と外部の部材との接続が適切に行える。
また、請求項2に記載の発明では、請求項1に記載の半導体装置において、放熱板(40)のうち貫通穴(11)内に位置する部位の側面は、基板(10)の一面側から他面側へ拡がるテーパ面(40a)とされており、当該側面と貫通穴(11)の内面との隙間は基板(10)の一面側から他面側へ向かって広くなっていることを特徴とする。
それによれば、放熱板(40)の側面を上記テーパ面(40a)とすることで、その側面と貫通穴(11)の内面との隙間も基板(10)の一面側から他面側に向かって広くなるので、上記注入口(12)としての当該隙間にて基板(10)の他面側から、アンダーフィル(60)を注入しやすくなる。
また、本発明の半導体装置を基板(10)の他面側にて、マザーボードなどの外部の部材に対してはんだバンプ(80)を介して実装する場合において、基板(10)の他面より突出する放熱板(40)を外部の部材にはんだ付けするとき、放熱板(40)や当該はんだバンプ(80)の較差やはんだバンプ(80)の潰れ具合によって、放熱板(40)が高すぎて、つっかえ棒のようになったり、低すぎて外部の部材にはんだ付け出来なかったりなどの不具合が発生する恐れがある。請求項3の発明は、更にこのような点も考慮して創出されたものである。
すなわち、請求項3に記載の発明では、基板(10)の一面上にバンプ(30)を介して半導体素子(20)を搭載し、半導体素子(20)における基板(10)側の一面に放熱板(40)を設けるとともに、半導体素子(20)の一面と基板(10)の一面との間にアンダーフィル(60)を充填してなる半導体装置において、基板(10)には基板(10)の一面から他面へ貫通し、一面側放熱板(40)よりも大きな貫通穴(11)が設けられており、放熱板(40)は貫通穴(11)に対して貫通穴(11)の内面と隙間を有した状態で挿入されるとともに、基板(10)の他面より突出しており、放熱板(40)と貫通穴(11)の内面との隙間は、アンダーフィル(60)が注入される注入口(12)として構成され、この注入口(12)を介して、基板(10)の一面と半導体素子(20)の一面との間にアンダーフィル(60)が充填されており、放熱板(40)は、半導体素子(20)側から第1の放熱板(41)、第2の放熱板(42)が、はんだ(43)を介して重ね合わされた構成よりなることを特徴とする。
それによれば、上記請求項1の半導体装置と同様に、基板(10)の他面から上記隙間としての注入口(12)を介して放熱板(40)の周囲部分にアンダーフィル(60)を注入できるので、従来のような半導体素子の端部から注入する場合に比べて、充填完了に必要なアンダーフィル(60)の流れる距離を短くすることができ、また、放熱板(40)の周囲にてアンダーフィル(60)が空気を巻き込むのを極力抑制できる。よって、本発明によれば、アンダーフィル(60)内のボイド発生を極力防止することができる。
さらに、本発明によれば、放熱板(40)を、半導体素子(20)側から第1の放熱板(41)、第2の放熱板(42)が、はんだ(43)を介して重ね合わされた構成としているので、基板(10)の他面より突出する放熱板(40)の突出先端部を外部の部材に、はんだ付けするときに、第1の放熱板(41)と第2の放熱板(42)との間のはんだ(43)が、当該はんだ付け時のリフローの熱によって溶融もしくは軟化して変形するので、放熱板(40)全体の高さが調整されるという利点がある。
つまり、本発明によれば、本半導体装置を基板(10)の他面側にて、マザーボードなどの外部の部材に対してはんだバンプ(80)を介して実装する場合において、基板(10)の他面より突出する放熱板(40)を外部の部材にはんだ付けするとき、そのはんだ付けを適切に行えるのである。
また、請求項4に記載の発明では、請求項3に記載の半導体装置において、放熱板(40)において第1の放熱板(41)と第2の放熱板(42)との間のはんだ(43)は、互いに離間して配置された複数個のはんだボール(43a)よりなることを特徴としている。
それによれば、はんだ(43)を上記はんだボール(43a)より構成することで、当該はんだ(43)の熱変形の自由度が大きくなるので、放熱板(40)全体の高さ調整をより行いやすくなる。
さらに、請求項5に記載の発明のように、請求項4に記載の半導体装置において、第1の放熱板(41)および第2の放熱板(42)ともに、はんだボール(43a)と接触する面には、はんだボール(43a)の溶融時に個々のはんだボール(43a)の位置を規定するための領域が設けられているものにすれば、複数個のはんだボール(43a)のそれぞれを、当該はんだボール(43a)の溶融時に適切に位置決めすることができる。
また、請求項6に記載の発明では、請求項3に記載の半導体装置において、第1の放熱板(41)と第2の放熱板(42)とでは、その平面サイズが異なるものであり、当該両放熱板(41、42)のうち平面サイズの大きい方におけるはんだ(43)と接触する面には、はんだ(43)の溶融時に溶融したはんだ(43)を介して当該平面サイズの大きい方に対し平面サイズの小さい方の位置を規定するための領域が設けられていることを特徴とする。
それによれば、はんだ(43)の溶融時にて溶融したはんだ(43)のセルフアライメントにより、平面サイズの異なる両放熱板(41、42)を、適切に位置決めすることができる。
請求項7に記載の発明は、基板(10)と、一面をバンプ(30)を介して基板(10)の一面に対向させた状態で基板(10)の一面上に搭載された半導体素子(20)と、半導体素子(20)の一面のうちバンプ(30)以外の部位に接続された放熱板(40)とを備え、基板(10)の一面と半導体素子(20)の一面との間にてバンプ(30)および放熱板(40)以外の部位に、アンダーフィル(60)が充填されている半導体装置の製造方法において、以下の工程を有するものである。
すなわち、本製造方法では、基板(10)に、基板(10)の一面から他面へ貫通し、放熱板(40)よりも大きな貫通穴(11)を設け、半導体素子(20)をバンプ(30)を介して基板(10)に搭載するとき、半導体素子(20)の一面に接続した放熱板(40)を、貫通穴(11)に対して貫通穴(11)の内面と隙間を有した状態で挿入するとともに、基板(10)の他面より突出させ、放熱板(40)と貫通穴(11)の内面との隙間を介して、基板(10)の一面と半導体素子(20)の一面との間にアンダーフィル(60)を充填することを特徴とする。
それによれば、基板(10)の他面から上記隙間を介して放熱板(40)の周囲部分にアンダーフィル(60)を注入できるので、従来のような半導体素子の端部から注入する場合に比べて、充填完了に必要なアンダーフィル(60)の流れる距離を短くすることができ、また、放熱板(40)の周囲にてアンダーフィル(60)が空気を巻き込むのを極力抑制できる。よって、本発明によれば、アンダーフィル(60)内のボイド発生を極力防止することができる。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
(a)は本発明の第1実施形態に係る半導体装置の概略断面図であり、(b)は(a)中のA矢視の部分平面図である。 第1実施形態の半導体装置の製造方法におけるアンダーフィルの充填工程を示す概略断面図である。 本発明の第2実施形態に係る半導体装置の概略断面図である。 本発明の第3実施形態に係る半導体装置の概略断面図である。 本発明の第4実施形態に係る半導体装置の概略断面図である。 本発明の第5実施形態に係る半導体装置の概略断面図である。 本発明の第6実施形態に係る半導体装置の概略断面図である。 本発明の第7実施形態に係る半導体装置の概略断面図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
(第1実施形態)
図1(a)は、本発明の第1実施形態に係る半導体装置の概略断面構成を示す図であり、図1(b)は、図1(a)中の矢印A方向から見たときの部分平面図である。
本実施形態の半導体装置は、大きくは、基板10と、バンプ30を介して一面を基板10の一面に対向させた状態で基板10の一面上に搭載された半導体素子20と、半導体素子20の一面のうちバンプ30以外の部位に接続された一面側放熱板40と、半導体素子20の他面に接続された他面側放熱板50と、半導体素子20の一面と基板10の一面との間にて、バンプ30および一面側放熱板40以外の部位に充填されたアンダーフィル60とを備えて構成されている。
基板10は、本半導体装置をマザーボードなどの外部の部材に搭載するときに、半導体素子20のインターポーザとして機能するものであり、たとえばセラミック基板、プリント基板、ガラスエポキシ基板などが挙げられる。
半導体素子20は、基板10の一面上にフリップチップ接合することのできるものであり、一般的な半導体プロセスにより形成されるICチップなどである。また、バンプ30は、半導体素子20の周辺部寄りに設けられており、はんだや金、Cuなど一般的なフリップチップ接合に用いられるバンプよりなる。
また、一面側放熱板40および他面側放熱板50は、CuやFeなどの放熱性に優れた材料よりなり、それぞれ、半導体素子20の一面(図1中の下面)、半導体素子20の他面(図1中の上面)に対して、Agペーストやはんだなどの熱伝導性の接合材70を介して接合されている。
ここで、一面側放熱板40は、半導体素子20よりも平面サイズが小さく、半導体素子20の一面においてバンプ30よりも当該一面の中央部寄りに位置している。また、他面側放熱板50は、半導体素子20よりも平面サイズが大きく、半導体素子20の他面全体を覆うように設けられている。なお、これら半導体素子20および両放熱板40、50の平面形状は、たとえば矩形状をなすものである。
また、アンダーフィル60は、一般的なアンダーフィル材料よりなり、たとえばエポキシ樹脂や、エポキシ樹脂にガラスフィラーを含有させたものなどよりなる。
ここで、基板10のうち一面側放熱板40に対応する部位には、基板10の一面(図1中の上面)から他面(図1中の下面)へ貫通し、放熱板40よりも大きな貫通穴11が設けられている。つまり、貫通穴11の開口サイズは一面側放熱板40の平面サイズよりも大きいものである。具体的には、図1に示されるように、貫通穴11は平面矩形の一面側放熱板40よりも一回り大きい矩形開口形状の穴である。
そして、一面側放熱板40は貫通穴11に対して貫通穴11の内面と隙間を有した状態で挿入されるとともに、基板10の他面より突出している。具体的には、図1に示されるように、一面側放熱板40の半導体素子20の一面からの突出高さ(つまり厚さ)は、バンプ30の高さおよび基板10の厚さの合計寸法よりも大きいものとすることで、一面側放熱板40の先端を基板10の他面よりも突出させている。
また、一面側放熱板40と貫通穴11の内面との隙間は、アンダーフィル60が注入される注入口12として構成され、この注入口12を介して、基板10の一面と半導体素子20の一面との間にアンダーフィル60が充填されている。
ここでは、図1(b)に示されるように、一面側放熱板40の平面形状は矩形であり、貫通穴11はそれよりも一回り大きい矩形の開口形状であり、一面側放熱板40の平面形状における4辺すべてに上記隙間が設けられた形とされており、当該隙間としての注入口12の開口形状は、矩形額縁形状とされている。
また、注入口12は、アンダーフィル60の塗布に使用するシリンジ1のニードル1a(後述の図2参照)が十分に入り、かつ注入口12内にてスムーズな移動ができるように、その開口サイズ、具体的には一面側放熱板40と貫通穴11の内面との隙間の幅等が設定されている。
また、図1(a)に示されるように、放熱板40のうち貫通穴11内に位置する部位の側面は、基板10の一面側から他面側へ拡がるテーパ面40aとされており、当該側面と貫通穴11の内面との隙間は基板10の一面側から他面側へ向かって広くなっている。
具体的には、一面側放熱板40は、このテーパ面40aを介して半導体素子20側の部位がそれとは反対側の部位に比べて平面サイズが大きいものとされている。なお、図1(b)では、このテーパ面の構成は図示せずに省略してある。
また、基板10の他面のうち貫通穴11の周囲には、複数個のはんだよりなるはんだバンプ80が設けられている。このはんだバンプ80によって、本半導体装置はマザーボードなどの外部の部材に対して接合され、当該外部の部材への本半導体装置の搭載が行われるようになっている。
次に、本半導体装置の製造方法について、図2を参照して述べる。図2は、本半導体装置の製造方法におけるアンダーフィルの充填工程を示す概略断面図である。
本製造方法では、半導体素子20の一面、他面に、それぞれ一面側放熱板40、他面側放熱板50を、接合材70を介して接合し、その後、バンプ30を介して半導体素子20を基板10の一面に接合する。このバンプ30を介した接合は、バンプ30の材質にもよるが、はんだ接合や超音波接合などが挙げられる。
このとき基板10には、切削やプレスなどの穴開け加工によって、上記貫通穴11を予め設けておき、半導体素子20をバンプ30を介して基板10に搭載するとき、半導体素子20の一面に接続した一面側放熱板40を、貫通穴11の内面と隙間を有した状態で貫通穴11に対して挿入し、基板10の他面より突出させる。
その後、図2に示されるように、一面側放熱板40と貫通穴11の内面との隙間、すなわち上記注入口12を介して、基板10の一面と半導体素子20の一面との間にアンダーフィル60を充填する。
具体的には、アンダーフィル60注入用のシリンジ1のニードル1aを注入口12に挿入し、ニードル1aを注入口12内にて移動させつつアンダーフィル60を吐出することにより、アンダーフィル60を注入口12から、半導体素子20と基板10との間に行き渡らせる。そして、充填完了後に、アンダーフィル60を硬化させ、基板10の他面に、はんだバンプ80を取り付ければ、本半導体装置ができあがる。
ところで、本実施形態によれば、基板10の他面から上記隙間としての注入口12を介して一面側放熱板40の周囲部分にアンダーフィル60を注入できるので、従来のような半導体素子の端部から注入する場合に比べて、充填完了に必要なアンダーフィル60の流れる距離を短くすることができ、また、一面側放熱板40の周囲にてアンダーフィル60が空気を巻き込むのを極力抑制できる。よって、本実施形態によれば、アンダーフィル60内のボイド発生を極力防止することができる。
また、本半導体装置を基板10の他面側にて、マザーボードなどの外部の部材に対してはんだバンプ80を介してはんだ付け実装する場合、当該はんだバンプ80の高さの分、当該外部の部材と基板10との間に隙間が生じるが、この場合でも、本半導体装置では、基板10の他面より一面側放熱板40を突出させているので、この突出部分にて一面側放熱板40と外部の部材との接続が適切に行える。
ここで、この一面側放熱板40と外部の部材との接続は、典型的には、はんだ付けにより行う。こうして、半導体装置に発生した熱については、一面側放熱板40から外部の部材へ適切に放熱が行えるようになる。
また、上述したが、本実施形態では、一面側放熱板40の側面を上記テーパ面40aとすることで、そのテーパ面40aと貫通穴11の内面との隙間も基板10の一面側から他面側に向かって広くなるようにしている。
そのため、上記アンダーフィル60の充填工程において、上記ニードル1aが挿入しやすく、また注入口12内でのニードル1aの移動もスムーズになる。つまり、上記注入口12としての当該隙間にて基板10の他面側から、アンダーフィル60を注入しやすくなる。
また、アンダーフィル60の充填について、さらに述べると、上記注入口12からのアンダーフィル60の注入は、上記図1(b)における平面矩形の一面側放熱板40における4辺のどの辺から行ってもよい。ここで、注入方式としては、当該一面側放熱板40における4辺について、1辺のみからの注入(いわゆる1辺塗布)、2辺のみからの注入(いわゆる2辺塗布)、3辺のみからの注入(いわゆる3辺塗布)、4辺全部からの注入(いわゆる4辺塗布)が考えられるが、本実施形態では、どの方式でもかまわない。
4辺塗布は1辺、2辺、3辺塗布に比べて、アンダーフィル60を充填するためのアンダーフィル60の移動量を少なくできるという点では、アンダーフィル60の塗布方式としては有用である。しかし、従来のような半導体素子の端部からの充填方法では、4辺塗布を行うと空気の逃げ道が無くなり、空気を閉じ込めてしまうため適用できなかった。
しかし、本実施形態の半導体装置あれば、基板10の他面の注入口12からアンダーフィル60の注入を行っているので、たとえ4辺塗布を行ったとしても、半導体素子20の端部側に空気の逃げ道があるため、よりボイドの少ないアンダーフィル60の充填が可能となる。
なお、本実施形態では、一面側放熱板40は、上記テーパ面40aを有することで、突出方向と直交する方向の断面積が部分的に異なる放熱板であったが、突出方向の断面積が全体で同一の放熱板、すなわち一面側放熱板40はたとえば側面全体がストレートな角柱や円柱であってもよい。
(第2実施形態)
図3は、本発明の第2実施形態に係る半導体装置の概略断面構成を示す図である。本実施形態は、上記第1実施形態に比べて、一面側放熱板40を2段重ねの構成としたことが相違するものであり、ここでは、その相違点を中心に述べることとする。
図3に示されるように、本実施形態の半導体装置では、一面側放熱板40は、半導体素子20側から基板10の他面より突出する部位側に向かって、第1の放熱板41、第2の放熱板42が、はんだ43を介して重ね合わされ接合された構成よりなる。
ここでは、貫通穴11内部に位置する第1の放熱板41の側面に上記同様のテーパ面40aが形成されており、そのテーパ面40aによるアンダーフィル60の注入性向上の効果は、上記第1実施形態と同様である。また、一面側放熱板40のうち基板10の他面より突出する部分を構成する第2の放熱板42は、第1の放熱板41よりも平面サイズが小さいものとされている。
このような半導体装置を製造する場合、たとえば予め第1の放熱板41と第2の放熱板42とをはんだ43を介して接合・一体化して一面側放熱板40を形成した後、これを半導体素子20に接合すればよい。それ以外は、上記第1実施形態と同様の製造方法により、本実施形態の半導体装置が製造される。
ところで、上記第1実施形態の半導体装置では、一面側放熱板40は単一の部材より構成されていた。そのため、同半導体装置を基板10の他面側にて、外部の部材に対してはんだバンプ80を介してはんだ付けする場合において、一面側放熱板40を外部の部材にはんだ付けするとき、一面側放熱板40やはんだバンプ80の較差やはんだバンプ80の潰れ具合によって、一面側放熱板40が高すぎて、つっかえ棒のようになり、はんだバンプ80の接合ができなかったり、低すぎて一面側放熱板40を外部の部材にはんだ付け出来なかったりなどの不具合が発生する恐れがある。
このような不具合に対しては、はんだバンプ80の高さ、一面側放熱板40の高さ、接合材70の厚み等を管理していけば、回避されるが、高精度な寸法管理が必要となってくる。
それに対して、本実施形態によれば、一面側放熱板40を上記はんだ43を介した2段重ねの構成としているので、一面側放熱板40の突出先端部を外部の部材に、はんだ付けするときに、第1の放熱板41と第2の放熱板42との間のはんだ43が、当該はんだ付け時のリフローの熱によって溶融もしくは軟化して変形するので、一面側放熱板40全体の高さが調整される。
つまり、本実施形態によれば、本半導体装置を基板10の他面側にて、マザーボードなどの外部の部材に対してはんだバンプ80を介して実装する場合において、基板10の他面より突出する一面側放熱板40を当該外部の部材にはんだ付けするとき、上記した高精度な寸法管理を行うことなく、当該はんだ付けを適切に行える。
(第3実施形態)
図4は、本発明の第3実施形態に係る半導体装置の概略断面構成を示す図である。本実施形態は、上記第3実施形態において、一面側放熱板40における両放熱板41、42の間のはんだ43の構成を変形したところが相違するものであり、ここでは、その相違点を中心に述べることとする。
上記第2実施形態では、一面側放熱板40における両放熱板41、42の間のはんだ43によって、上述したように、一面側放熱板40の高さ調整を行ったが、その高さの調節幅は、当該はんだ43の量で決まる。このはんだ43の量が多いほど、高さの調整能力は高いが、多すぎると、当該はんだ43がはみ出してブリッジ等の不良が発生する恐れがある。そこで、本実施形態では、当該高さ調節幅が大きい場合に好適なはんだ43の構成を提供する。
図4に示されるように、本半導体装置では、一面側放熱板40のうち基板10の他面より突出する部分を構成する第2の放熱板42は、半導体素子20側の第1の放熱板41よりも平面サイズが小さいものとされている。
そして、この一面側放熱板40において両放熱板41、42の間のはんだ43は、互いに離間して配置された複数個のはんだボール43aにより構成されたものである。それによれば、当該両放熱板41、42の間に単一層のはんだ43を介在させる上記第2実施形態に比べて、個々のはんだボール43aが大きく熱変形することが可能なため、上記高さ調節幅も大きくなる。
また、このようなはんだボール43aを配置するためには、通常のCu等よりなる放熱板41、42では、はんだボール43aがリフロー時に濡れ広がってしまい、その高さを維持することができなくなる。
そこで、本実施形態では、第1の放熱板41および第2の放熱板42ともに、はんだボール43aと接触する面に、はんだボール43aの溶融時に個々のはんだボール43aの位置を規定するための領域を設けている。以下、この領域を、はんだボール位置規定領域ということとする。
具体的には、このはんだボール位置規定領域は、はんだボール43aの溶融時に溶融したはんだボール43aのセルフアライメントにより、はんだボール43a自身の位置を規定する領域である。
本実施形態では、各放熱板41、42におけるはんだボール43aとの接触面には、当該接触面のうちはんだボール43aが位置する領域以外の領域に、レジスト44が設けられ、このレジスト44が設けられていない領域が、はんだボール43aの位置を規定するための領域として構成されている。
このレジスト44は、たとえばフォトリソグラフ法などにより形成された感光性のポリイミドやポリアクリルなどの樹脂よりなる膜であり、放熱板41、42を構成するCuなどの金属よりもはんだ濡れ性の小さいものである。つまり、このレジスト44で囲まれているはんだボール位置規定領域は、当該領域の周囲のレジスト領域よりも、はんだ濡れ性の大きい領域として構成されている。
これにより、はんだボール43aの溶融時に、溶融したはんだボール43aの表面張力が作用して、はんだボール43aが狙いの位置、つまり、当該はんだボール位置規定領域に収まるのである。こうして、複数個のはんだボール43aのそれぞれが、その溶融時に適切に位置決めされるのである。
具体的に、本実施形態の半導体装置を製造する場合、一面側放熱板40となる両放熱板41、42のはんだボール43aと接する面に、上記レジスト44によりはんだボール位置規定領域を形成し、その後、両放熱板41、42のうちいずれか一方の放熱板における当該領域にはんだボール43aを配置し、その後、はんだボール43aを介して、当該両放熱板41、42を接合すればよい。このときに、上記セルフアライメントによるはんだボール43aの位置決めが行われる。
(第4実施形態)
図5は、本発明の第4実施形態に係る半導体装置の概略断面構成を示す図である。本実施形態は、上記第2実施形態と同様に、一面側放熱板40を、第1の放熱板41、第2の放熱板42が、はんだ43を介して重ね合わされ接合された2段重ねの構成としたものであるが、さらに、一面側放熱板40について一部変形したところが相違するものである。以下、この相違点を中心に述べる。
図5に示されるように、一面側放熱板40においては、第1の放熱板41と第2の放熱板42とでは、その平面サイズが異なるものとしている。ここでは、一面側放熱板40は、半導体素子20側の第1の放熱板41が平面サイズが小さく、半導体素子20とは反対側の第2の放熱板42が平面サイズが大きいものとしている。
この場合、一面側放熱板40のうち基板10の他面より突出し外部の部材と接合される部位である第2の放熱板42が大きいので、外部の部材との接合面積を大きくして放熱性を向上させるという面で効果的である。
そして、これら第1および第2の両放熱板41、42のうち平面サイズの大きい方である第2の放熱板42におけるはんだ43と接触する面には、はんだ43の溶融時に溶融したはんだ43を介して第2の放熱板42に対して、平面サイズの小さい方の第1の放熱板41の位置を規定するための領域が設けられている。以下、この領域を放熱板位置規定領域ということとする。
具体的には、この放熱板位置規定領域は、はんだ43の溶融時に溶融したはんだ43のセルフアライメントにより、両放熱板41、42の相対位置を規定する領域である。本実施形態では、平面サイズの大きい方の第2の放熱板42におけるはんだ43との接触面には、当該接触面のうちはんだ43が位置する領域以外の領域に、レジスト44が設けられており、このレジスト44が設けられていない領域が、放熱板位置規定領域として構成されている。
このレジスト44は、たとえば上記図4のレジスト44と同様の材質のものであり、当該放熱板位置規定領域は、当該領域の周囲のレジスト領域よりも、はんだ濡れ性の大きい領域として構成されている。そして、はんだ43の溶融時に、溶融したはんだ43の表面張力が作用して、はんだ43を介して第1の放熱板41が狙いの位置、つまり、当該放熱板位置規定領域に収まるのである。
また、本実施形態の場合、平面サイズが小さく半導体素子20側に位置する第1の放熱板41と貫通穴11との隙間がアンダーフィルを注入するための注入口12として構成されている。
そして、この場合、第1の放熱板41を半導体素子20の一面に接合した状態で、第1の放熱板41を基板10の貫通穴11に挿入しつつ、半導体素子20を基板10の一面に搭載、接合した後、その状態で、第1の放熱板41と貫通穴11の内面との隙間からアンダーフィル60を注入することで、アンダーフィル60の充填を行う。
そして、当該充填完了後に、第1の放熱板41に対して第2の放熱板42をはんだ43を介して接合する。このとき、上記した放熱板位置規定領域を設けているから、はんだ43の溶融時にて溶融したはんだ43のセルフアライメントにより、平面サイズの異なる両放熱板41、42が、適切に位置決めされる。
なお、本実施形態では、第1の放熱板41と第2の放熱板42とをはんだ接合した後であっても、上記注入口12からアンダーフィル60を充填できるのであれば、当該充填を両放熱板41、42のはんだ接合の後に行ってもよい。
また、図5の例では、一面側放熱板40は、半導体素子20側の第1の放熱板41が平面サイズが小さく、半導体素子20とは反対側の第2の放熱板42が平面サイズが大きいものであったが、これとは逆に、第1の放熱板41の方が平面サイズが大きく、第1の放熱板41におけるはんだ43との接触面に、レジスト44を設けてもよい。このようにして、第1の放熱板41に対し第2の放熱板42の位置を規定するための領域を、第1の放熱板41に形成してもよい。
(第5実施形態)
図6は、本発明の第5実施形態に係る半導体装置の概略断面構成を示す図である。本実施形態は、上記第4実施形態の変形であって、上記第4実施形態において、さらに、一面側放熱板40における両放熱板41、42の間のはんだ43を、互いに離間して配置された複数個のはんだボール43aにより構成したものである。
それによれば、上記第3実施形態と同様に、はんだボール43aの熱変形による上記高さ調節幅の増大が図れる。また、これも上記第3実施形態と同様に、第1の放熱板41および第2の放熱板42ともに、レジスト44によって上記はんだボール位置規定領域を形成しており、それにより、はんだボール43aの適切な位置決めが成される。
(第6実施形態)
図7は、本発明の第6実施形態に係る半導体装置の概略断面構成を示す図である。この図7に示される本半導体装置は、上記図1に示した半導体装置における基板10の貫通穴11の構成を変形したものであり、ここでは、この変形部分を中心に述べる。
図7に示されるように、本半導体装置においては、基板10の他面における貫通穴11の開口部にて、その穴11の角部を面取りしてテーパ面10aを形成したものである。この貫通穴11の開口部のテーパ面10aによって、貫通穴11の開口サイズは基板10の一面側から他面側へ拡がっている。そのため、このテーパ面10aを設けることで、その分、注入口12が広くなり、アンダーフィル60の注入が、さらに行いやすくなる。
なお、本実施形態は、基板10の他面における貫通穴11の開口部にテーパ面10aを設けるものであり、上記図1に示した半導体装置以外にも、上記各実施形態の半導体装置に組み合わせて適用することが可能である。
(第7実施形態)
図8は、本発明の第6実施形態に係る半導体装置の概略平面構成を示す図である。本実施形態の半導体装置における基板の他面側の平面構成を示している。
図8に示されるように、本半導体装置では、一面側放熱板40において半導体素子20の一面から突出する方向に沿って延びる面、すなわち一面側放熱板40の側面に凹凸を設けたものである。この凹凸は、図8の如く、当該突出する方向とは直交する方向に凹と凸が繰り返されている形状である。
この側面の凹凸により、貫通穴11の内面と一面側放熱板40の側面との隙間が、特に凹部にて大きくなるので、そこから空気が逃げやすくなり、アンダーフィルの注入性が向上する。また、一面側放熱板40をマザーボードなどの外部の部材に対して、はんだ付けするとき、この凹凸を付けた分、一面側放熱板40と外部の部材との当該はんだを介した接触面積が増加するため、それによる放熱性の向上が期待できる。
そして、このような一面側放熱板40の側面に凹凸を設けることは、上記各実施形態の半導体装置において、組み合わせて適用することができる。
(他の実施形態)
なお、上記各実施形態のうち2段重ね構成の一面側放熱板40において、第1の放熱板41と第2の放熱板42とを異種材料より構成してもよい。この場合、具体的には、第2の放熱板42をCuで構成した場合、半導体素子20と第2の放熱板42との間の第1の放熱板41を、半導体素子20を構成するSiと第2の放熱板42を構成するCuとの間の線膨張係数を有する材料により構成する。それによれば、冷熱サイクルなどで発生する応力を緩和し、信頼性の向上が期待される。
また、上記各実施形態では、半導体素子20の基板10に対向する一面に接続された一面側放熱板40、半導体素子20の一面とは反対側の他面に接続された他面側放熱板50を備える構成、つまり、半導体素子20の両面に放熱板40、50を設けた構成としたが、上記各実施形態において、一面側放熱板40のみ設けられ、他面側放熱板は省略された構成であってもよい。
10 基板
11 貫通穴
12 注入口
20 半導体素子
30 バンプ
40 一面側放熱板
40a テーパ面
41 一面側放熱板の第1の放熱板
42 一面側放熱板の第2の放熱板
43 一面側放熱板のはんだ
43a はんだボール
60 アンダーフィル

Claims (7)

  1. 基板(10)と、
    一面をバンプ(30)を介して前記基板(10)の一面に対向させた状態で前記基板(10)の一面上に搭載された半導体素子(20)と、
    前記半導体素子(20)の一面のうち前記バンプ(30)以外の部位に接続された放熱板(40)と、
    前記半導体素子(20)の一面と前記基板(10)の一面との間にて、前記バンプ(30)および前記放熱板(40)以外の部位に充填されたアンダーフィル(60)とを備える半導体装置において、
    前記基板(10)には前記基板(10)の一面から他面へ貫通し、前記放熱板(40)よりも大きな貫通穴(11)が設けられており、
    前記放熱板(40)は前記貫通穴(11)に対して前記貫通穴(11)の内面と隙間を有した状態で挿入されるとともに、前記基板(10)の他面より突出しており、
    前記放熱板(40)と前記貫通穴(11)の内面との隙間は、前記アンダーフィル(60)が注入される注入口(12)として構成され、この注入口(12)を介して、前記基板(10)の一面と前記半導体素子(20)の一面との間に前記アンダーフィル(60)が充填されていることを特徴とする半導体装置。
  2. 前記放熱板(40)のうち前記貫通穴(11)内に位置する部位の側面は、前記基板(10)の一面側から他面側へ拡がるテーパ面(40a)とされており、当該側面と前記貫通穴(11)の内面との隙間は前記基板(10)の一面側から他面側へ向かって広くなっていることを特徴とする請求項1に記載の半導体装置。
  3. 基板(10)と、
    一面をバンプ(30)を介して前記基板(10)の一面に対向させた状態で前記基板(10)の一面上に搭載された半導体素子(20)と、
    前記半導体素子(20)の一面のうち前記バンプ(30)以外の部位に接続された放熱板(40)と、
    前記半導体素子(20)の一面と前記基板(10)の一面との間にて前記バンプ(30)および前記放熱板(40)以外の部位に充填されたアンダーフィル(60)とを備える半導体装置において、
    前記基板(10)には前記基板(10)の一面から他面へ貫通し、前記一面側放熱板(40)よりも大きな貫通穴(11)が設けられており、
    前記放熱板(40)は前記貫通穴(11)に対して前記貫通穴(11)の内面と隙間を有した状態で挿入されるとともに、前記基板(10)の他面より突出しており、
    前記放熱板(40)と前記貫通穴(11)の内面との隙間は、前記アンダーフィル(60)が注入される注入口(12)として構成され、この注入口(12)を介して、前記基板(10)の一面と前記半導体素子(20)の一面との間にアンダーフィル(60)が充填されており、
    前記放熱板(40)は、前記半導体素子(20)側から第1の放熱板(41)、第2の放熱板(42)が、はんだ(43)を介して重ね合わされた構成よりなることを特徴とする半導体装置。
  4. 前記放熱板(40)において前記第1の放熱板(41)と前記第2の放熱板(42)との間の前記はんだ(43)は、互いに離間して配置された複数個のはんだボール(43a)よりなることを特徴とする請求項3に記載の半導体装置。
  5. 前記第1の放熱板(41)および前記第2の放熱板(42)ともに、前記はんだボール(43a)と接触する面には、前記はんだボール(43a)の溶融時に個々の前記はんだボール(43a)の位置を規定するための領域が設けられていることを特徴とする請求項4に記載の半導体装置。
  6. 前記第1の放熱板(41)と前記第2の放熱板(42)とでは、その平面サイズが異なるものであり、
    当該両放熱板(41、42)のうち平面サイズの大きい方における前記はんだ(43)と接触する面には、前記はんだ(43)の溶融時に溶融した前記はんだ(43)を介して当該平面サイズの大きい方に対し平面サイズの小さい方の位置を規定するための領域が設けられていることを特徴とする請求項3に記載の半導体装置。
  7. 基板(10)と、
    一面をバンプ(30)を介して前記基板(10)の一面に対向させた状態で前記基板(10)の一面上に搭載された半導体素子(20)と、
    前記半導体素子(20)の一面のうち前記バンプ(30)以外の部位に接続された放熱板(40)とを備え、
    前記基板(10)の一面と前記半導体素子(20)の一面との間にて前記バンプ(30)および前記放熱板(40)以外の部位に、アンダーフィル(60)が充填されている半導体装置の製造方法において、
    前記基板(10)に、前記基板(10)の一面から他面へ貫通し、前記放熱板(40)よりも大きな貫通穴(11)を設け、
    前記半導体素子(20)を前記バンプ(30)を介して前記基板(10)に搭載するとき、前記半導体素子(20)の一面に接続した前記放熱板(40)を、前記貫通穴(11)に対して前記貫通穴(11)の内面と隙間を有した状態で挿入するとともに、前記基板(10)の他面より突出させ、
    前記放熱板(40)と前記貫通穴(11)の内面との隙間を介して、前記基板(10)の一面と前記半導体素子(20)の一面との間にアンダーフィル(60)を充填することを特徴とする半導体装置の製造方法。
JP2010018471A 2010-01-29 2010-01-29 半導体装置 Expired - Fee Related JP5212392B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010018471A JP5212392B2 (ja) 2010-01-29 2010-01-29 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010018471A JP5212392B2 (ja) 2010-01-29 2010-01-29 半導体装置

Publications (2)

Publication Number Publication Date
JP2011159702A true JP2011159702A (ja) 2011-08-18
JP5212392B2 JP5212392B2 (ja) 2013-06-19

Family

ID=44591431

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010018471A Expired - Fee Related JP5212392B2 (ja) 2010-01-29 2010-01-29 半導体装置

Country Status (1)

Country Link
JP (1) JP5212392B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014203870A (ja) * 2013-04-02 2014-10-27 三菱電機株式会社 半導体装置の製造方法及び半導体装置
JP2015126056A (ja) * 2013-12-26 2015-07-06 トヨタ自動車株式会社 半導体装置
JP2021068868A (ja) * 2019-10-28 2021-04-30 株式会社オートネットワーク技術研究所 伝熱部材付基板及び伝熱部材付基板の製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139129A (ja) * 1994-11-09 1996-05-31 Sony Corp 半導体装置及び半導体装置の製造方法
JPH10200018A (ja) * 1997-01-13 1998-07-31 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH11111895A (ja) * 1997-10-01 1999-04-23 Toshiba Chem Corp 樹脂封止型半導体装置およびその製造方法
JP2001144215A (ja) * 1999-11-17 2001-05-25 Nippon Avionics Co Ltd フリップチップ実装体
JP2001352021A (ja) * 2000-06-07 2001-12-21 Sony Corp 半導体パッケージ、半導体パッケージの実装構造及び半導体パッケージの製造方法
JP2003115681A (ja) * 2001-10-04 2003-04-18 Denso Corp 電子部品の実装構造
JP2008235365A (ja) * 2007-03-16 2008-10-02 Fujitsu Ltd 配線基板、電子部品の実装構造、及び半導体装置
JP2008270601A (ja) * 2007-04-23 2008-11-06 Denso Corp 半導体装置およびその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139129A (ja) * 1994-11-09 1996-05-31 Sony Corp 半導体装置及び半導体装置の製造方法
JPH10200018A (ja) * 1997-01-13 1998-07-31 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH11111895A (ja) * 1997-10-01 1999-04-23 Toshiba Chem Corp 樹脂封止型半導体装置およびその製造方法
JP2001144215A (ja) * 1999-11-17 2001-05-25 Nippon Avionics Co Ltd フリップチップ実装体
JP2001352021A (ja) * 2000-06-07 2001-12-21 Sony Corp 半導体パッケージ、半導体パッケージの実装構造及び半導体パッケージの製造方法
JP2003115681A (ja) * 2001-10-04 2003-04-18 Denso Corp 電子部品の実装構造
JP2008235365A (ja) * 2007-03-16 2008-10-02 Fujitsu Ltd 配線基板、電子部品の実装構造、及び半導体装置
JP2008270601A (ja) * 2007-04-23 2008-11-06 Denso Corp 半導体装置およびその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014203870A (ja) * 2013-04-02 2014-10-27 三菱電機株式会社 半導体装置の製造方法及び半導体装置
JP2015126056A (ja) * 2013-12-26 2015-07-06 トヨタ自動車株式会社 半導体装置
JP2021068868A (ja) * 2019-10-28 2021-04-30 株式会社オートネットワーク技術研究所 伝熱部材付基板及び伝熱部材付基板の製造方法
WO2021084897A1 (ja) * 2019-10-28 2021-05-06 株式会社オートネットワーク技術研究所 伝熱部材付基板及び伝熱部材付基板の製造方法
JP7251446B2 (ja) 2019-10-28 2023-04-04 株式会社オートネットワーク技術研究所 伝熱部材付基板及び伝熱部材付基板の製造方法

Also Published As

Publication number Publication date
JP5212392B2 (ja) 2013-06-19

Similar Documents

Publication Publication Date Title
US6507119B2 (en) Direct-downset flip-chip package assembly and method of fabricating the same
JP4870584B2 (ja) 半導体装置
JP5263895B2 (ja) 半導体装置、及び半導体装置の製造方法
JP6197319B2 (ja) 半導体素子の実装方法
KR20120033973A (ko) 전자 장치의 제조 방법 및 전자 장치
TWI501369B (zh) 銲料安裝基板及其製造方法,以及半導體裝置
JP5212392B2 (ja) 半導体装置
JP2007243106A (ja) 半導体パッケージ構造
JP2009218233A (ja) 半導体装置及びその製造方法
JP2006351935A (ja) 半導体チップ実装基板及びそれを用いた半導体装置
US7704797B2 (en) Module and method of manufacturing the same
JP2007258448A (ja) 半導体装置
JP4752717B2 (ja) モジュールの製造方法
TWI455264B (zh) 晶片接合結構及晶片接合的方法
JP5958136B2 (ja) 半導体装置及び半導体装置の製造方法
JPH1032283A (ja) 半田バンプを有する配線基板およびその製造方法
JP2008243879A (ja) 電子装置およびその製造方法
JP4828997B2 (ja) 半導体パッケージおよびその実装方法、ならびにその半導体パッケージに使用する絶縁配線基板およびその製造方法
JP2008277594A (ja) 半導体装置、およびその製造方法、並びにその製造方法に用いるリードフレーム
JP5577734B2 (ja) 電子装置および電子装置の製造方法
JP2009021366A (ja) 半導体装置
JP2006019338A (ja) 電子部品用パッケージ及びそれを用いた半導体装置
JP2011049502A (ja) 半導体装置の実装構造および半導体装置の製造方法
TW201003864A (en) Chip package structure
JP2014216454A (ja) 電子装置の実装構造および電子装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120307

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120731

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120921

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130211

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160308

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees