JP2009218233A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2009218233A
JP2009218233A JP2008056932A JP2008056932A JP2009218233A JP 2009218233 A JP2009218233 A JP 2009218233A JP 2008056932 A JP2008056932 A JP 2008056932A JP 2008056932 A JP2008056932 A JP 2008056932A JP 2009218233 A JP2009218233 A JP 2009218233A
Authority
JP
Japan
Prior art keywords
electrode pad
semiconductor element
bump
semiconductor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008056932A
Other languages
English (en)
Inventor
Hitoshi Ishizuki
仁 石附
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2008056932A priority Critical patent/JP2009218233A/ja
Publication of JP2009218233A publication Critical patent/JP2009218233A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05555—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0614—Circular array, i.e. array with radial symmetry
    • H01L2224/06141—Circular array, i.e. array with radial symmetry being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0614—Circular array, i.e. array with radial symmetry
    • H01L2224/06144—Circular array, i.e. array with radial symmetry covering only portions of the surface to be connected
    • H01L2224/06145—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0614—Circular array, i.e. array with radial symmetry
    • H01L2224/06144—Circular array, i.e. array with radial symmetry covering only portions of the surface to be connected
    • H01L2224/06146—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/06177—Combinations of arrays with different layouts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1405—Shape
    • H01L2224/14051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1414—Circular array, i.e. array with radial symmetry
    • H01L2224/14141—Circular array, i.e. array with radial symmetry being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1414—Circular array, i.e. array with radial symmetry
    • H01L2224/14143—Circular array, i.e. array with radial symmetry with a staggered arrangement, e.g. depopulated array
    • H01L2224/14145—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1414—Circular array, i.e. array with radial symmetry
    • H01L2224/14143—Circular array, i.e. array with radial symmetry with a staggered arrangement, e.g. depopulated array
    • H01L2224/14146—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/14177—Combinations of arrays with different layouts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/16105—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16108—Disposition the bump connector not being orthogonal to the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/17104—Disposition relative to the bonding areas, e.g. bond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 フリップチップ実装におけるバンプや電極パッドに加わる応力集中を、工程の複雑化を招かずに効果的に緩和できる半導体装置及びその製造方法を提供する。
【解決手段】 半導体素子２表面に配置された外部接続用の素子電極パッド３と配線基板４表面に配置された基板電極パッド５とを備え、互いに対向する素子電極パッド３と基板電極パッド５とがバンプ６を介して接続されている半導体装置において、半導体素子２の幾何学中心２１から放射方向の幅より放射方向と直交する方向の長さの方が大きい細長い形状の第１素子電極パッド３ｂ及び第２基板電極パッド５ｂを有する構成とする。
【選択図】 図１

Description

本発明は、半導体素子が配線基板へフリップチップ実装された半導体装置及びその製造方法に関する。
電子機器の小型軽量化には、半導体チップの集積度の向上と実装技術が大きな役割を果たしている。
実装技術として、半導体チップの実装には、ワイヤボンディングによりリードフレームを接続し、このリードフレームを介して配線基板とはんだで接続することが一般に行われていたが、最近では電子機器の小型化の要求が大きくなってきたことを受けて、半導体チップをダイレクトにプリント基板に実装するフリップチップ実装方式が多用されるようになってきている。
図５にフリップチップ実装方式で用いられる半導体素子の電極パッドの配置及び形状を示す。
また、図６に図５のＢ−Ｂ’線に沿った断面図を示す。
これらの図に示すように、フリップチップ実装では、半導体素子１００の表面に外部接続用の素子電極パッド２００をマトリクス状に配置し、この素子電極パッド２００にバンプ（金属突起）３００と呼ばれる多数の凸部を形成し、このバンプ３００を介して半導体素子１００の回路と配線基板４００の配線に接続された図示しない基板電極パッドとを接続するようになっている。
フリップチップ実装は、図６（ａ）に示すように、半導体素子１００の素子電極パッド２００に設けた、例えばはんだで形成されたバンプ３００を配線基板４００の基板電極パッドに押圧しつつ、リフロー炉を通してバンプ３００を溶融してバンプ３００の先端部を配線基板４００の電極パッドと接合させ、その後、図６（ｂ）に示すように、リフロー炉から出して冷却することにより行われる。
ところで、近年は半導体素子の多ピン化により端子密度が高密度化しており、素子電極パッドが小形化、かつ半導体素子パッケージが大型化している。このため、半導体素子と配線基板間の素材の熱膨張率差によるストレスが、半導体素子と配線基板の接続部に影響し易くなっている。
図５、６の例では、素子電極パッド２００が半導体素子１００表面全面に配置されているフリップチップ型半導体素子１００を配線基板４００とはんだづけする場合、リフロー炉の高温環境下ではんだバンプ３００が溶融し接続された後、冷却過程においてはんだバンプ３００が凝固する際、膨張率の差により半導体素子１００より配線基板４００側がより多く収縮５００する。このため、半導体素子１００と配線基板４００の接続部に応力が発生する。
とりわけ、半導体素子１００の外周周辺部ほどバンプ３００の破壊６００，バンプ３００と素子電極パッド２００の接続部の破壊７００が発生しやすくなっている。
一方、最近は鉛フリー化のため、ＳｎＡｇＣｕはんだなどはんだ材質が硬い材料を使わざるを得なくなっている。ところが、はんだバンプが硬いと、発生したストレスが半導体素子や配線基板のパッドに直接加わることになり、パッドの破壊等が発生するおそれがあった。
図５、６の例で見ると、はんだバンプ３００が硬い場合、上述したように発生したストレスが直接半導体素子１００や配線基板４００のパッドに加わり、パッドの破壊を加速する要因にもなっている。
そこで、半導体素子と配線基板との素材間の熱膨張率の差から生じるバンプやパッドに対する応力集中を緩和し、接続信頼性を向上させる方法として、例えば特許文献１、２で示されているように、素子電極パッドを柔軟性のある樹脂板の上に形成する方法が提案されている。
特開２００２−２８０４８６号公報 特開２００２−２１７２２７号公報
しかしながら、上記のような素子電極パッドを柔軟性のある樹脂板の上に形成して応力を緩和する方法は、製造工程が複雑になるという問題があった。
本発明の目的は、上述した課題であるフリップチップ実装におけるバンプや電極パッドに加わる応力集中を、工程の複雑化を招かずに効果的に緩和できる半導体装置及びその製造方法を提供することにある。
上記目的を達成するため、本発明の半導体装置は、半導体素子表面に配置された外部接続用の素子電極パッドと配線基板表面に配置された基板電極パッドとを備え、互いに対向する前記素子電極パッドと前記基板電極パッドとがバンプを介して接続されている半導体装置であって、前記素子電極パッド及び前記基板電極パッドが、前記バンプが応力変形可能な形状に形成された構成としてある。
また、本発明の半導体装置の製造方法は、半導体素子の表面にほぼ長方形状の外部接続用の素子電極パッドを形成する工程と、前記素子電極パッドの上に板状又は柱状のバンプを形成する工程と、配線基板の表面の前記半導体素子の素子電極パッドと対向する位置にほぼ長方形状の基板電極パッドを形成する工程と、前記半導体素子の前記バンプと前記配線基板の基板電極パッドとを対向させながら前記バンプを溶融して前記バンプと前記基板電極パッドとを接続する工程とを有する方法としてある。
本発明の半導体装置によれば、フリップチップ実装におけるバンプによって接続される配線基板の基板電極パッドと半導体素子の素子電極パッドの形状に対応して、バンプが応力で変形し易い形状となり、接続部分に発生する応力集中をバンプの変形で吸収して緩和することが可能になり、接続信頼性を向上させることができる。
半導体素子と配線基板の電極パッドのそれぞれの形状の変更とバンプの形成は、電極パッドとバンプを形成する工程でレジストの露光パターンを変更するだけでよいため、製造工程を増加させることはない。
以下、本発明の好ましい実施形態について図面を参照して説明する。
図１は、本発明の一実施形態に係る半導体装置における半導体素子の表面全面にマトリクス状に配置されている素子電極パッドの配列と形状の概念を示す電極パッドの配列図である。
図２は、図１のＡ−Ａ’に沿った半導体装置の概略の断面図である。
これらの図に示す本実施形態に係る半導体装置１を構成する半導体素子２は、大規模集積回路（ＬＳＩ）と呼ばれる半導体チップであり、シリコンウエハなどの半導体基板に各種のトランジスタ等が高密度で形成されている。
そして、この半導体素子２の表面に配置された外部接続用の素子電極パッド３が、配線基板４の表面に配置された基板電極パッド５とバンプ６を介して接続されるようになっており、半導体素子２側の素子電極パッド３及び配線基板４側の基板電極パッド５が、バンプ６が応力変形可能な形状に形成されるようになっている。
半導体素子２の表面全体は図示しない例えば絶縁性の窒化シリコンなどのパッシベーション膜で覆われており、外部との接続を行う素子電極パッド３ａ、３ｂが例えばアルミニウムで絶縁膜がない部分に設けられている。
素子電極パッド３ａ、３ｂには、バリアメタルがアルミニウム電極の表面に形成され、半導体素子２表面に露出している。
バリアメタルは、例えばＴｉ（チタン）またはＣｒ（クロム）等の下側膜と、Ｃｕ（銅）、Ｐｄ（パラジウム）、Ｎｉ（ニッケル）、Ａｕ（金）、Ｗ（タングステン）等の上側膜とからなっている。図１では、素子電極パッド３ａ、３ｂは半導体素子２の全面にマトリクス状に配列されている。
そして、この半導体素子２の平面図での幾何学中心２１が熱膨張の中心となると想定される。
そこで、本実施形態では、図１に示す素子電極パッド３ａ、３ｂの形状は、半導体素子２の幾何学中心２１（図１参照）近傍と周辺部とで異なるように変更している。
幾何学中心２１近傍の第１素子電極パッド３ａは、通常と同様に円形状（又はほぼ正方形状）に形成されている。即ち、第１素子電極パッド３ａは、半導体素子２の幾何学中心２１からの放射方向の幅と放射方向と直交する方向の長さがほぼ一致する形状に形成されている。
一方、半導体素子２の幾何学中心２１から所定距離離れた周辺部に配置されている第２素子電極パッド３ｂは、ほぼ長方形状となる細長い形状に形成されている。
この細長い第２素子電極パッド３ｂは、図面では細長い矩形状でその長い方の軸が幾何学中心２１からの放射方向に対して直交する方向に配列している。即ち、細長い第２素子電極パッド３ｂは熱膨張の中心である幾何学中心２１からの放射方向、即ち熱膨張方向に薄く、放射方向と直交する方向、即ち熱膨張方向と直交する方向に長い形状となっている。
そして、第１素子電極パッド３ａには第１バンプ６ａ、第２素子電極パッド３ｂには第２バンプ６ｂが形成される。
第２素子電極パッド３ｂの形状は、熱膨張方向に薄い細長い形状であれば良く、図示した長方形に限らず、楕円形、レーストラック状の形状が例示される。
ここで、第２素子電極パッド３ｂの長い方の軸と短い方の軸の比率は適宜選択しうる。あまり薄すぎると半導体素子２の第２素子電極パッド３ｂと配線基板４の第２基板電極パッド５ｂとを第２バンプ６ｂを介して接続することが困難になる場合があり、厚すぎると熱応力を第２バンプ６ｂの変形で吸収することが困難になる。
そのため、厚さと長さの比は、１：２〜１：２０の範囲で適宜選択しうる。
また、第１素子電極パッド３ａと第２素子電極パッド３ｂとを作り分ける領域は、これらのパッドに加わる熱応力を考慮して決定されるが、第２素子電極パッド３ｂを設ける領域は、半導体素子２の全体であっても良く、部分的に設ける場合は全部の面積の０．１〜０．７の面積を占める外周周辺部に設けることが好ましい。
半導体素子２がフェイスダウンで搭載される配線基板４は、例えばガラス布にエポキシ樹脂を含浸させたガラス−エポキシ樹脂複合材料、アラミド不織布にエポキシ樹脂を含浸させたアラミド−エポキシ樹脂複合材料などで構成され、例えば銅で配線が設けられている。
配線基板４の表面には、半導体素子２の素子電極パッド３ａ、３ｂと整合する位置に、同じ形状で第１素子電極パッド３ａと対応する第１基板電極パッド５ａと、第２素子電極パッド３ｂと対応する第２基板電極パッド５ｂがそれぞれ形成されている。
配線基板４の基板電極パッド５ａ、５ｂにはバンプ６ａ、６ｂを接合させるためのフラックスが塗布されている。
基板電極パッド５ａ、５ｂは配線基板４の配線と接続されている。
図２に示すように、バンプ６ａ、６ｂの形状は両端の電極パッド３ａ、５ａ、電極パッド３ｂ、５ｂの形状に従って形成される。
従って、第１素子電極パッド３ａと第１基板電極パッド５ａとを接続する第１バンプ６ａはほぼ円柱型に形成され、第２素子電極パッド３ｂと第２基板電極パッド５ｂとを接続する第２バンプ６ｂは板状又は柱状に形成される。
ここで、バンプ６ａ、６ｂの素材としては、例えば錫（Ｓｎ）−鉛（Ｐｂ）系、Ｓｎ−Ａｇ（銀）系、Ｓｎ−Ｃｕ（銅）系等のはんだ合金の他、Ｓｎ−Ａｇ−Ｉｎ（インジウム）系、Ｓｎ−Ａｇ−Ｂｉ（ビスマス）系、Ｓｎ−Ａｇ−Ｃｕ系等の無鉛合金が挙げられる。
また、図２に示すように、本実施形態の半導体装置１では、常温乃至室温では、半導体素子２に形成されている第２素子電極パッド３ｂの平面方向の位置が、配線基板４に形成されている第２基板電極パッド５ｂの位置と比較して半導体素子２の幾何学中心２１から放射方向の周辺側へ偏位している。
これにより、第２素子電極パッド３ｂと第２基板電極パッド５ｂとを接続している第２バンプ６ｂが放射方向の外周側に向かって傾いている。
このように、本実施形態に係る半導体装置１は、半導体素子２が配線基板４にフェイスダウンでフリップチップ実装されており、半導体素子２の外周周辺部の第２素子電極パッド３ｂと配線基板４の対応する第２基板電極パッド５ｂの形状が、これまでのものと変更され、更に電極パッド３ｂ、５ｂの形状の変更に伴う第２バンプ６ｂの形状も変更されている（図５、６参照）。厳密には、後述するように、対向する電極パッド３ｂ、５ｂの相対位置も変更されている。
具体的には、半導体素子２の外周周辺部に配置された第２素子電極パッド３ｂと第２基板電極パッド５ｂとを接続している第２バンプ６ｂが、半導体素子２の幾何学中心２１からの放射方向に対して厚みが薄い板状又は柱状であり、かつ放射方向に対して水平面断面の細長い形状の長い軸が放射方向と直交する方向に配置されている構造を有する。
ここで、半導体素子２を配線基板４に搭載する際に素子電極パッド３ａ、３ｂや配線基板の基板電極パッド５ａ、５ｂに加わる応力の主たる原因は、バンプを接続する際のリフロー炉における熱印加時の半導体素子２と配線基板４の膨張率の差である。
電極パッド３ａ、３ｂが半導体素子２表面全面に配置されているフリップチップ型半導体素子２を配線基板４とはんだづけする場合、高温環境下ではんだが溶融し接続された後、冷却過程においてはんだが凝固する際、膨張率の差により半導体素子２より配線基板４側がより多く収縮することから、半導体素子２と配線基板４の接続部に応力が発生する。
この収縮量の差分を試算してみると次のようになる。
リフロー炉ではんだが溶融したときから常温に戻るまでの温度差はＳｎＡｇＣｕなどの鉛フリーはんだの場合で２００℃以上にも達する。半導体素子（シリコン）２の熱膨張率は約３ｐｐｍ、配線基板（例えばガラスエポキシ）４の熱膨張率は約１６ｐｐｍとその差は１３ｐｐｍとなり、温度差を２００℃とすると、はんだ溶融時から常温までの収縮量の差は半導体素子２形状を２０ｍｍ程度と仮定すると、最外周のパッド部では２０ｍｍ×１３ｐｐｍ／℃×２００℃＝５２μｍとなる。
ただし、実際には半導体素子２と配線基板４のバンプ６は均等に分散していることから中心部を基準に収縮し、収縮量の差は前記６２μｍの半分の２６μｍとなる。
半導体素子２の最も周縁に近い第２素子電極パッド３ｂと第２基板電極パッド５ｂとは、このように加熱後常温に戻って収縮する際に最大２６μｍ程度の位置ずれが生じ、これにより第２バンプ６ｂが接続している第２電極パッド３ｂ、５ｂに応力が加わる。
本実施形態に係る半導体装置１では、半導体素子２外周周辺部の第２バンプ６ｂは、収縮方向に薄い板状又は柱状となっているため、第２電極パッド３ｂ、５ｂに応力が加わったときに第２バンプ６ｂが変形を起こし易く、接続部分に発生する応力を、第２バンプ６ｂが変形することによって吸収することができる。その結果、接続部に加わる応力を効果的に緩和して第２バンプ６ｂや電極パッド３ｂ、５ｂと第２バンプ６ｂの接続部分の破壊を防止でき、接続信頼性を向上させることができる。
次に、図２に示す半導体装置１の製造方法について図３の製造段階を示す断面図を参照して説明する。
図３（ａ）に示すように、半導体素子２に第１素子電極パッド３ａと第２素子電極パッド３ｂとを形成する。
トランジスタ等を形成したシリコンウエハの上面に、トランジスタ等と配線で接続されている図示しない再配線層と接続する図１に示したような第１素子電極パッド３ａと第２素子電極パッド３ｂを、リソグラフィ技術を用いて形成する。
このとき、リソグラフィの露光パターンをこれまでと変更するだけでよい。
次に、この電極パッド３ａ、３ｂを含むウエハの全面に図示しないパッシベーション膜を形成し、このパッシベーション膜にフォトレジスト法により開口部を形成する。
この開口部から露出している電極パッド３ａ、３ｂの上面を含むウエハの全面にスパッタリング法等によって図示しないバリアメタル層を形成する。
フォトレジスト法により電極パッド３ａ、３ｂ以外のバリアメタル層を除去する。
次に、電極パッド３ａ、３ｂ上のバリアメタル層を含むウエハの上面に図示しないレジスト膜をスピンコートにより塗布し、更に、露光、現像によってバリアメタル層の上部のレジスト膜に開口部を形成する。このときにも、これまでの露光パターンを変更するだけでよい。
次に、図示しないバリアメタル層に開口した図示しないレジスト膜の開口部に湿式メッキ法、蒸着、スパッタリング法、はんだペースト組成物を充填する方法でバンプ６ａ、６ｂを形成する。
はんだの組成としては、環境対策から無鉛合金が好ましい。無鉛合金は鉛はんだより硬いが、本発明の半導体装置１では使用可能である。
バンプ６ａ、６ｂを形成した後、レジスト膜を除去することによって、図３（ｂ）に示すバンプ６ａ、６ｂが設けられた半導体素子２を形成することができる。
一方、配線基板４には、半導体素子２の第１素子電極パッド３ａと第２素子電極パッド３ｂと整合する位置に同じ形状の第１基板電極パッド５ａと第２基板電極パッド５ｂとをリソグラフィ技術を用いて形成する。
この場合、図４（ａ）に模式的に示すように、常温で第２素子電極パッド３ｂと第２基板電極パッド５ｂの平面方向の形状が重なるようにすると、リフロー炉の中ではんだが溶融する温度に加熱されたとき、配線基板４の熱膨張率が半導体素子２の熱膨張率より大きいため、図４（ｂ）に示すように、配線基板４の端部側の第２基板電極パッド５ｂが半導体素子２の幾何学中心２１から放射方向の周辺側へ膨張する距離が、半導体素子２の第２素子電極パッド３ｂの膨張距離より大きくなる。このため、第２素子電極パッド３ｂと第２基板電極パッド５ｂとの平面方向の重なりが無くなる場合がある。
こうなると、第２バンプ６ｂが第２基板電極パッド５ｂと接触しなくなるため、第２バンプ６ｂを第２基板電極パッド５ｂと接続することができなくなる。
はんだが溶融する温度で第２素子電極パッド３ｂに形成した第２バンプ６ｂと第２基板電極パッド５ｂとが一部でも接触すれば、第２バンプ６ｂを第２基板電極パッド５ｂと接続することができる。
そこで、第２基板電極パッド５ｂの形成位置は、図２に示したように、常温乃至室温において、配線基板４と半導体素子２の熱膨張率の差と半導体素子２の幾何学中心２１からの距離を考慮して第２素子電極パッド３ｂより放射方向にやや中心側になるように偏位させて形成することが好ましい。
次に、図３（ｂ）に示すように、素子電極パッド３ａ、３ｂとバンプ６ａ、６ｂを形成した半導体素子２と配線基板４とをフェイスダウンでバンプ６ａ、６ｂと配線基板４の基板電極パッド５ａ、５ｂとを対向させ、図３（ｃ）に示すように、配線基板４に半導体素子２を押圧して配置する。
このとき、図３（ｃ）に示すように、第２素子電極パッド３ｂの第２バンプ６ｂと配線基板４の第２基板電極パッド５ｂとが位置ずれするが、リフロー炉内でバンプ６ａ、６ｂが溶融する温度で第２バンプ６ｂと第２基板電極パッド５ｂとが接触すれば良く、リフローに搬入する前の常温乃至室温では、第２バンプ６ｂと第２基板電極パッド５ｂとが接触していなくても差し支えない。
次に、半導体素子２と配線基板４とを重ねたままリフロー炉に搬入し、バンプ６ａ、６ｂを溶融させる。
図３（ｄ）では、バンプ６ａ、６ｂが溶融する温度で第２バンプ６ｂと第２基板電極パッド５ｂとが重なって接触する状態を示しているが、上述したように、一部で接触するようにすれば第２バンプ６ｂと第２基板電極パッド５ｂとが接続される。
バンプ６ａ、６ｂが溶融してバンプ６ａ、６ｂと基板電極パッド５ａ、５ｂ、バンプ６ａ、６ｂと素子電極パッド３ａ、３ｂとが接合し、バンプ６ａ、６ｂを介して素子電極パッド３ａ、３ｂと基板電極パッド５ａ、５ｂとが接続される。
図３（ｄ）に示すようなバンプ６ａ、６ｂが溶融している状態では、半導体素子２と配線基板４の接続部にはストレスは無い。
リフロー炉から搬出して冷却すると、配線基板４が大きく収縮し、図３（ｅ）に示すように、配線基板４に形成されている第２基板電極パッド５ｂの平面方向の位置が対向する第２素子電極パッド３ｂの位置より半導体素子２の幾何学中心２１から放射方向の中心側へずれ、第２素子電極パッド３ｂと第２基板電極パッド５ｂとを接続している第２バンプ６ｂが放射方向の外周側に向かって傾いて凝固する。
第１バンプ６ａが凝固する際に半導体素子２が配線基板４へ押圧されているため、第１バンプ６ａは円柱形乃至樽型の形状となる。
以上のように、本実施形態に係る半導体装置の製造方法によれば、第２素子電極パッド３ｂと第２基板電極パッド５ｂの形状と位置とバンプ６ｂの形状を従来と変更するには、露光パターンを変えるだけで良く、これまで行われていた工程が増加することはなく、コスト増を招くことはない。
なお、本発明は上述した実施形態に限定されるものではない。
例えば、上記実施形態では、第１電極パッドと第２電極パッドの２種類の形状のパッドを形成するようにしたが、細長い第２電極パッドだけで全部の電極パッドを構成するようにしても良い。
また、電極パッドの幅が半導体素子の幾何学中心から放射方向に周辺部へいくに従って漸次小さくなり、バンプが漸次薄くなるように形成するようにしても良い。このような電極パッドの配置と形状とすることにより、応力がより大きくなる部分でバンプをより変形しやすくすることが可能になり、応力緩和が有効になり、接続信頼性が高まる。
なお、半導体素子２の幾何学中心２１や放射方向といった位置と方向を示す用語は、厳密なものではなく、おおよそその位置と方向を示すものであればよい。
本発明の半導体装置は、小型軽量化が要求される電子機器に好適に利用することができる。
また、本発明の半導体装置の製造方法は、このような半導体装置を製造することができる。
本発明の半導体装置における半導体素子表面に設けられた電極パッドの形状と配列を示す概略平面図である。 図１のＡ−Ａ’線に沿った本発明の半導体装置の一実施形態の概略断面図である。 （ａ）〜（ｅ）は本発明の半導体装置の製造方法を示す断面の工程図である。 （ａ）、（ｂ）は半導体素子と配線基板の熱膨張率の差を説明する概略断面図である。 これまでの半導体素子における電極パッドの形状と配列を示す概略平面図である。 図５のＢ−Ｂ’線に沿った半導体装置の概略断面図である。
符号の説明
１ 半導体装置
２ 半導体素子
３ 素子電極パッド
３ａ 第１素子電極パッド
３ｂ 第２素子電極パッド
４ 配線基板
５ 基板電極パッド
５ａ 第１基板電極パッド
５ｂ 第２基板電極パッド
６ バンプ
６ａ 第１バンプ
６ｂ 第２バンプ

Claims (11)

  1. 半導体素子表面に配置された外部接続用の素子電極パッドと配線基板表面に配置された基板電極パッドとを備え、互いに対向する前記素子電極パッドと前記基板電極パッドとがバンプを介して接続されている半導体装置であって、
    前記素子電極パッド及び前記基板電極パッドが、前記バンプが応力変形可能な形状に形成された
    ことを特徴とする半導体装置。
  2. 前記素子電極パッド及び前記基板電極パッドが、ほぼ長方形状である請求項１記載の半導体装置。
  3. 前記素子電極パッド及び前記基板電極パッドが、前記半導体素子の幾何学中心から放射方向の幅より前記放射方向と直交する方向の長さの方が大きい細長い形状である請求項１又は２記載の半導体装置。
  4. 前記素子電極パッド及び基板電極パッドの長い方の軸が、前記半導体素子の幾何学中心からの放射方向と直交する方向に配列された請求項３記載の半導体装置。
  5. 前記素子電極パッド及び基板電極パッドが、前記半導体素子の周辺部に配置された請求項１乃至４のいずれか一項記載の半導体装置。
  6. 前記半導体素子の幾何学中心近傍に配置される前記素子電極パッド及び基板電極パッドが、ほぼ正方形状又は円形状に形成された請求項１乃至５のいずれか一項記載の半導体装置。
  7. 前記半導体素子の幾何学中心近傍に配置される前記素子電極パッド及び基板電極パッドが、前記半導体素子の幾何学中心からの放射方向の幅と前記放射方向と直交する方向の長さがほぼ一致する形状である請求項６記載の半導体装置。
  8. 前記電極パッドと基板電極パッドとを接続する前記バンプが、前記半導体素子の幾何学中心から放射方向の幅より前記放射方向と直交する方向の長さの方が大きい板状体又は柱状体である請求項１乃至７のいずれか一項記載の半導体装置。
  9. 前記基板電極パッドと対向する前記素子電極パッドが、常温において前記基板電極パッドと整合する位置より前記半導体素子の幾何学中心から放射方向に向かって偏位している請求項１乃至８のいずれか一項記載の半導体装置。
  10. 半導体素子の表面にほぼ長方形状の外部接続用の素子電極パッドを形成する工程と、
    前記素子電極パッドの上に板状又は柱状のバンプを形成する工程と、
    配線基板の表面の前記半導体素子の素子電極パッドと対向する位置にほぼ長方形状の基板電極パッドを形成する工程と、
    前記半導体素子の前記バンプと前記配線基板の基板電極パッドとを対向させながら前記バンプを溶融して前記バンプと前記基板電極パッドとを接続する工程と
    を有することを特徴とする半導体装置の製造方法。
  11. 前記素子電極パッド及び前記基板電極パッドが、前記半導体素子の幾何学中心から放射方向の幅より前記放射方向と直交する方向の長さの方が大きい細長い形状に形成される請求項１０記載の半導体装置の製造方法。
JP2008056932A 2008-03-06 2008-03-06 半導体装置及びその製造方法 Pending JP2009218233A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008056932A JP2009218233A (ja) 2008-03-06 2008-03-06 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008056932A JP2009218233A (ja) 2008-03-06 2008-03-06 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2009218233A true JP2009218233A (ja) 2009-09-24

Family

ID=41189843

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008056932A Pending JP2009218233A (ja) 2008-03-06 2008-03-06 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2009218233A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101300571B1 (ko) 2011-12-27 2013-08-27 앰코 테크놀로지 코리아 주식회사 반도체 장치
EP2735022A2 (en) * 2011-07-21 2014-05-28 Qualcomm Incorporated Interconnect pillars with directed compliance geometry
US9806042B2 (en) 2012-04-16 2017-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. Strain reduced structure for IC packaging
JP2020038928A (ja) * 2018-09-05 2020-03-12 住友電工デバイス・イノベーション株式会社 半導体装置
EP3890004A1 (en) * 2020-03-26 2021-10-06 Beijing Xiaomi Mobile Software Co., Ltd. Chip, circuit board and electronic device
US20220293566A1 (en) * 2021-03-11 2022-09-15 Samsung Electronics Co., Ltd. Semiconductor package with increased thermal radiation efficiency

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152381A (ja) * 1991-05-09 1993-06-18 Hitachi Ltd 電子部品搭載モジユール
JPH05343407A (ja) * 1992-06-05 1993-12-24 Fujitsu Ltd 基板接続用バンプ電極
JPH1117319A (ja) * 1997-06-26 1999-01-22 Matsushita Electric Ind Co Ltd チップの実装方法
JP2001060759A (ja) * 1999-08-19 2001-03-06 Yaskawa Electric Corp 電子部品のボール端子接続構造
JP2007242782A (ja) * 2006-03-07 2007-09-20 Fujikura Ltd 半導体装置及び電子装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152381A (ja) * 1991-05-09 1993-06-18 Hitachi Ltd 電子部品搭載モジユール
JPH05343407A (ja) * 1992-06-05 1993-12-24 Fujitsu Ltd 基板接続用バンプ電極
JPH1117319A (ja) * 1997-06-26 1999-01-22 Matsushita Electric Ind Co Ltd チップの実装方法
JP2001060759A (ja) * 1999-08-19 2001-03-06 Yaskawa Electric Corp 電子部品のボール端子接続構造
JP2007242782A (ja) * 2006-03-07 2007-09-20 Fujikura Ltd 半導体装置及び電子装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2735022A2 (en) * 2011-07-21 2014-05-28 Qualcomm Incorporated Interconnect pillars with directed compliance geometry
KR101300571B1 (ko) 2011-12-27 2013-08-27 앰코 테크놀로지 코리아 주식회사 반도체 장치
US9806042B2 (en) 2012-04-16 2017-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. Strain reduced structure for IC packaging
US9997480B2 (en) 2012-04-16 2018-06-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a semiconductor device including strain reduced structure
JP7140314B2 (ja) 2018-09-05 2022-09-21 住友電工デバイス・イノベーション株式会社 半導体装置
JP2020038928A (ja) * 2018-09-05 2020-03-12 住友電工デバイス・イノベーション株式会社 半導体装置
EP3890004A1 (en) * 2020-03-26 2021-10-06 Beijing Xiaomi Mobile Software Co., Ltd. Chip, circuit board and electronic device
KR20210120855A (ko) * 2020-03-26 2021-10-07 베이징 시아오미 모바일 소프트웨어 컴퍼니 리미티드 칩, 회로 기판, 회로 기판 어셈블리 및 전자 기기
JP2021158354A (ja) * 2020-03-26 2021-10-07 北京小米移動軟件有限公司Beijing Xiaomi Mobile Software Co., Ltd. チップ、回路基板、回路基板アセンブリ及び電子機器
US11600584B2 (en) 2020-03-26 2023-03-07 Beijing Xiaomi Mobile Software Co., Ltd. Chip, circuit board and electronic device
JP7282821B2 (ja) 2020-03-26 2023-05-29 北京小米移動軟件有限公司 チップ、回路基板、回路基板アセンブリ及び電子機器
KR102599444B1 (ko) * 2020-03-26 2023-11-08 베이징 시아오미 모바일 소프트웨어 컴퍼니 리미티드 칩, 회로 기판, 회로 기판 어셈블리 및 전자 기기
US20220293566A1 (en) * 2021-03-11 2022-09-15 Samsung Electronics Co., Ltd. Semiconductor package with increased thermal radiation efficiency

Similar Documents

Publication Publication Date Title
TWI495024B (zh) 半導體裝置，其製造方法，以及製造線路板之方法
JP4660643B2 (ja) プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法
JP6415111B2 (ja) プリント回路板、半導体装置の接合構造及びプリント回路板の製造方法
KR101655926B1 (ko) 반도체장치 및 반도체장치의 제조방법
JP4415717B2 (ja) 半導体装置及びその製造方法
JP4729963B2 (ja) 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
US20070145603A1 (en) Semiconductor chip, mounting structure thereof, and methods for forming a semiconductor chip and printed circuit board for the mounting structure thereof
US7745258B2 (en) Manufacturing method of semiconductor device
KR20130130685A (ko) 이중 또는 복수회 에칭된 플립-칩 컨넥터를 갖는 마이크로전자 패키지 및 그 제조 방법
JP2007317979A (ja) 半導体装置の製造方法
JP6004441B2 (ja) 基板接合方法、バンプ形成方法及び半導体装置
JP6764666B2 (ja) 半導体装置及び半導体装置の製造方法
JP6458801B2 (ja) 半導体装置およびその製造方法
JP2006128662A (ja) 半導体装置およびその実装体
JP2009218233A (ja) 半導体装置及びその製造方法
JP2007184381A (ja) フリップチップ実装用回路基板とその製造方法、並びに半導体装置とその製造方法
JP2006202969A (ja) 半導体装置およびその実装体
JP2010165923A (ja) 半導体装置、及びその製造方法
JP5562438B2 (ja) 電子部品実装体、電子部品、基板
JP2006041401A (ja) 半導体装置及びその製造方法
TW589727B (en) Bumping structure and fabrication process thereof
JP4736762B2 (ja) Ｂｇａ型半導体装置及びその製造方法
JP3671999B2 (ja) 半導体装置およびその製造方法ならびに半導体実装装置
JP2010087277A (ja) 半導体装置及びその製造方法
JP7196936B2 (ja) 半導体装置用配線基板の製造方法、及び半導体装置用配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120110

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120515