KR101300571B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR101300571B1
KR101300571B1 KR1020110142941A KR20110142941A KR101300571B1 KR 101300571 B1 KR101300571 B1 KR 101300571B1 KR 1020110142941 A KR1020110142941 A KR 1020110142941A KR 20110142941 A KR20110142941 A KR 20110142941A KR 101300571 B1 KR101300571 B1 KR 101300571B1
Authority
KR
South Korea
Prior art keywords
bump
semiconductor chip
solder
substrate
reference point
Prior art date
Application number
KR1020110142941A
Other languages
English (en)
Other versions
KR20130074870A (ko
Inventor
훈 정
이민재
박영주
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020110142941A priority Critical patent/KR101300571B1/ko
Publication of KR20130074870A publication Critical patent/KR20130074870A/ko
Application granted granted Critical
Publication of KR101300571B1 publication Critical patent/KR101300571B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 반도체 장치에 관한 것으로서, 더욱 상세하게는 반도체 칩의 범프끝단 형상을 기판에 용이하게 접합시킬 수 있는 구조로 개선시킨 반도체 장치에 관한 것이다.
즉, 본 발명은 반도체 칩의 중앙영역에 형성되는 기준점용 범프는 원형 또는 정사각형 단면 형상으로 형성하고, 반도체 칩의 테두리영역에 형성되는 범프는 파인피치를 고려하여 타원형 단면 형상으로 형성하여, 반도체 칩의 중앙영역의 범프와 기판의 솔더 온 패드간의 접촉 면적을 증대시켜줌으로써, 반도체 칩의 중앙영역에 형성된 범프가 기판의 솔더 온 패드에 용이하게 적층 접합될 수 있고, 그에 따라 범프의 미스어라인먼트 현상을 용이하게 방지할 수 있도록 한 반도체 장치를 제공하고자 한 것이다.

Description

반도체 장치{Semiconductor package}
본 발명은 반도체 장치에 관한 것으로서, 더욱 상세하게는 반도체 칩의 범프끝단 형상을 기판에 용이하게 접합시킬 수 있는 구조로 개선시킨 반도체 장치에 관한 것이다.
일반적으로, 반도체 패키지는 기판(리드프레임, 인쇄회로기판 등)에 반도체 칩을 부착하고, 반도체 칩과 기판간을 도전성 와이어로 전기적 신호 교환 가능하게 연결한 후, 반도체 칩과 와이어 등을 몰딩 컴파운드 수지로 봉지시킨 구조로 제조되고 있다.
그러나, 기판과 반도체 칩의 본딩패드를 연결하는 도전성 와이어는 반도체 칩의 본딩패드에 1차 본딩(볼 본딩)된 후, 바깥쪽 방향으로 루프 하이트(Loop Hright)를 형성하며 연장되는 동시에 기판의 본딩영역에 2차 본딩(스티치 본딩)됨에 따라, 반도체 패키지의 사이즈를 증가시키는 원인이 되고 있고, 반도체 패키지의 소형화를 위한 노력에 오히려 역행하는 요인이 되고 있다.
이러한 점을 감안하여, 반도체 칩의 일면에 형성된 본딩패드에 금속 재질의 범프를 도금공정으로 직접 형성하고, 이 범프를 기판의 전도성패턴을 전기적으로 연결시킨 반도체 패키지가 제안되고 있다.
여기서, 종래의 범프를 이용한 반도체 패키지 및 그 제조 방법을 살펴보면 다음과 같다.
첨부한 도 1에 도시된 바와 같이, 반도체 칩(20)의 각 본딩패드(21)에 전도성 범프(30)가 도금 공정에 의하여 일체로 형성되는 바, 각 전도성 범프(30)는 본딩패드에 소정의 높이로 도금되는 구리필러(32)와, 이 구리필러(32)의 끝단면에 일체로 형성되는 전도성 솔더(34)로 구성되며, 포토리소그래피 및 도금 공정을 이용하여 반도체 칩(20)의 본딩패드 상에 구리필러(32)가 먼저 도금된 후, 그 위에 전도성 솔더(34)가 순차적으로 도금된다.
첨부한 도 2에 도시된 바와 같이, 상기와 같이 전도성 범프(30)를 갖는 반도체 칩이 도전 가능하게 탑재되는 기판(10)이 구비되는 바, 이 기판(10)은 인쇄회로기판(PCB)으로서, 그 상면에 범프 부착자리면인 다수의 도전성 패드(12)가 형성되고, 또한 각 도전성 패드(12)에는 카파(copper)에 주석(Tin)이 코팅된 후, 리플로우(reflow)시킬 때, 마치 코인 모양으로 코이닝되는 솔더 온 패드(22, SOP: Solder On Pad)가 일체로 형성된다.
따라서, 첨부한 도 3에 도시된 바와 같이 상기 기판(10)의 솔더 온 패드(22) 즉, 카파(copper)에 주석(Tin)이 코팅된 패드에 반도체 칩(20)의 범프(30)를 적층되게 상호 접착시키되, 비전도성 페이스트(NCP: Non Conductive Paste)를 이용하여 소정의 온도에서 가압하는 써멀 컴프레션 방식의 본딩 방법(TCNCP: Thermal Compression Non Conductive Paste)을 이용하여 접착시키게 된다.
보다 상세하게는, 범프(30)를 융착시키기 전에 기판(10)의 표면에 언더필 재료가 되는 비전도성 페이스트(미도시됨, NCP: Non Conductive Paste)를 미리 도포하는 과정과, 본딩 툴(40)이 반도체 칩(20)을 진공 흡착하여 기판(10) 위로 이송하는 과정과, 본딩 툴(40)의 하강과 함께 반도체 칩(20)의 범프(30)가 경화 전 상태인 비전도성 페이스트를 뚫고 기판(10)의 솔더 온 패드(22)에 안착되는 과정과, 열과 압력이 인가되는 상태에서 본딩 툴(40)이 반도체 칩(20)을 소정의 힘으로 가압하여 범프(30)의 전도성 솔더(34) 부분이 솔더 온 패드(22)에 융착되는 과정 등이 순차적으로 진행됨으로써, 범프(30)를 매개로 반도체 칩(20)이 기판(10)에 전기적 신호 교환 가능하게 적층 부착되고, 각 범프(30)들은 비전도성 페이스트에 의하여 상호 절연된 반도체 패키지가 완성된다.
한편, 첨부한 도 4에 도시된 바와 같이 상기 반도체 칩(20)의 중앙영역 즉, 본딩 툴(40)의 면적과 일치하는 반도체 칩(20)의 중앙영역에는 기판(10)의 솔더 온 패드(22)에 각 범프들이 정확하게 안착되도록 기준점 역할을 하는 다수개의 기준점용 범프(30a)들이 등간격으로 형성되고, 또한 반도체 칩(20)의 테두리 영역 즉, 본딩 툴(40)의 면적으로부터 벗어난 반도체 칩(20)의 테두리 영역에는 실질적인 전기적 신호 전달을 위한 다수의 신호 전달용 범프(30b)들이 파인피치를 이루며 형성된다.
이때, 상기 반도체 칩(20)의 테두리 영역에 형성된 신호 전달용 범프(30b)는 약 40㎛ 정도로 파인피치를 이루고, 반면에 반도체 칩(20)의 중앙영역에 형성된 기준점용 범프(30a)는 기준점 역할을 함에 따라 테두리 영역의 범프(30b)보다 더 큰 간격으로 배열된다.
상기와 같이, 기준점용 범프(30a) 및 신호 전달용 범프(30b)를 포함하는 범프(30)들은 반도체 칩(20)의 각 본딩패드에 소정의 높이로 도금되는 구리필러(32)와, 이 구리필러(32)의 끝단면에 일체로 형성되는 전도성 솔더(34)로 구성되는 바, 전체적인 형상을 보면 첨부한 도 5에 도시된 바와 같이 타원(oval)의 평면 형상으로 되어 있으며, 타원 형상으로 형성된 이유는 범프를 파인피치로 배열할 수 있기 때문이다.
즉, 타원의 좁은 직경쪽이 상호 인접되는 방식으로 범프도 최대한 인접 배치되도록 함으로써, 기판에 파인피치로 형성된 솔더 온 패드에 대응하여 반도체 칩의 범프도 파인피치를 이루도록 함에 있다.
그러나, 써멀 컴프레션 방식의 본딩 방법(TCNCP: Thermal Compression Non Conductive Paste)은 그 공정이 복잡하고, 제조 원가를 상승시키는 원인이 되고 있으며, 특히 230℃ 이상의 높은 온도에서 반도체 칩의 상면을 프레싱할 때, 반도체 칩의 범프쪽으로 가압력 및 열이 동시에 전달되어, 범프의 전도성 솔더가 미리 녹아내리면서 비정상적인 형상으로 변형되는 문제점이 있다.
이렇게 범프(30)의 전도성 솔더(34)가 변형되면, 첨부한 도 6에서 보듯이 기판(10)의 솔더 온 패드(22)로부터 범프(30)가 슬라이딩되면서 범프의 미스 어라인먼트 현상이 발생되어, 범프가 제대로 융착되지 않는 문제점이 따르게 된다.
즉, 반도체 칩(20)의 중앙영역 및 테두리 영역에 형성된 범프(30)는 타원형으로 형성됨에 따라, 타원형의 좁은 직경면이 솔더 온 패드(22)에 닿는 면적이 작아 쉽게 슬라이드되면서 범프의 미스어라인먼트 현상을 가중시키는 문제점이 있다.
특히, 반도체 칩(20)의 중앙영역에 형성된 기준점용 범프(30a)가 기판(10)의 솔더 온 패드(22)로부터 슬라이딩되어, 범프의 미스어라인먼트 현상이 발생되면, 이와 동시에 반도체 칩(20)의 테두리 영역에 형성된 신호 전달용 범프(30b)까지 미스어라인먼트 현상이 발생될 수 밖에 없는 문제점이 있다.
본 발명은 상기와 같은 점을 해결하기 위하여 안출한 것으로서, 반도체 칩의 중앙영역에 형성되는 기준점용 범프는 원형 또는 정사각형 단면 형상으로 형성하고, 반도체 칩의 테두리영역에 형성되는 범프는 파인피치를 고려하여 타원형 단면 형상으로 형성하여, 반도체 칩의 중앙영역의 범프와 기판의 솔더 온 패드간의 접촉 면적을 증대시켜줌으로써, 반도체 칩의 중앙영역에 형성된 범프가 기판의 솔더 온 패드에 용이하게 적층 접합될 수 있고, 그에 따라 범프의 미스어라인먼트 현상을 용이하게 방지할 수 있도록 한 반도체 장치를 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은: 본딩 툴의 면적과 일치하는 반도체 칩의 중앙영역에 걸쳐 형성되는 기준점용 범프는 원형 단면 형상으로 채택하고, 본딩 툴의 면적으로부터 벗어난 반도체 칩의 테두리영역에 걸쳐 파인피치로 형성되는 신호 전달용 범프는 타원형 단면 형상으로 채택하되, 기준점용 범프의 직경을 신호 전달용 범프의 좁은쪽 직경보다 더 크게 형성하여 기판의 솔더 온 패드와의 접촉 면적을 증대시킬 수 있도록 한 것을 특징으로 하는 반도체 장치를 제공한다.
바람직하게는, 상기 기준점용 범프는 반도체 칩의 본딩패드에 도금 공정에 의하여 형성되는 구리필러와, 구리필러의 끝단에 일체로 도금되는 전도성 솔더로 구성하되, 구리필러와 전도성 솔더 간의 경계부 단면을 결합력 증대를 위한 V자형, 아치형, 굴곡형으로 형성시킨 것을 특징으로 한다.
더욱 바람직하게는, 상기 기준점용 범프의 전도성 솔더의 하단끝이 직선면으로 형성된 것을 특징으로 한다.
특히, 상기 기준점용 범프의 전도성 솔더의 하단면에 아치형 요홈이 더 형성된 것을 특징으로 한다.
상기한 과제 해결 수단을 통하여, 본 발명은 다음과 같은 효과를 제공한다.
본 발명에 따르면, 반도체 칩의 테두리 영역에 형성되는 범프는 타원형 단면 구조로 채택하여 타원의 좁은쪽 직경부가 인접되게 하여 파인피치를 실현할 수 있고, 본딩 툴의 가압력을 받는 반도체 칩의 중앙영역에 형성되는 기준점용 범프는 원형 단면 형상으로 채택하여 기판의 솔더 온 패드와의 접촉 면적을 증대시키는 동시에 안정적인 접촉이 이루어지도록 함으로써, 반도체 칩의 중앙영역에 형성된 범프가 기판의 솔더 온 패드에 용이하게 적층 접합될 수 있고, 그에 따라 범프의 미스어라인먼트 현상을 용이하게 방지할 수 있다.
도 1은 범프가 형성된 반도체 칩을 나타내는 개략도,
도 2는 솔더 온 패드가 형성된 기판을 나타내는 개략도,
도 3은 반도체 칩의 범프를 기판의 솔더 온 패드에 접합시키는 과정을 설명하는 개략도,
도 4는 종래의 반도체 칩에 형성된 범프의 분포 모습을 나타내는 개략도,
도 5는 타원형 범프 구조를 나타낸 개략도,
도 6은 종래의 타원형 범프를 기준점용 범프로 사용할 때, 타원형 범프가 슬라이드되며 미스어라인먼트 현상을 초래하는 것을 나타낸 개략도,
도 7은 본 발명에 따른 반도체 장치로서, 반도체 칩에 형성된 범프의 분포 모습을 나타내는 개략도,
도 8은 본 발명에 따른 반도체 장치로서, 기준점용 범프를 원형 단면 구조로 적용한 것을 나타낸 개략도,
도 9 및 도 10은 본 발명에 따른 기준점용 범프 구조를 나타내는 개략도.
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다.
본 발명은 반도체 칩의 테두리 영역에 형성되는 범프는 파인피치를 실현할 수 있는 타원형 단면 구조로 형성하고, 본딩 툴의 가압력을 직접 받는 반도체 칩의 중앙영역에는 원형 단면 형상의 기준점용 범프를 도금 공정에 의하여 형성하여 기판의 솔더 온 패드와의 접촉 면적을 증대시키는 동시에 안정적인 접촉이 이루어지도록 한 점에 주안점이 있다.
첨부한 도 7 및 도 8에 도시된 바와 같이, 반도체 칩(20)의 각 본딩패드(21)에 전도성 범프(30)가 도금 공정에 의하여 일체로 형성되는 바, 각 전도성 범프(30)는 본딩패드에 소정의 높이로 도금되는 구리필러(32)와, 이 구리필러(32)의 끝단면에 일체로 형성되는 전도성 솔더(34)로 구성되며, 포토리소그래피 및 도금 공정을 이용하여 반도체 칩(20)의 본딩패드 상에 구리필러(32)가 먼저 도금된 후, 그 위에 전도성 솔더(34)가 순차적으로 도금된다.
또한, 첨부한 도 8에서 보듯이 전도성 범프(30)를 갖는 반도체 칩이 도전 가능하게 탑재되는 기판(10)이 구비되는 바, 기판(10)의 상면에 범프 부착자리면인 다수의 도전성 패드(12)가 형성되고, 각 도전성 패드(12)에는 카파(copper)에 주석(Tin)이 코팅된 후, 리플로우(reflow)시킬 때, 마치 코인 모양으로 코이닝되는 솔더 온 패드(22, SOP: Solder On Pad)가 일체로 형성된다.
한편, 상기 반도체 칩(20)을 진공 흡착하여 기판(10)의 솔더 온 패드(22)에 접착시키는 수단으로서, 본딩 툴(40)이 구비된다.
상기 본딩 툴(40)은 반도체 칩(20)의 상면에 밀착되어 진공 흡착하는 동시에 반도체 칩(20)을 기판(10)의 솔더 온 패드(22)로 이송시켜 가압하는 역할을 하는 것으로서, 반도체 칩(20)의 면적보다 작은 면적으로 구비된다.
이때, 상기 본딩 툴(40)의 면적과 일치하는 반도체 칩(20)의 저면 중앙영역에 걸쳐 기준점용 범프(30a)가 도금 공정에 의하여 형성되고, 본딩 툴(40)의 면적으로부터 벗어난 반도체 칩(20)의 테두리 영역에 걸쳐 신호 전달용 범프(30b)가 도금 공정에 의하여 형성된다.
본 발명에 따르면, 상기 본딩 툴(40)의 면적과 일치하는 반도체 칩(20)의 저면 중앙영역에 걸쳐 형성되는 기준점용 범프(30a)는 첨부한 도 8에서 보듯이 원형 단면 형상으로 형성되고, 반면 본딩 툴(40)의 면적으로부터 벗어난 반도체 칩(20)의 테두리영역에 걸쳐 파인피치로 형성되는 신호 전달용 범프(30b)는 타원형 단면 형상으로 형성된다.
바람직하게는, 원형 단면을 갖는 상기 기준점용 범프(30a)의 직경을 타원형 단면을 갖는 신호 전달용 범프(30b)의 좁은쪽 직경보다 더 크게 형성하여, 기준점용 범프(30a)와 기판(10)의 솔더 온 패드(22)간의 접촉 면적을 증대시킬 수 있도록 한다.
보다 상세하게는, 상기 기준점용 범프(30a)의 구리필러(32)를 원형 단면 형상으로 형성함에 따라, 구리필러(32)의 하단면에 형성되는 전도성 솔더(34)도 그 저면 형상이 원형을 이루게 되며, 이때의 전도성 솔더(34)의 직경은 타원형 단면을 갖는 신호 전달용 범프(30b)의 좁은쪽 직경보다 더 크게 형성됨으로써, 결국 기준점용 범프(30a)와 기판(10)의 솔더 온 패드(22)간의 접촉 면적을 증대시킬 수 있다.
이때, 상기 기준점용 범프(30a)의 구리필러(32)가 단면적이 증가됨에 따라 전도성 솔더(34)와의 접촉 면적은 증가된 상태이나, 서로 일자로 접합된 상태이므로 그 결합력이 약화될 수 있는 점을 감안하여, 첨부한 도 9에 도시된 바와 같이 구리필러(32)와 전도성 솔더(34) 간의 경계부 단면을 V자형, 아치형, 굴곡형으로 형성하여 구리필러(32)와 전도성 솔더(34) 간의 결합력을 증대시킬 수 있다.
따라서, 상기 본딩 툴(40)이 반도체 칩(20)을 진공 흡착하여 기판(10) 위로 이송하는 과정과, 본딩 툴(40)의 하강과 함께 반도체 칩(20)의 기준점용 범프(30a)가 기판(10)의 중앙영역에 존재하는 솔더 온 패드(22)에 정확하게 안착되는 동시에 반도체 칩의 신호 전달용 범프(30b)도 기판(10)의 테두리 영역에 존재하는 솔더 온 패드(22)에 정확하게 안착되는 과정과, 열과 압력이 인가되는 상태에서 본딩 툴(40)이 반도체 칩(20)을 소정의 힘으로 가압하여 각 범프(30a,30b)의 전도성 솔더(34) 부분이 솔더 온 패드(22)에 융착되는 과정 등이 순차적으로 진행됨으로써, 범프(30a,30b)를 매개로 반도체 칩(20)이 기판(10)에 전기적 신호 교환 가능하게 적층 부착된다.
이때, 상기 반도체 칩(20)의 원형 단면으로 그 단면적이 증대된 상태인 기준점용 범프(30a)가 기판(10)의 중앙영역에 존재하는 솔더 온 패드(22)에 정확하게 안착됨에 따라, 반도체 칩(20)의 테두리 영역쪽의 신호 전달용 범프(30b)도 기판(10)의 테두리 영역에 존재하는 솔더 온 패드(22)에 정확하게 안착될 수 밖에 없으며, 결국 범프의 미스어라인먼트 현상을 용이하게 방지할 수 있다.
한편, 첨부한 도 10에 도시된 바와 같이 상기 기준점용 범프(30a)의 전도성 솔더(34)의 하단끝에 직선면으로 절개된 안착면(36)을 더 형성하여 범프(30a)의 안착면(36)이 기판(10)의 솔더 온 패드(22)에 수평선 접촉을 하여 슬라이드되는 것을 방지할 수 있고, 또한 기준점용 범프(30a)의 전도성 솔더(34)의 하단면에 아치형 요홈(38)을 더 형성하여 요홈(38)내에 솔더 온 패드(22)가 인입되게 하여 범프(30a)가 슬라이드되면서 미스어라인먼트 되는 현상을 용이하게 방지할 수 있다.
10 : 기판
12 : 도전성 패드
20 : 반도체 칩
21 : 본딩패드
22 : 솔더 온 패드
30 : 전도성 범프
30a : 기준점용 범프
30b : 신호 전달용 범프
32 : 구리필러
34 : 전도성 솔더
36 : 안착면
38 : 아치형 요홈
40 : 본딩 툴

Claims (4)

  1. 본딩 툴(40)의 면적과 일치하는 반도체 칩(20)의 중앙영역에 걸쳐 형성되는 기준점용 범프(30a)는 원형 단면 형상으로 채택하고, 본딩 툴(40)의 면적으로부터 벗어난 반도체 칩(20)의 테두리영역에 걸쳐 파인피치로 형성되는 신호 전달용 범프(30b)는 타원형 단면 형상으로 채택하되, 기준점용 범프(30a)의 직경을 신호 전달용 범프(30b)의 좁은쪽 직경보다 더 크게 형성하여 기판(10)의 솔더 온 패드(22)와의 접촉 면적을 증대시킬 수 있도록 한 것을 특징으로 하는 반도체 장치.
  2. 청구항 1에 있어서,
    상기 기준점용 범프(30a)는 반도체 칩(20)의 본딩패드(21)에 도금 공정에 의하여 형성되는 구리필러(32)와, 구리필러(32)의 끝단에 일체로 도금되는 전도성 솔더(34)로 구성하되, 구리필러(32)와 전도성 솔더(34) 간의 경계부 단면을 결합력 증대를 위한 V자형, 아치형, 굴곡형으로 형성시킨 것을 특징으로 하는 반도체 장치.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 기준점용 범프(30a)의 전도성 솔더(34)의 하단끝이 직선면으로 절개된 안착면(36)으로 형성된 것을 특징으로 하는 반도체 장치.
  4. 청구항 1 또는 청구항 2에 있어서,
    상기 기준점용 범프(30a)의 전도성 솔더(34)의 하단면에 아치형 요홈(38)이 더 형성된 것을 특징으로 하는 반도체 장치.
KR1020110142941A 2011-12-27 2011-12-27 반도체 장치 KR101300571B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110142941A KR101300571B1 (ko) 2011-12-27 2011-12-27 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110142941A KR101300571B1 (ko) 2011-12-27 2011-12-27 반도체 장치

Publications (2)

Publication Number Publication Date
KR20130074870A KR20130074870A (ko) 2013-07-05
KR101300571B1 true KR101300571B1 (ko) 2013-08-27

Family

ID=48988851

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110142941A KR101300571B1 (ko) 2011-12-27 2011-12-27 반도체 장치

Country Status (1)

Country Link
KR (1) KR101300571B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001223291A (ja) 2000-02-08 2001-08-17 Ricoh Co Ltd 半導体装置パッケージ及びその実装基板
JP2003017530A (ja) 2001-06-28 2003-01-17 Hitachi Ltd 半導体装置およびその実装方法
JP2009218233A (ja) 2008-03-06 2009-09-24 Nec Corp 半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001223291A (ja) 2000-02-08 2001-08-17 Ricoh Co Ltd 半導体装置パッケージ及びその実装基板
JP2003017530A (ja) 2001-06-28 2003-01-17 Hitachi Ltd 半導体装置およびその実装方法
JP2009218233A (ja) 2008-03-06 2009-09-24 Nec Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR20130074870A (ko) 2013-07-05

Similar Documents

Publication Publication Date Title
US7619305B2 (en) Semiconductor package-on-package (POP) device avoiding crack at solder joints of micro contacts during package stacking
US8642393B1 (en) Package on package devices and methods of forming same
US8119451B2 (en) Method of manufacturing semiconductor package and method of manufacturing substrate for the semiconductor package
US20090267194A1 (en) Semiconductor chip having tsv (through silicon via) and stacked assembly including the chips
TW200525666A (en) Bump-on-lead flip chip interconnection
US9953958B2 (en) Electronic component device
TW201318122A (zh) 封裝基板、封裝基板製程、半導體元件之封裝結構及其製程
US9171814B2 (en) Method of manufacturing semiconductor device and semiconductor device
TW201426928A (zh) 具有在封裝間之電絕緣材料之層疊封裝（ＰｏＰ）
JP2011142185A (ja) 半導体装置
KR980012316A (ko) 반도체 장치 및 그 제조 방법
CN106463427B (zh) 半导体装置及其制造方法
WO2012073417A1 (ja) 電子部品実装体、電子部品、基板
US20140008787A1 (en) Conductive bump structure and method of fabricating a semiconductor structure
KR101440342B1 (ko) 반도체 패키지 제조용 서포팅 장치 및 이를 이용한 반도체 패키지 제조 방법
KR20120090202A (ko) 반도체 패키지 제조용 스테이지 블럭
US20170025386A1 (en) Semiconductor device
KR20150129348A (ko) 재배선층을 이용한 적층형 반도체 패키지 및 이의 제조 방법
KR101300571B1 (ko) 반도체 장치
US7868449B2 (en) Semiconductor substrate and method of connecting semiconductor die to substrate
KR101440340B1 (ko) 반도체 패키지 제조용 서포팅 장치 및 이를 이용한 반도체 패키지 제조 방법
US10177108B2 (en) Method of manufacturing electronic component module and electronic component module
US8703533B2 (en) Semiconductor package and method for manufacturing the same
JP2013065876A (ja) 多層基板及びその製造方法
JP2010532923A (ja) 多層基板及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160802

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190813

Year of fee payment: 7