JP7140314B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7140314B2
JP7140314B2 JP2018166001A JP2018166001A JP7140314B2 JP 7140314 B2 JP7140314 B2 JP 7140314B2 JP 2018166001 A JP2018166001 A JP 2018166001A JP 2018166001 A JP2018166001 A JP 2018166001A JP 7140314 B2 JP7140314 B2 JP 7140314B2
Authority
JP
Japan
Prior art keywords
substrate
insulating layer
integrated circuit
metal
solder bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018166001A
Other languages
English (en)
Other versions
JP2020038928A (ja
Inventor
武司 五十嵐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Device Innovations Inc
Original Assignee
Sumitomo Electric Device Innovations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Device Innovations Inc filed Critical Sumitomo Electric Device Innovations Inc
Priority to JP2018166001A priority Critical patent/JP7140314B2/ja
Publication of JP2020038928A publication Critical patent/JP2020038928A/ja
Application granted granted Critical
Publication of JP7140314B2 publication Critical patent/JP7140314B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Wire Bonding (AREA)

Description

本発明は、半導体装置に関する。
いわゆるはんだバンプは、実装基板と半導体チップとの電気的な接続に用いることがある。特許文献1~3は、はんだバンプに関する技術を開示する。
特許文献1は、半導体装置およびその製造方法に関する。半導体装置は、半田バンプを有する半導体チップと、基板の表面上の接続電極を有するインターポーザとを備えている。基板には凹凸が形成され、かつ界面低活性剤が塗布されている。その結果、接続電極は基板の表面からはがれ易い構造となる。半導体チップとインターポーザとの間に熱膨張係数の違いに基づく熱応力が発生したときに、この熱応力によって接続電極は半田バンプとの接続箇所において基板の表面から剥離されてフローティング状態となる。そして、接続電極の弾性変形によって熱応力を緩和する。
特許文献2は、半導体装置及びその製造方法に関する。半導体チップと配線基板とを加熱して半導体チップのバンプ電極と配線基板の接続パッドを電気的に接続し、半導体チップと配線基板との空隙を充填する樹脂封止体を形成する。樹脂はバンプ電極が溶融状態である時に固体となる熱硬化樹脂を用いる。チップと基板に熱膨張係数差があっても、樹脂がバンプ電極の動きを抑えるので、バンプ電極の剥離が著しく少なくなる。
特許文献3は、半導体装置及びその製造方法に関する。半導体装置は、一面に電極に形成された半導体基板と、当該半導体基板と電気的に接続し半導体基板の一面側に配された第一導電層と、当該第一導電層上で当該第一導電層の一部を露出する開口部を有する第二導電層と、開口部から露出した第一導電層上に配されたバンプと、を少なくとも備える。
特開2003-086739号公報 特開2004-281491号公報 特開2010-092974号公報
集積回路を含む半導体チップは、はんだバンプによって実装基板に対して物理的及び電気的に接続される。このような接続構成は、いわゆるリフローはんだ付けによって形成される。リフローはんだ付け作業では、半導体チップと、はんだバンプと、実装基板とが一体となって、加熱及び冷却といった熱履歴を受ける。この熱履歴を受けたのちに、集積回路チップを構成する積層構造の一部にはがれが生じることがあり得る。
そこで、本発明は、はがれの発生を抑制し得る半導体装置を提供する。
本発明の一形態は、基板主面が第1の絶縁層(基板絶縁層)である基板と、基板の主面に形成された第1の金属層と、第1の金属層を覆い、第1の金属層の一部を露出させる複数の開口を有する第2の絶縁層と、開口を介して第1の金属層に接触し、開口の周囲に延在する複数の第2の金属層と、複数の第2の金属層に形成された複数のはんだバンプと、を備え、第1の金属層は、開口ごとに設けられ、開口に沿って伸びると共に基板の主面を露出させる切れ込みを有し、切れ込みは、複数のはんだバンプの位置関係によって決定される1個の第1の幾何学的中心と、複数のはんだバンプのそれぞれが有する複数の第2の幾何学的中心と、を結ぶ仮想線に直交する方向に伸びる第1の部分と、第1の部分の両端を始点とし、第1の部分が延びる方向と交差する方向に延びる一対の第2の部分と、を含む。
本発明の一形態によれば、はがれの発生を抑制し得る半導体装置が開示される。
図1は、実施形態に係る半導体装置を実装基板に取り付けた様子を示す斜視図である。 図2は、半導体装置の構造を模式的に示す図である。 図3は、第1の幾何学的中心及び第2の幾何学的中心を説明する平面図である。 図4は、切れ込みを示す平面図である。 図5は、はんだリフローにおいて生じる現象を説明する図である。 図6の(a)部及び図6の(b)部は、はんだバンプが集積回路チップに及ぼす力を説明する図である。 図7は、変形例1に係る半導体装置が有するバンプ用パッドと切れ込みとを示す平面図である。 図8の(a)部は、変形例2に係る半導体装置が有するバンプ用パッドと切れ込みとを示す平面図であり、図8の(b)部及び図8の(c)部ははんだバンプが集積回路チップに及ぼす引張応力の分布を示すグラフである。図8の(d)部は、変形例3に係る半導体装置が有するバンプ用パッドと切れ込みとを示す平面図であり、図8の(e)部及び図8の(f)部ははんだバンプが集積回路チップに及ぼす引張応力の分布を示すグラフである。 図9の(a)部及び図9の(b)部は、はんだバンプと集積回路チップとの接合幅と変形量との関係を示す図である。
[本発明の実施形態の説明]
本発明の一形態は、基板主面が第1の絶縁層(基板絶縁層)である基板と、基板の主面に形成された第1の金属層と、第1の金属層を覆い、第1の金属層の一部を露出させる複数の開口を有する第2の絶縁層と、開口を介して第1の金属層に接触し、開口の周囲に延在する複数の第2の金属層と、複数の第2の金属層に形成された複数のはんだバンプと、を備え、第1の金属層は、開口ごとに設けられ、開口に沿って伸びると共に基板の主面を露出させる切れ込みを有し、切れ込みは、複数のはんだバンプの位置関係によって決定される1個の第1の幾何学的中心と、複数のはんだバンプのそれぞれが有する複数の第2の幾何学的中心と、を結ぶ仮想線に直交する方向に伸びる第1の部分と、第1の部分の両端を始点とし、第1の部分が延びる方向と交差する方向に延びる一対の第2の部分と、を含む。
半導体装置は、切れ込みが設けられた第1の金属層を有する。切れ込みによれば、第1の金属層において、切れ込みに囲まれた領域は、いわゆる片持ち梁とみなすことができ、外力に応じてたわみを許す。切れ込みに囲まれた領域に対して押圧力が作用すると、切れ込みに囲まれた領域は、下方にたわむ。換言すると、切れ込みによって、基板に沈み込み易くなる。つまり、上述したはんだバンプから提供される力に対して、切れ込みに囲まれた領域がたわむ。このたわみによれば、はんだバンプから作用する力が緩和され、基板の変形が低減される。その結果、基板の内部において、層間はがれの発生が抑制される。
一形態において、基板は、開口の下方に配置されて、第1の導電層と絶縁層と第2の導電層とが積層された複数の金属-絶縁体-金属キャパシタと金属-絶縁体-金属キャパシタを覆う基板絶縁層を有してもよい。この構成によれば、第1の導電層と絶縁層との間の剥離を抑制すると共に、絶縁層と第2の導電層との間の剥離を抑制することができる。
一形態において、基板絶縁層は、ポリイミドにより形成されてもよい。この構成によれば、第1の金属層がたわみ易くなるので、基板の内部において、層間はがれの発生がいっそう抑制される。
一形態において、開口及びはんだバンプの形状は、仮想線に直交する方向に長軸を有する長円であってもよい。この構成によっても、基板の内部において、層間はがれの発生を好適に抑制できる。
一形態の開口及びはんだバンプにおいて、長円の仮想線と交差する箇所の幅は、他の箇所に比較して狭くてもよい。この構成によれば、幅が狭くされた箇所の下方において生じえる応力が低下する。その結果、基板の深部において、平均化された応力の最大値を低下させることができる。つまり、基板の内部において、層間はがれの発生がさらに好適に抑制される。
[本発明の実施形態の詳細]
以下、本発明の実施形態に係る半導体装置について、図面を参照して詳細に説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。また、各図において同一又は相当部分には同一符号を付し、重複する説明を省略する。
<半導体装置>
図1に示すように、半導体装置1は、実装基板2に取り付けられる電子部品である。半導体装置1は、集積回路チップ3と、複数のはんだバンプ4と、を有する。集積回路チップ3は、複数のはんだバンプ4によって、実装基板2に固定されている。つまり、集積回路チップ3と実装基板2との間には、複数の機械的な拘束点が形成されている。
図2は、集積回路チップ3においてはんだバンプ4が設けられた領域の構造を示す。集積回路チップ3は、基板積層体6と、第1の導電体7(第1の金属層)と、第2の導電体8(第2の金属層)と、第2の絶縁層9と、を含む。
基板積層体6は、チップ基板11と、第1の導電層12と、絶縁層13と、第2の導電層14と、第1の絶縁層16と、を含む。チップ基板11は、半導体材料により形成されており、集積回路チップ3の基体を成す。チップ基板11として、例えば、シリコンカーバイド(SiC)、砒化ガリウム(GaAs)、窒化ガリウム(GaN)などを採用してよい。
チップ基板11の主面の一部領域には、第1の導電層12が形成されている。第1の導電層12として、例えば、金属材料である金(Au)又はチタンと金とを含む多層膜(Ti/Au)などを採用してよい。また、チップ基板11の主面のそのほかの領域には、絶縁層13が形成されている。絶縁層13として、例えば、窒化ケイ素(SiN)などを採用してよい。この絶縁層13は、第1の導電層12の主面にも形成されている。つまり、絶縁層13は、チップ基板11の主面と第1の導電層12の主面とを覆う。絶縁層13の主面の一部領域には、第2の導電層14が形成されている。より詳細には、第2の導電層14は、絶縁層13を挟んで、第1の導電層12上に形成されている。第2の導電層14として、例えば、金属材料である金(Au)又は金を含む多層膜(Ti/Au)などを採用してよい。つまり、第1の導電層12と、絶縁層13と、第2の導電層14とは、この順に積層されている。そして、この積層構造は、いわゆるMIM構造(MIM:Metal Insulator Metal)のキャパシタ17を構成する。
第1の絶縁層16は、絶縁層13の主面において第2の導電層14が形成されていない領域と、第2の導電層14の主面に形成されている。換言すると、第1の絶縁層16は、絶縁層13と第2の導電層14とを覆っている。第1の絶縁層16の主面は、すなわち、基板積層体6の主面である。例えば、第1の絶縁層16は、厚みが2マイクロメートル以上6マイクロメートル以下のポリイミドなどを採用してよい。
第1の導電体7は、基板積層体6の主面に形成されている。第1の導電体7は、集積回路の一部を構成する。例えば、第1の導電体7は、金(Au)又は金を含む多層膜(Ti/Au)といったベタパターンであってもよい。第1の導電体7の厚みは、1マイクロメートル以上3マイクロメートル以下としてよい。第1の導電体7は、裂開孔である切れ込み18を含む。切れ込み18は、第1の導電体7の主面から裏面まで貫通する。従って、切れ込み18からは、基板積層体6の主面が露出する。換言すると、切れ込み18からは、第1の絶縁層16の主面が露出する。この切れ込み18は、後に詳細に説明する。
第1の導電体7の主面には、第2の絶縁層9が形成されている。つまり、第2の絶縁層9は、第1の導電体7を覆っている。例えば、第2の絶縁層9は、厚みが1マイクロメートル以上3マイクロメートル以下のポリイミドなどを採用してよい。第1の導電体7は、切れ込み18を有するので、第2の絶縁層9は、この切れ込み18に形成された部分も含む。つまり、第1の絶縁層16において、切れ込み18から露出した領域には、第2の絶縁層9の一部が形成されている。
第2の絶縁層9は、貫通穴19(開口)を有する。この貫通穴19は、第2の絶縁層9の主面から裏面まで貫通する。従って、貫通穴19からは、第1の導電体7の主面が露出する。この貫通穴19は、例えば、直径が100マイクロメートル以上200マイクロメートル以下の円形であってもよい。貫通穴19から露出する第1の導電体7の主面には、第2の導電体8が形成されている。第2の導電体8は、厚みが2マイクロメートル以上6マイクロメートル以下のニッケル(Ni)を採用してよい。第2の導電体8は、第1の導電体7の主面に形成された部分8aと、貫通穴19の壁面に形成された部分8bと、第2の絶縁層9の開口の周辺部に形成された部分8cと、を含む。例えば、部分8cは、貫通穴19の外側における5マイクロメートル以上20マイクロメートル以下の領域に設けられてよい。
第2の導電体8には、はんだバンプ4が形成されている。この構成によれば、第2の導電体8は、第2の導電体8とはんだバンプ4とを介して、実装基板2に対して電気的に接続されている。
半導体装置1は、チップ基板11上で、第1の絶縁層16上に、第1の導電体7が積層され、その上に第2の絶縁層9が積層され、その第2の絶縁層9に貫通穴19が設けられ、その貫通穴19を通して第2の導電体8が第1の導電体7に接続されている。
半導体装置1は、図2に示される断面構造を複数有している。本実施形態で規定する断面構造とは、キャパシタ17と、はんだバンプ4と、が基板積層体6の厚み方向に重なっている構造である。また、第1の導電体7の一部と第2の導電体8と、第1の絶縁層16の一部と、第2の絶縁層9の一部と、は、バンプ用パッド21を構成する。
以下、切れ込み18の詳細について説明する。
<第1の幾何学的中心、第2の幾何学的中心>
図3に示すように、半導体装置1は、複数のバンプ用パッド21を有している。ここで、複数のバンプ用パッド21によって、第1の幾何学的中心22が定義できる。この第1の幾何学的中心22とは、複数のバンプ用パッド21の幾何中心である。例えば、バンプ用パッド21のそれぞれが互いに等しい質量を有する質点であると仮定したとき、第1の幾何学的中心22は、それらの重心である。ここでいう質点は、バンプ用パッド21のそれぞれが有する代表点としての第2の幾何学的中心24であるとしてよい。バンプ用パッド21を質点としてモデル化するにあっては、各バンプ用パッド21に対応する質点の位置は、任意に設定してよく、例えば、バンプ用パッド21の質量中心としてもよい。いま、重心の位置ベクトル(g)と、各質点(i:i=1~n)と、各質点の位置ベクトル(r)と、を定義すると、第1の幾何学的中心22は、下記式(1)及び(2)により示される。
Figure 0007140314000001

Figure 0007140314000002
なお、第1の幾何学的中心22は、実装基板2と集積回路チップ3とが熱膨張及び熱収縮する際に、変形(移動)が生じない点であるともいえる。このような点は、数値シミュレーションによって得てもよい。また、上記式(1)、(2)を用いて簡便に近似解を得てもよい。近似解を得る場合には、重心から各はんだバンプ4までの距離に比例した力が各はんだバンプ4に作用するという1次元モデルとして扱う。このような仮定のもとでは、重心は移動しない。はんだバンプ4がほぼ等間隔であるとすれば、動かない点(重心)から所定距離を隔てたはんだバンプ4の数は、その距離に比例するといえる。また、距離の全幅は、円周であるので、距離に比例する。従って、はんだバンプ4が受け持つ幅は、距離によらず一定となる。一方、単位幅あたりの力は、動かない点(重心)からの距離に比例する。その結果、はんだバンプ4が受け持つ力は、動かない点(重心)からの距離に比例する。従って、動かない点は、近似的に重心として扱ってよい。
また、切れ込み18の説明の便宜上、基準線Lを定義する。基準線Lは、第1の幾何学的中心22と、それぞれの第2の幾何学的中心24と、を通る仮想的な直線である。基準線Lは、バンプ用パッド21ごとに設定されている。
<切れ込み>
図4に示すように、切れ込み18は、バンプ用パッド21の周囲に形成されている。切れ込み18は、バンプ用パッド21の周囲における一部に形成されている。第2の導電体8(図2参照)を基準としたとき、切れ込み18と第2の導電体8との間の距離は、例えば5マイクロメートル以上20マイクロメートル以下としてよい。切れ込み18は、第1の導電体7において、部分的に縁が切られている箇所を形成するものである。換言すると、図2に示されるように、切れ込み18を挟む第1の導電体7における一方の部分7aと、他方の部分7bとの間では、応力の伝達は生じない。切れ込み18は、応力の伝達を生じさせなければよいので、その開口幅には特に制限はない。例えば、開口幅は、10マイクロメートル以上50マイクロメートル以下としてよい。
切れ込み18は、第1の部分26と、一対の第2の部分27と、を含む。第1の部分26は、基準線Lと交差する方向に延びる。そして、第1の部分26は、バンプ用パッド21と、第1の幾何学的中心22との間に形成されている。例えば、第1の部分26が伸びる方向は、基準線Lに対して直交であってもよいし、直交ではない所定の角度を有していてもよい。基準線Lの方向に沿って、はんだバンプ4を見たとき、第1の部分26の長さは、はんだバンプ4の長さよりも長い。
第2の部分27は、第1の部分26の両端26aから基準線Lに沿った方向に延びる。第2の部分27の延びる方向は、第1の部分26に対して直交していてもよいし、直交ではない所定の角度を有していてもよい。第2の部分27は、第1の部分26に接続された基端27aと、当該基端27aとは逆側の先端27bと、を含む。例えば、第1の幾何学的中心22を基準としたとき、先端27bの位置は、基端27aの位置よりも遠い。換言すると、第2の部分27の先端27bは、第1の部分26よりも遠い。さらに、基準線Lと直交する方向から見たとき、先端27bは、はんだバンプ4の第2の幾何学的中心24よりも遠い位置に設定されてもよい。
図4に示す例示では、切れ込み18を平面視すると、コ字状を呈する。なお、切れ込み18の平面形状は、コ字状に限定されない。切れ込み18は、貫通穴19の形状に対して平行なものとしてよい。例えば、貫通穴19の平面形状が円形であるとき、切れ込み18は、半円形状としてよい。この場合、基準線Lの方向から見て、貫通穴19と重複する部分を第1の部分とし、貫通穴19と重複せず貫通穴19からはみ出す部分を第2の部分として区別してよい。
<作用効果>
以下、半導体装置1の作用効果について説明する。まず、切れ込みを有しない場合にはがれが生じるメカニズムを説明する。その後、実施形態に係る半導体装置1がはがれを抑制し得る理由を述べる。
<はがれが生じるメカニズム>
ここでいう「はがれ」とは、例えば、はんだバンプ4の直下に形成されたキャパシタ17を構成する層に生じるものと理解してよい。具体的には、はがれが生じる箇所は、図2に示されるように、チップ基板11と第1の導電層12との界面、第1の導電層12と絶縁層13との界面、絶縁層13と第2の導電層14との界面及び第2の導電層14と第1の絶縁層16との界面である。
本実施形態では、実装基板2の線膨張率が、集積回路チップ3の線膨張係数よりも大きいことを前提とする。例えば、実装基板2として、ガラスエポキシを採用したとすると、その線膨張係数は、15ppm/Kである。そして、集積回路チップ3のチップ基板11としてガリウムヒ素(GaAs)を採用したとすると、線膨張係数は6ppm/Kである。また、チップ基板11としてシリコンカーバイド(SiC)を採用したとすると、線膨張係数は4ppm/Kである。
いま、はんだリフローによって、半導体装置1を実装基板2に接続する。まず、実装基板2上の所定位置に半導体装置1を配置する。実装基板2と半導体装置1との間には、固化状態のはんだバンプ4が存在する。次に、実装基板2及び半導体装置1を加熱する。この加熱によって、はんだバンプ4が溶融する。例えば、はんだバンプ4として、はんだ(Sn-3.0Ag-0.5Cu)を採用した場合には、加熱温度は、217℃以上(250℃程度)である。この加熱時には、はんだバンプ4の溶融と共に、それぞれの線膨張係数に応じて、集積回路チップ3及び実装基板2の膨張が生じる。
はんだバンプ4を溶融させた後に、温度を下げる。冷却によって、はんだバンプ4が固化する。その結果、実装基板2に対して集積回路チップ3が固定される。つまり、集積回路チップ3と実装基板2とは、はんだバンプ4が固化したときの温度に応じて膨張した状態で、互いに固定される。
さらに冷却が進み、半導体装置1及び実装基板2の温度が室温に近づく。そうすると、図5に示すように、集積回路チップ3及び実装基板2は、温度に応じて収縮しようとする(矢印A2、A3参照)。上述したように、集積回路チップ3及び実装基板2の線膨張係数は、互いに異なっている。そうすると、線膨張係数の大きい実装基板2は、線膨張係数の小さい集積回路チップ3よりもより収縮しようとする。しかし、集積回路チップ3及び実装基板2は、固化したはんだバンプ4によって互いに固定されている。従って、集積回路チップ3及び実装基板2は、それぞれの線膨張係数に応じて自由に収縮することができない。
その結果、図6の(a)部に示すように、はんだバンプ4の実装基板2側では、第1の幾何学的中心22へ向かう方向に力(矢印A2)が作用する。その一方で、はんだバンプ4の集積回路チップ3側では、第1の幾何学的中心22から遠ざかる方向に力(矢印A3)が作用する。その結果、はんだバンプ4には、第1の幾何学的中心22へ向かう方向に回転させようとするトルクT1が作用する。このトルクT1によって、はんだバンプ4の第1の幾何学的中心22に近い側において、集積回路チップ3には、はんだバンプ4に押圧される力(矢印A5)が作用する。その一方、はんだバンプ4の第1の幾何学的中心22から遠い側において、集積回路チップ3には、はんだバンプ4により引っ張られる方向の力(矢印A6)が作用する。この力の方向は、キャパシタ17を構成する各層を剥離させる方向である。
トルクT1は、はんだバンプ4が実装基板2と集積回路チップ3とを繋ぎとめているために生じる。はんだバンプ4が存在しない場合には、実装基板2及び集積回路チップ3は、互いに自由に変形可能であるためである。この場合には、変形は生じるが、応力は生じない。第1の導電体7に切れ込み18を設ける理由は、実装基板2と集積回路チップ3との拘束を弱めるためであるともいえる。切れ込み18の不連続箇所により、実装基板2は集積回路チップ3に対して変形(熱収縮)が許される。従って、発生する応力(トルクT1)は、低下する。
このトルクT1に対抗する力は、集積回路チップ3における第1の絶縁層16又は第1の導電体7であると仮定できる。なぜならば、はんだバンプ4は、第1の導電体7又は第1の絶縁層16を介して、集積回路チップ3のチップ基板11又は実装基板2(例えば、ガラスエポキシ:FR-4)と力を及ぼしあうためである。例えば、チップ基板11にガリウムヒ素(GaAs)を採用した場合には、ガリウムヒ素の弾性率(ヤング率)が比較的大きい(120GPa)。一方、第1の絶縁層16に採用されるポリイミドの弾性率は、4GPaであり、第1の導電体7に採用される金は、80GPaである。これらの弾性率の関係によれば、ガリウムヒ素を採用したチップ基板11は、剛体であるとみなしてよい。従って、トルクT1に対抗する力は、集積回路チップ3における第1の絶縁層16又は第1の導電体7であると仮定できる。
図6の(b)部に示されるように、このはんだバンプ4が集積回路チップ3に及ぼす力(矢印A5、A6)によって、集積回路チップ3に変形が生じる。また、はんだバンプ4が集積回路チップ3を引っ張る力によって、はんだバンプ4の直下に設けられたキャパシタ17を構成する各層の界面においてはがれを引き起こす。例えば、絶縁層13と第2の導電層14との界面においてはがれを引き起こす。
そこで、実施形態に係る半導体装置1は、切れ込み18が設けられた第1の導電体7を有する。切れ込み18によれば、第1の導電体7において、切れ込み18に囲まれた領域は、いわゆる片持ち梁とみなすことができ、外力に応じてたわみを許す。以下の説明では、この領域をたわみ許可領域7S(図4参照)と呼ぶ。例えば、たわみ許可領域7Sの先端に対して押圧力が作用すると、たわみ許可領域7Sは、下方にたわむ。換言すると、切れ込み18によって、はんだバンプ4において第1の幾何学的中心22に近い側が、集積回路チップ3に沈み込み易くなる。つまり、上述したはんだバンプ4から提供される力に対して、たわみ許可領域7Sがたわむ。このたわみによれば、はんだバンプ4により引っ張られる方向の応力が低減され、引っ張り側における集積回路チップ3の変形が低減される。換言すると、第1の導電体7の下部に存在する第1の絶縁層16が第1の導電体7よりも大きく変形することにより、集積回路チップ3の厚み方向における引張応力が低減される。その結果、集積回路チップ3の内部において、層間はがれの発生が抑制される。
換言すると、実装基板2に許された変形量が大きくなると、はんだバンプ4の回転量(傾き)も大きくなる。この回転量(傾き)の増加は、主としてはんだバンプ4の片側(切り込み18側)の沈み込み量の増加をもたらす。なぜならば、弾性率の大きい第1の導電体7が切れ込み18により不連続となっているので、第1の導電体7の下方に位置する第1の絶縁層16が変形するためである。第1の導電体7において、切れ込み18が設けられていない箇所(例えば、はんだバンプ4の直下)では、集積回路チップ3に引っ張り力が作用する。しかし、上述のとおり発生する応力が全体的に低減されているので、この垂直方向に沿う引っ張り力も低減し、ひいては変形も低減する。
要するに、集積回路チップ3内で生じる層間はがれは、垂直方向に作用する引っ張り力に起因するとみなしている。従って、第1の導電体7に切れ込み18を設けることにより引っ張り力が低減された結果、集積回路チップ3の変形量も低減する。そして、集積回路チップ3内で生じる層間はがれの発生が抑制される。
つまり、実装基板2の線膨張率が、集積回路チップ3の線膨張係数よりも大きい場合には、切れ込み18は、はんだバンプ4と第1の幾何学的中心22との間に設けられていればよい。
なお、この押圧力とたわみとの関係は、例えば、第1の導電体7の厚み、第1の導電体7の材料(弾性率)、切れ込み18における第2の部分27の長さなどによって制御できる。また、たわみ許可領域7Sの下方には、第1の絶縁層16が存在する。従って、第1の絶縁層16の厚み及びその材料(弾性率)によっても、押圧力とたわみとの関係を制御できる。
本発明の実施形態について説明したが、本発明は上記実施形態に限定されない。
<変形例1>
例えば、バンプ用パッド21Aは、円形とは異なる形状であってもよい。図7に示すように、バンプ用パッド21Aは、扁平形状としてよい。このような形状は、所定のパターニングにより実現できる。換言すると、バンプ用パッド21Aの形状は、基準線Lに直交する方向に長軸25を有する長円であってもよい。バンプ用パッド21Aは、例えば、幅を45マイクロメートル以上90マイクロメートル以下とし、長軸25に沿った長さを180マイクロメートル以上360マイクロメートル以下としてよい。そして、切れ込み18Aは、バンプ用パッド21Aを部分的に囲むコ字状であってもよい。このような形状であっても、集積回路チップ3の内部において、層間はがれの発生が抑制される。
<変形例2>
また、図8の(a)部に示すように、扁平形状のバンプ用パッド21Aと、切れ込み18Bを有してもよい。切れ込み18Bは、バンプ用パッド21Aの外形形状に沿うような扁平形状を呈する。切れ込み18Bは、基準線Lの方向から見たとき、バンプ用パッド21と重複する部分を第1の部分26Bとし、バンプ用パッド21と重複しない部分を第2の部分27Bと定義してよい。このような構成によれば、はんだバンプ4の直下において、図8の(b)部に示されるような応力分布G8bが現れる。また、集積回路チップ3の深部において、図8の(c)部に示されるような応力分布G8cが現れる。はんだバンプ4の直下とは、はんだバンプ4と第2の導電体8との接触部としてよい。集積回路チップ3の深部とは、第1の絶縁層16であるとしてよい。なお、図8の(b)部、(c)部は、縦軸は長軸25に沿った位置であり、横軸ははんだバンプ4が集積回路チップ3を引っ張る応力を示す。このような形状であっても、集積回路チップ3の内部において、層間はがれの発生が抑制される。
<変形例3>
さらに、図8の(d)部に示すように、バンプ用パッド21Cは、平面視して、くびれ部21sを有するひょうたん型であってもよい。さらに、切り込み18Cもひょうたん型であってもよい。バンプ用パッド21Cは、長軸25において、基準線Lと交差するくびれ部21sの幅が、端部21tに比較して狭い。くびれ部21sの最小幅は、例えば50マイクロメートルとしてよい。また、端部21tの直径は、例えば100マイクロメートル以上200マイクロメートル以下としてよい。くびれ部21sは、バンプ用パッド21の長軸25の方向における略中央に設けられている。
そして、バンプ用パッド21Cによれば、はんだバンプ4の直下において、図8の(e)部に示されるような応力分布G8eが現れる。この応力分布G8eもひょうたん形状であるともみなせる。つまり、ひょうたん形状のバンプ用パッド21Cは、直下の応力分布の形状を近似的に示しているともいえる。また、集積回路チップ3の深部において、図8の(f)部に示されるような応力分布G8fが現れる。応力分布G8eに示されるように、はんだバンプ4の直下において、集積回路チップ3には、引張応力が両端に分割される。これは、上述した、はんだバンプ4と集積回路チップ3との接合幅の相違に起因する。
図9の(a)部及び図9の(b)部に示すように、はんだバンプ4が傾いたとき、はんだバンプ4と集積回路チップ3との接合幅H1、H2は、集積回路チップ3の変形量D1、D2に影響を及ぼす。具体的には、接合幅H1、H2が小さいほど、集積回路チップ3の変形量D1、D2が小さい。つまり、接合幅H2が小さいくびれ部21sに作用する応力が、両端部に作用する応力よりも低下する(図8の(e)部参照)。その結果、図8の(f)部に示すように、集積回路チップ3における深部(例えば、キャパシタ17が形成された深さ)では、応力が均一化されるので、応力の最大値を低下させることができる。
なお、はんだバンプ4は、機械的な特性だけでなく、電気抵抗及び電流容量も要件として課せられる。つまり、はんだバンプ4は、所定の電気抵抗及び電流容量を有する必要がある。これらの条件は、はんだバンプ4の面積に起因する。つまり、はんだバンプ4の面積を一定としながら、幅の狭い領域を確保するものである。
<変形例4>
実施形態では、実装基板2の線膨張率が集積回路チップ3の線膨張係数よりも大きい場合について例示した。例えば、実装基板2の線膨張率が集積回路チップ3の線膨張係数よりも小さい場合には、第1の幾何学的中心22を基準として、切れ込み18は、バンプ用パッド21よりも外側に設けられる。つまり、切れ込み18は、第1の幾何学的中心22を基準として、バンプ用パッド21から遠ざかる側に形成されてもよい。換言すると、基準線L上において、第1の幾何学的中心22、バンプ用パッド21、切れ込み18の順に形成されてよい。
1…半導体装置、2…実装基板、3…集積回路チップ、4…はんだバンプ、6…基板積層体、7…第1の導電体(第1の金属層)、8…第2の導電体(第2の金属層)、9…第2の絶縁層、11…チップ基板、12…第1の導電層、13…絶縁層、14…第2の導電層、16…第1の絶縁層(基板絶縁層)、17…キャパシタ、18…切れ込み、19…貫通穴(開口)、21,21A…バンプ用パッド、22…第1の幾何学的中心、24…第2の幾何学的中心、26…第1の部分、27…第2の部分、L…基準線(仮想線)。

Claims (3)

  1. 基板と、
    前記基板の主面に形成された第1の金属層と、
    前記第1の金属層を覆い、前記第1の金属層の一部を露出させる複数の開口を有する層間絶縁層と、
    前記開口を介して前記第1の金属層に接触し、前記開口の周囲に延在する複数の第2の金属層と、
    前記複数の第2の金属層に形成された複数のはんだバンプと、を備え、
    前記第1の金属層は、前記開口ごとに設けられ、前記開口に沿って伸びると共に前記基板の主面を露出させる切れ込みを有し、
    前記切れ込みは、
    前記複数のはんだバンプの位置関係によって決定される1個の第1の幾何学的中心と、前記複数のはんだバンプのそれぞれが有する複数の第2の幾何学的中心と、を結ぶ仮想線に直交する方向に伸びる第1の部分と、
    前記第1の部分の両端を始点とし、前記第1の部分が延びる方向と交差する方向に延びる一対の第2の部分と、を含み、
    前記開口及び前記はんだバンプの形状は、前記仮想線に直交する方向に長軸を有する長円であり、
    前記開口及び前記はんだバンプにおいて、前記長円の前記仮想線と交差する箇所の幅は、他の箇所に比較して狭い、半導体装置。
  2. 前記基板は、前記開口の下方に配置されて、第1の導電層と絶縁層と第2の導電層とが積層された複数の金属-絶縁体-金属キャパシタと前記金属-絶縁体-金属キャパシタを覆う基板絶縁層を有する、請求項1に記載の半導体装置。
  3. 前記基板絶縁層は、ポリイミドにより形成されている、請求項2に記載の半導体装置。
JP2018166001A 2018-09-05 2018-09-05 半導体装置 Active JP7140314B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018166001A JP7140314B2 (ja) 2018-09-05 2018-09-05 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018166001A JP7140314B2 (ja) 2018-09-05 2018-09-05 半導体装置

Publications (2)

Publication Number Publication Date
JP2020038928A JP2020038928A (ja) 2020-03-12
JP7140314B2 true JP7140314B2 (ja) 2022-09-21

Family

ID=69738219

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018166001A Active JP7140314B2 (ja) 2018-09-05 2018-09-05 半導体装置

Country Status (1)

Country Link
JP (1) JP7140314B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006120948A (ja) 2004-10-22 2006-05-11 Fujitsu Ltd 半導体装置およびその製造方法
JP2006339408A (ja) 2005-06-02 2006-12-14 Seiko Epson Corp 半導体装置及びその製造方法
JP2009218233A (ja) 2008-03-06 2009-09-24 Nec Corp 半導体装置及びその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0170316B1 (ko) * 1995-07-13 1999-02-01 김광호 반도체 장치의 패드 설계 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006120948A (ja) 2004-10-22 2006-05-11 Fujitsu Ltd 半導体装置およびその製造方法
JP2006339408A (ja) 2005-06-02 2006-12-14 Seiko Epson Corp 半導体装置及びその製造方法
JP2009218233A (ja) 2008-03-06 2009-09-24 Nec Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2020038928A (ja) 2020-03-12

Similar Documents

Publication Publication Date Title
JP4973878B2 (ja) 電子部品及び半導体装置並びにこれらの製造方法
JP3753218B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US6255737B1 (en) Semiconductor device and method of making the same, circuit board, and electronic instrument
US7421778B2 (en) Method of making an electronic assembly
EP0852397A1 (en) Cantilevered ball connection for integrated circuit chip package
JP2000077479A (ja) チップ及び基板の応力除去用中間層
JP2009044161A (ja) 貫通配線基板の製造方法
JP4207033B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
WO2005114729A1 (ja) 半導体装置及び配線基板
JP7140314B2 (ja) 半導体装置
JP2007250712A (ja) 半導体装置及びその製造方法
JPH11220069A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR20170129889A (ko) 개선된 열저항을 갖는 전자 칩 디바이스 및 연관된 제조 프로세스
JP2007250999A (ja) 半導体装置の製造方法
JP6580889B2 (ja) 半導体装置
JP4300432B2 (ja) 電子部品及びその製造方法
JP4189681B2 (ja) 電子部品及び半導体装置並びにこれらの製造方法
KR100583372B1 (ko) 전자 부품 및 그 제조방법, 회로기판 및 전자기기
JP2006086541A (ja) 電子部品及び半導体装置
JP2008091774A (ja) 半導体装置
JP4114083B2 (ja) 電子部品及び半導体装置
JP4328978B2 (ja) 半導体装置の製造方法
JP2001156097A (ja) 電子回路およびlsiチップ実装構造体並びに半導体装置の製造方法
JP4273352B2 (ja) 半導体装置の製造方法
JPH04346295A (ja) 電子装置

Legal Events

Date Code Title Description
A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20210222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220322

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220809

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220823

R150 Certificate of patent or registration of utility model

Ref document number: 7140314

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150