JP4328978B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4328978B2 JP4328978B2 JP2006249333A JP2006249333A JP4328978B2 JP 4328978 B2 JP4328978 B2 JP 4328978B2 JP 2006249333 A JP2006249333 A JP 2006249333A JP 2006249333 A JP2006249333 A JP 2006249333A JP 4328978 B2 JP4328978 B2 JP 4328978B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- semiconductor device
- substrate
- conductive member
- external electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
Landscapes
- Wire Bonding (AREA)
Description
電極を有する半導体素子と、
前記基板の一方の面側において前記貫通穴上を含む前記一方の面の任意の領域に接着部材を介して貼り付けられるとともに、前記接着部材に貼り付けられた面の反対側の面で前記半導体素子の電極に電気的に接続される導電部材と、
前記貫通穴を介して前記導電部材と接続されるとともに、前記基板の他方の面よりも外側まで設けられた外部電極と、
を有し、
前記貫通穴内において、前記貫通穴を形成する内壁面と前記外部電極との間に、前記接着部材の一部が介在する。
これによれば、貫通穴内から外部電極が形成され、外部電極と貫通穴との間には、接着部材の一部が介在する。したがって、接着部材が応力緩和部材となるので、回路基板との熱膨張率の差によって生じた応力(熱ストレス)や回路基板に外部から加えられる機械的ストレスを吸収することができる。こうして、外部電極にクラックが生じることを防止することができる。
なお、接着部材は、基板と導電部材との間から貫通穴の内壁面に至るまで連続性を保っていてもよいし、非連続的に貫通穴内に存在してもよい。
(2)この半導体装置において、前記貫通穴内において、前記接着部材の一部が引き込まれて介在してもよい。
(3)本発明に係る半導体装置は、貫通穴が形成された基板と、
電極を有する半導体素子と、
前記基板の一方の面側の前記貫通穴上を含む領域に形成されて前記半導体素子の電極と電気的に接続される導電部材と、
前記導電部材と接続されるとともに、前記貫通穴内及び前記基板の他方の面よりも外側に設けられた外部電極と、
を有し、
前記貫通穴の内壁面には、前記基板を構成する材料によって凸部が形成される。
本発明によれば、貫通穴の内壁面に凸部が形成されていることで、平坦な内壁面よりも変形しやすくなっており、回路基板との熱膨張率の差によって生じた応力(熱ストレス)や回路基板に外部から加えられる機械的ストレスを吸収することができる。こうして、外部電極にクラックが生じることを防止することができる。
(4)この半導体装置において、
前記外部電極は、前記貫通穴の内側に位置する基端部の径dと、前記貫通穴から突出する突出部の径φとが、φ≦dの関係を有してもよい。
これによれば、外部電極は、貫通穴によって径が絞られないようになり、くびれが形成されない。したがって、回路基板との熱膨張率の差によって生じた応力(熱ストレス)や回路基板に外部から加えられる機械的ストレスが集中しないので、外部電極にクラックが生じることを防止することができる。
(5)半導体装置は、貫通穴が形成された基板と、
電極を有する半導体素子と、
前記基板の一方の面側において前記貫通穴上を含む前記一方の面の任意の領域に接着部材を介して貼り付けられるとともに、前記接着部材に貼り付けられた面の反対側の面で前記半導体素子の電極に電気的に接続される導電部材と、
前記貫通穴を介して前記導電部材と接続されるとともに、前記基板の他方の面よりも外側まで設けられた外部電極と、
を有し、
前記外部電極は、前記貫通穴の内側に位置する基端部の径dと、前記貫通穴から突出する突出部の径φとが、φ≦dの関係を有する。
これによれば、貫通穴内から外部電極が形成される。ここで、外部電極の基端部の径dと突出部の径φとは、φ≦dの関係を有する。すなわち、外部電極は、貫通穴によって径が絞られないようになり、くびれが形成されない。したがって、回路基板との熱膨張率の差によって生じた応力(熱ストレス)や回路基板に外部から加えられる機械的ストレスが集中しないので、外部電極にクラックが生じることを防止することができる。
(6)前記基板は、絶縁基板であってもよい。
(7)前記基板は、プリント基板であってもよい。
(8)前記外部電極は、ハンダで形成されてもよい。
(9)この半導体装置において、
前記基板の外形は、半導体素子の外形よりも大きくてもよい。
(10)この半導体装置において、
前記半導体素子の前記電極は、導電性粒子が接着剤に分散されてなる異方性導電材料を介して前記導電部材に電気的に接続されてもよい。
(11)この半導体装置において、
前記半導体素子の前記電極は、ワイヤを介して前記導電部材に電気的に接続されてもよい。
(12)本発明に係る回路基板には、上記半導体装置が実装される。
(13)本発明に係る電子機器は、上記回路基板を有する。
(14)半導体装置の製造方法は、接着部材が一方の面に設けられた基板を用意する工程と、
前記基板を、前記接着部材が設けられた面側からその反対側面に向かって型抜きを行うことにより、貫通穴を形成するとともに、前記貫通穴内に前記接着部材の一部を引き込む工程と、
前記接着部材を介して、前記基板における前記貫通穴上を含む前記一方の面の任意の領域に導電部材を貼り付ける工程と、
前記貫通穴及び該貫通穴内に引き込まれた前記一部の接着部材の内側を介して、前記導電部材に外部電極の形成材料を設けて、前記導電部材の形成面の反対側の面から突出する外部電極を形成する工程と、
前記導電部材に、半導体素子の電極を電気的に接続する工程と、
を含む。
これによれば、基板の型抜きを行って貫通穴を形成するときに、同時に貫通穴内に接着部材の一部を引き込むことができる。続いて、貫通穴を介して外部電極を形成すると、この外部電極と貫通穴との間に接着部材の一部が介在するようになる。こうして得られた半導体装置によれば、接着部材が応力緩和部材となるので、回路基板との熱膨張率の差によって生じた応力(熱ストレス)や回路基板に外部から加えられる機械的ストレスを吸収して、外部電極にクラックが生じることを防止することができる。
(15)本発明に係る半導体装置の製造方法は、内壁面に凸部を有する貫通穴が形成されるとともに、前記貫通穴上を含む領域に導電部材が形成された基板を用意する工程と、
前記貫通穴を介して、前記導電部材と電気的に接続し、前記導電部材の形成面の反対側の面から突出する外部電極を形成する工程と、
前記導電部材に、半導体素子の電極を電気的に接続する工程と、
を含む。
本発明によれば、貫通穴の内壁面に凸部が形成されていることで、平坦な内壁面よりも変形しやすくなっており、回路基板との熱膨張率の差によって生じた応力(熱ストレス)や回路基板に外部から加えられる機械的ストレスを吸収することができる。こうして、外部電極にクラックが生じることを防止することができる。
(16)この製造方法において、
前記導電部材を形成する前に、前記基板を型抜きする工程を含み、前記型抜きする工程で、前記基板の一部を前記貫通穴に引き込んで前記凸部を形成してもよい。
これによれば、型抜きをする工程で凸部を簡単に形成することができる。
(17)この製造方法において、
レーザを使用して前記貫通穴を形成してもよい。
レーザを使用すると、凸部が必然的に生じる。
(18)この製造方法において、
ウエットエッチングによって前記貫通穴を形成してもよい。
ウエットエッチングを適用すると、凸部が必然的に生じる。
(19)この製造方法において、
前記外部電極は、前記貫通穴の内側に位置する基端部の径dと、前記貫通穴から突出する突出部の径φとが、φ≦dの関係を有してもよい。
これによれば、外部電極は、貫通穴によって径が絞られないようになり、くびれが形成されない。したがって、回路基板との熱膨張率の差によって生じた応力(熱ストレス)や回路基板に外部から加えられる機械的ストレスが集中しないので、外部電極にクラックが生じることを防止することができる。
(20)半導体装置の製造方法は、貫通穴が形成されるとともに前記貫通穴上を含む領域に導電部材が形成された基板を用意する工程と、
前記貫通穴を介して、前記導電部材に外部電極の形成材料を設けて、前記導電部材とは反対側の面から突出する外部電極を形成する工程と、
前記導電部材に、半導体素子の電極を電気的に接続する工程と、
を含み、
前記外部電極は、前記貫通穴の内側に位置する基端部の径dと、前記貫通穴から突出する突出部の径φとが、φ≦dの関係を有する。
これによって製造された半導体装置によれば、外部電極の基端部の径dと突出部の径φとがφ≦dの関係を有する。すなわち、外部電極は、貫通穴によって径が絞られないようになり、くびれが形成されない。したがって、回路基板との熱膨張率の差によって生じた応力(熱ストレス)や回路基板に外部から加えられる機械的ストレスが集中しないので、外部電極にクラックが生じることを防止することができる。
(21)前記基板は、絶縁フィルム又はプリント基板であってもよい。
(22)前記外部電極の形成材料は、ハンダであってもよい。
(23)この半導体装置の製造方法において、
前記導電部材に前記半導体素子の前記電極を電気的に接続する工程の後に、前記基板を、半導体素子の外側で打ち抜く工程を含んでもよい。
(24)この製造方法において、
前記導電部材に前記半導体素子の前記電極を電気的に接続する工程で、導電性粒子が接着剤に分散されてなる異方性導電材料を介して、前記電極を前記導電部材に電気的に接続してもよい。
(25)この製造方法において、
前記導電部材に前記半導体素子の前記電極を電気的に接続する工程で、ワイヤを介して前記導電部材に前記電極を電気的に接続してもよい。
なお、本発明に係る半導体装置又はその製造方法において、前記導電部材は、前記基板上に直接形成されていてもよいし、前記基板は、前記外部電極よりも弾力性が高い材料で形成されていてもよい。
図1は、第1の実施の形態に係る半導体装置を示す図である。この半導体装置10は、半導体素子の一例である半導体チップ12及び基板の一例である絶縁フィルム14を含み、CSP型のパッケージが適用されたものである。絶縁フィルム14には、外部電極16が形成されており、半導体チップ12は、複数の電極13を有する。図1において、電極13は、半導体チップ12の対向する二辺にのみ形成されているが、周知のように四辺に形成されてもよい。
熱膨張係数:12ppm/℃
弾性率 :900kg/mm2
程度のものや、
熱膨張係数:20ppm/℃
弾性率 :302kg/mm2
程度のものを使用することができる。また、絶縁フィルム14の一方の面に、導電部材の一例である配線パターン18が貼り付けられている。詳しくは、配線パターン18は、接着剤17を介して、絶縁フィルム14に貼り付けられている。接着部材の一例である接着剤17として、
熱膨張係数(50〜150℃):70〜165ppm/℃
弾性率(150℃) :0.1〜0.9×108Pa
破断伸び :13〜29%
程度のものを使用することができ、例えば、
熱膨張係数(50〜150℃):70ppm/℃
弾性率(150℃) :0.1×108Pa
破断伸び :21%
程度のものを使用することができる。
φ≦d
の関係を有する。言い換えると、貫通穴14aの開口端部に位置する基端部26aが、貫通穴14aの外側で絶縁フィルム14から突出する突出部26bとほぼ等しいか、あるいは、基端部26aが突出部26bよりも大きくなっている。特に、両者がほぼ等しいことが好ましい。こうすることで、突出部26bから基端部26aにかけて、絞られた形状が形成されないようになっている。
図4は、第2の実施の形態に係る半導体装置を示す図である。この半導体装置110は、半導体素子112と、基板の一例である絶縁フィルム14(第1の実施の形態と同じ構成)と、複数の外部電極16(第1の実施の形態と同じ構成)とを含む。半導体素子112の複数の電極(図示せず)にはバンプ113が設けられている。バンプ113は、金ボールバンプ、金メッキバンプであることが多いが、ハンダボールであってもよい。絶縁フィルム14は、半導体素子112よりも大きい形状をなしている。
図5は、本発明の第3の実施の形態に係る半導体装置を示す図である。同図に示す半導体装置30では、配線パターン38と半導体チップ32の電極33とが、ワイヤ40によって接続されている。配線パターン38は、接着剤37を介して基板34に貼り付けられることで形成されている。基板34は、第1の実施の形態と同様に絶縁フィルムの場合や、もしくは、プリント基板の場合がある。
図6は、本発明の第4の実施の形態に係る半導体装置を示す図である。同図に示す半導体装置130は、貫通穴34aと外部電極136との間に接着剤37が介在する点で図5に示す半導体装置30と異なる。
図7は、本発明の第5の実施の形態に係る半導体装置を示す図である。同図に示す半導体装置210は、導電部材118が、接着部材なしで基板214に直接形成されている点で、図4に示す半導体装置110と異なる。図7において、図4に示す半導体装置110と同じ構成には同じ符号を付してある。なお、本実施の形態では、半導体素子112がフェースダウン実装されているが、図6に示すフェースアップ実装を適用してもよい。
Claims (5)
- 内壁面に凸部を有する貫通穴が形成されるとともに、前記貫通穴上を含む領域に導電部材が形成された基板を用意する工程と、
前記貫通穴を介して、前記導電部材と電気的に接続し、前記導電部材の形成面の反対側の面から突出する外部電極を形成する工程と、
前記導電部材に、半導体素子の電極を電気的に接続する工程と、
を含み、
前記凸部は、前記導電部材が形成される前の前記基板を型抜きする工程で、前記基板の一部を前記貫通穴に引き込んで形成されたことを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記導電部材に前記半導体素子の前記電極を電気的に接続する工程の後に、前記基板を、半導体素子の外側で打ち抜く工程を含む半導体装置の製造方法。 - 請求項1または請求項2のいずれかに記載の半導体装置の製造方法において、
前記導電部材に前記半導体素子の前記電極を電気的に接続する工程で、導電性粒子が接着剤に分散されてなる異方性導電材料を介して、前記電極を前記導電部材に電気的に接続する半導体装置の製造方法。 - 請求項1または請求項2のいずれかに記載の半導体装置の製造方法において、
前記導電部材に前記半導体素子の前記電極を電気的に接続する工程で、ワイヤを介して前記導電部材に前記電極を電気的に接続する半導体装置の製造方法。 - 請求項1から請求項4のいずれかに記載の半導体装置の製造方法において、
前記導電部材は、前記基板上に直接形成されている半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006249333A JP4328978B2 (ja) | 1998-03-27 | 2006-09-14 | 半導体装置の製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10058098 | 1998-03-27 | ||
JP2006249333A JP4328978B2 (ja) | 1998-03-27 | 2006-09-14 | 半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04111999A Division JP3876953B2 (ja) | 1998-03-27 | 1999-02-19 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006345002A JP2006345002A (ja) | 2006-12-21 |
JP4328978B2 true JP4328978B2 (ja) | 2009-09-09 |
Family
ID=37641656
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006249333A Expired - Fee Related JP4328978B2 (ja) | 1998-03-27 | 2006-09-14 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4328978B2 (ja) |
-
2006
- 2006-09-14 JP JP2006249333A patent/JP4328978B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006345002A (ja) | 2006-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3876953B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP3994262B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP3633559B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2004134606A (ja) | 配線基板及びその製造方法、半導体装置、回路基板並びに電子機器 | |
JP2001298115A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP3565090B2 (ja) | 半導体装置の製造方法 | |
EP1041618A1 (en) | Semiconductor device and manufacturing method thereof, circuit board and electronic equipment | |
KR19990062915A (ko) | 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기 | |
JP4328978B2 (ja) | 半導体装置の製造方法 | |
JP2001007252A (ja) | 半導体装置およびその製造方法 | |
JP4273352B2 (ja) | 半導体装置の製造方法 | |
JPH08236898A (ja) | 応力緩和用接続媒体、応力緩和型実装体及び応力緩和型部品 | |
JP3841135B2 (ja) | 半導体装置、回路基板及び電子機器 | |
JP4822019B2 (ja) | 配線基板、半導体装置及びこれらの製造方法、回路基板並びに電子機器 | |
JP3879803B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP4735855B2 (ja) | 配線基板、半導体装置及びこれらの製造方法 | |
JP3586867B2 (ja) | 半導体装置、その製造方法及びその実装方法並びにこれを実装した回路基板 | |
JP4822018B2 (ja) | 配線基板、半導体装置及びこれらの製造方法、回路基板並びに電子機器 | |
JP3714388B2 (ja) | 半導体装置及びその製造方法、配線基板、回路基板並びに電子機器 | |
JP4735856B2 (ja) | 配線基板、半導体装置及びこれらの製造方法 | |
JP2000216200A (ja) | 半導体装置及びその製造方法、テ―プキャリア、回路基板並びに電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061012 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061012 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080627 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080701 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081119 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090115 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090204 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090402 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090422 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090520 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090602 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120626 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130626 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130626 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |