JP2007250712A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2007250712A JP2007250712A JP2006070347A JP2006070347A JP2007250712A JP 2007250712 A JP2007250712 A JP 2007250712A JP 2006070347 A JP2006070347 A JP 2006070347A JP 2006070347 A JP2006070347 A JP 2006070347A JP 2007250712 A JP2007250712 A JP 2007250712A
- Authority
- JP
- Japan
- Prior art keywords
- flip chip
- resin layer
- semiconductor chip
- pad
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
Landscapes
- Wire Bonding (AREA)
Abstract
【解決手段】半導体チップ搭載側に複数の第2のパッド23が設けられた基板21と、表面に樹脂層12が設けられ樹脂層12の上に複数の第1のパッド13が設けられた半導体チップ11とがフリップチップ接続によって電気的に接続されている半導体装置において、半導体チップ11の第1のパッド13のうち少なくとも1個が傾斜又は変形して、第1のパッド13と半導体チップ11表面との間の距離が、半導体チップ11の周辺側端部の方が半導体チップ11の中心側端部よりも大きく形成される。
【選択図】図1
Description
本変形例2における上記以外の構成、動作及び効果は、上述の第1実施形態と同様である。
図7(a)、(b)及び(c)において、図1乃至6と同一構成物には同一符号を付して、その詳細な説明は省略する。
12; 樹脂層
13; フリップチップパッド
14; 接続配線
15; 樹脂層
21; 基板
23; フリップチップパッド
31; フリップチップバンプ
42; 樹脂
A; チップ中心方向
B; チップ周辺方向
a; チップ中心側端部のチップ−チップパッド間距離
b; チップ周辺側端部のチップ−チップパッド間距離
51; 半導体素子
52; 接続基板
53; 半田バンプ
54; 突起部
61; 半導体素子
62; 半導体素子電極部
63; パッシベーション膜
64; 第1樹脂層
65; 第2樹脂層
66; 配線
67; パッケージ電極
Claims (6)
- 半導体チップ搭載側に複数の第2のパッドが設けられた基板と、表面に樹脂層が設けられ前記樹脂層の上に複数の第1のパッドが設けられた半導体チップとがフリップチップ接続によって電気的に接続されている半導体装置において、前記半導体チップの前記第1のパッドのうち少なくとも1個が傾斜又は変形して、前記第1のパッドと前記半導体チップ表面との間の距離が、前記半導体チップの周辺側端部の方が前記半導体チップの中心側端部よりも大きいことを特徴とする半導体装置。
- 前記傾斜又は変形した第1のパッドは前記半導体チップの周辺側端部において前記樹脂層から離れていることを特徴とする請求項1に記載の半導体装置。
- 前記第1のパッドの前記樹脂層から離れている部分に、前記樹脂層とは他の樹脂が充填されていることを特徴とする請求項2に記載の半導体装置。
- 前記半導体チップの前記樹脂層の上に、前記第1のパッドを被覆しないように開口部を設けた他の樹脂層が形成されていることを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置。
- 前記傾斜又は変形した第1のパッドの側面に前記第1のパッドと前記半導体チップとを接続する配線が接続されていることを特徴とする請求項1乃至4のいずれか1項に記載の半導体装置。
- 樹脂層の上にフリップチップ接続用の複数の第1のパッドが設けられている半導体チップと半導体チップ搭載側にフリップチップ接続用の複数の第2のパッドが設けられている基板とを加熱下でフリップチップ接続する工程を有し、その後の冷却工程により前記第1のパッドと前記半導体チップの表面との間の距離が前記半導体チップの周辺側端部の方が前記半導体チップの中心側端部よりも大きくなるように前記第1のパッドの少なくとも1個を傾斜又は変形させることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006070347A JP2007250712A (ja) | 2006-03-15 | 2006-03-15 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006070347A JP2007250712A (ja) | 2006-03-15 | 2006-03-15 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007250712A true JP2007250712A (ja) | 2007-09-27 |
Family
ID=38594704
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006070347A Pending JP2007250712A (ja) | 2006-03-15 | 2006-03-15 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007250712A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014504451A (ja) * | 2010-12-08 | 2014-02-20 | テッセラ,インコーポレイテッド | ウェハでのコンプライアントな相互接続 |
US9548254B2 (en) | 2006-11-22 | 2017-01-17 | Tessera, Inc. | Packaged semiconductor chips with array |
US9620437B2 (en) | 2010-12-02 | 2017-04-11 | Tessera, Inc. | Stacked microelectronic assembly with TSVS formed in stages and carrier above chip |
US9640437B2 (en) | 2010-07-23 | 2017-05-02 | Tessera, Inc. | Methods of forming semiconductor elements using micro-abrasive particle stream |
US10354942B2 (en) | 2010-09-17 | 2019-07-16 | Tessera, Inc. | Staged via formation from both sides of chip |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0529389A (ja) * | 1991-07-22 | 1993-02-05 | Sharp Corp | 半導体素子の接続構造 |
JPH09129675A (ja) * | 1995-10-31 | 1997-05-16 | Oki Electric Ind Co Ltd | 素子の実装構造及びその実装方法 |
JP2000294598A (ja) * | 1999-04-08 | 2000-10-20 | Casio Comput Co Ltd | 半導体装置及びその製造方法 |
JP2002093946A (ja) * | 2000-09-19 | 2002-03-29 | Hitachi Ltd | 半導体装置及び半導体装置の実装構造体 |
JP2003086739A (ja) * | 2001-09-07 | 2003-03-20 | Nec Corp | 半導体装置およびその製造方法 |
-
2006
- 2006-03-15 JP JP2006070347A patent/JP2007250712A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0529389A (ja) * | 1991-07-22 | 1993-02-05 | Sharp Corp | 半導体素子の接続構造 |
JPH09129675A (ja) * | 1995-10-31 | 1997-05-16 | Oki Electric Ind Co Ltd | 素子の実装構造及びその実装方法 |
JP2000294598A (ja) * | 1999-04-08 | 2000-10-20 | Casio Comput Co Ltd | 半導体装置及びその製造方法 |
JP2002093946A (ja) * | 2000-09-19 | 2002-03-29 | Hitachi Ltd | 半導体装置及び半導体装置の実装構造体 |
JP2003086739A (ja) * | 2001-09-07 | 2003-03-20 | Nec Corp | 半導体装置およびその製造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9548254B2 (en) | 2006-11-22 | 2017-01-17 | Tessera, Inc. | Packaged semiconductor chips with array |
US9640437B2 (en) | 2010-07-23 | 2017-05-02 | Tessera, Inc. | Methods of forming semiconductor elements using micro-abrasive particle stream |
US10354942B2 (en) | 2010-09-17 | 2019-07-16 | Tessera, Inc. | Staged via formation from both sides of chip |
US9620437B2 (en) | 2010-12-02 | 2017-04-11 | Tessera, Inc. | Stacked microelectronic assembly with TSVS formed in stages and carrier above chip |
JP2014504451A (ja) * | 2010-12-08 | 2014-02-20 | テッセラ,インコーポレイテッド | ウェハでのコンプライアントな相互接続 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4346264B2 (ja) | インタフェース構造体及びその製造方法 | |
JP2003051568A (ja) | 半導体装置 | |
KR100385766B1 (ko) | 외부 접속 전극들에 대응하여 분리 제공된 수지 부재들을구비하는 반도체 디바이스 | |
US8123965B2 (en) | Interconnect structure with stress buffering ability and the manufacturing method thereof | |
US6587353B2 (en) | Semiconductor device | |
JP4899406B2 (ja) | フリップチップ型半導体装置 | |
JP5515744B2 (ja) | 配線基板及び半導体装置 | |
US20120126404A1 (en) | Semiconductor device | |
KR101153693B1 (ko) | 반도체 장치 | |
US20020011657A1 (en) | Semiconductor device, an interposer for the semiconductor device, and a method of manufacturing the same | |
KR100817079B1 (ko) | 웨이퍼 레벨 칩 스케일 패키지, 그 제조 방법, 및 웨이퍼레벨 칩 스케일 패키지를 포함하는 반도체 칩 모듈 | |
JP2001177010A (ja) | 配線基板、配線基板を有する半導体装置、及び、その製造方法、実装方法 | |
TWI478298B (zh) | 用於晶片封裝的環狀結構及積體電路結構 | |
US20070023925A1 (en) | Semiconductor element with conductive bumps and fabrication method thereof | |
JP2018113414A (ja) | 半導体装置とその製造方法 | |
US20050266668A1 (en) | Semiconductor device and method of manufacturing the same | |
US20080042279A1 (en) | Mounting structure of semiconductor device having flux and under fill resin layer and method of mounting semiconductor device | |
JP2007250712A (ja) | 半導体装置及びその製造方法 | |
JP2007266150A (ja) | 熱伝導性接合材、半導体パッケージ、ヒートスプレッダ、半導体チップ、及び半導体チップとヒートスプレッダとを接合する接合方法 | |
JP2000022034A (ja) | 電子回路装置の接続構造 | |
US20060060980A1 (en) | Ic package having ground ic chip and method of manufacturing same | |
JP3339881B2 (ja) | 半導体集積回路装置およびその製造方法 | |
JP2006024842A (ja) | 半導体装置 | |
KR20110076605A (ko) | 반도체 패키지 및 그 제조 방법 | |
JP5284125B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080625 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090714 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20100618 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110614 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120117 |