JP5515744B2 - 配線基板及び半導体装置 - Google Patents

配線基板及び半導体装置 Download PDF

Info

Publication number
JP5515744B2
JP5515744B2 JP2009554362A JP2009554362A JP5515744B2 JP 5515744 B2 JP5515744 B2 JP 5515744B2 JP 2009554362 A JP2009554362 A JP 2009554362A JP 2009554362 A JP2009554362 A JP 2009554362A JP 5515744 B2 JP5515744 B2 JP 5515744B2
Authority
JP
Japan
Prior art keywords
wiring board
resin
pad
insulating layer
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009554362A
Other languages
English (en)
Other versions
JPWO2009104668A1 (ja
Inventor
朝夫 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2009554362A priority Critical patent/JP5515744B2/ja
Publication of JPWO2009104668A1 publication Critical patent/JPWO2009104668A1/ja
Application granted granted Critical
Publication of JP5515744B2 publication Critical patent/JP5515744B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0133—Elastomeric or compliant polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

［関連出願の記載］
本発明は、日本国特許出願：特願２００８−０４０３３５号（２００８年２月２１日出願）の優先権主張に基づくものであり、同出願の全記載内容は引用をもって本書に組み込み記載されているものとする。
本発明は、半導体パッケージ又は半導体チップを実装するための配線基板及び半導体装置に関し、特に、フリップチップ接続、ＣＳＰ（Chip Scale Package）接続等に適した配線基板及び半導体装置に関する。
近年、電子機器の高性能化、多機能化を支えるＬＳＩ（Large Scale Integration）チップは多ピン化が進行しており、このＬＳＩチップをパッケージ化するために用いられる接続手法も、多ピン化、高速信号に対応できるようにワイヤボンディングからフリップチップ接続へと移行している。フリップチップ接続は、ＬＳＩチップの配線側の面に電極を設けることができるため、多ピン化に適している。また、フリップチップ接続は、ワイヤボンディングやテープオートメイティッドボンディングのような接続手法と比較し、引き出し線を必要としないため、配線長の短縮化が可能である。
フリップチップ接続のプロセスとしては、ＬＳＩチップ１２０の電極１２１上に形成されたバンプ１３０と配線基板１１０上に形成された実装パッド１１２とを強固に接合し、その後、アンダーフィル樹脂１４０によりＬＳＩチップ１２０と配線基板１１０の間を封止する手法が広く用いられている（図６参照）。フリップチップ接続に使用される一般的なバンプの材料には、Ａｕやはんだ等が用いられている。はんだの材料の例として、Ｓｎ−Ｐｂ共晶はんだがあり、それ以外にも、例えば、Ｓｎ−Ｐｂ（共晶を除く）、Ｓｎ−Ａｇ、Ｓｎ−Ｃｕ、Ｓｎ−Ｓｂ、Ｓｎ−Ｚｎ、Ｓｎ−Ｂｉ、及びこれらの材料に特定の添加元素をさらに加えた材料を挙げることができ、これらを適宜用いることができる。また、他のバンプの材質の例として、例えば、導電性樹脂バンプを使用したもの（特許文献１参照）や、樹脂コア１３１の周囲に金属層１３０が施されたボールバンプを導電性接着剤で接合したもの（特許文献２参照；図７参照）等がある。
一方、フリップチップ接続されるＬＳＩチップの多くは、ＬＳＩチップ−配線基板間の熱膨張差による応力を緩和するため、ＬＳＩチップと配線基板の間の隙間を樹脂封止することにより、接続信頼性を確保する必要がある。樹脂封止する例は、特許文献３等で開示されている。
特開２０００−３３２０５３号公報 特開平１０−１７３００６号公報 特開平１１−２３３５５８号公報 特開２００４−１１１７５３号公報
なお、上記特許文献１−４の全開示内容はその引用をもって本書に繰込み記載する。以下の分析は、本発明によって与えられたものである。
バンプを用いた従来技術において、ＬＳＩチップ−配線基板間がはんだバンプを介してフリップチップ接続される場合、弾性率が高いはんだバンプは、ＬＳＩチップ−配線基板間の熱膨張差により高い応力が発生し、はんだバンプ自身又ははんだバンプ近傍のＬＳＩチップにおけるＬＳＩ回路を破壊するおそれがある。特に、ハイエンド向け大型ＡＳＩＣ（Application Specific Integrated Circuit）を中心にＬＳＩチップにおける絶縁層のＬｏｗ−ｋ（低誘電率）化によるＬＳＩ回路の脆弱化が進行しており、特に、応力によるＬＳＩ回路の破壊が顕著になっている。
そこで、はんだバンプにかかる応力を緩和する目的でＬＳＩチップと配線基板の隙間をアンダーフィル樹脂で封止することで接続信頼性を向上させる可能性は高くなる。ところが、はんだバンプの弾性率はアンダーフィル樹脂と比較してはるかに高く、例えば、Ｓｎ−３ＡＧ−０．５Ｃｕはんだの弾性率は約４０ＧＰａであるのに対し、アンダーフィル樹脂の弾性率は充填剤を混入して高弾性率化した場合でも１０ＧＰａ程度である。このため、弾性率の高いはんだバンプに依然として応力が集中して、繰返しの温度変化等により、はんだバンプ自身又ははんだバンプ近傍のＬＳＩチップにおけるＬＳＩ回路にクラックが発生するおそれがある。
そこで、バンプの弾性率を下げる試みとして、例えば、特許文献１に記載の導電性樹脂バンプを用いて、ＬＳＩチップと配線基板をフリップチップ接続することが考えられる。この場合、導電性樹脂を使用することにより、はんだバンプに比較し低弾性化を図ることが可能となる。ところが、この手法では、導電性樹脂に重量比で８０ｗｔ％（重量％）の多量の金属粒子を添加して、導電性を確保しているため、この多量の金属粒子の影響でバンプ自体の弾性率が上昇し、バンプ材質の低弾性化の効果が小さくなる。例を挙げると、エポキシ樹脂自身の弾性率は２ＧＰａ程度であっても、この従来例のように金属フィラーを多量に混入した場合、導電性樹脂としての弾性率は、１０ＧＰａ程度まで上昇してしまう。
また、バンプの低弾性化に代わる接続部の低応力化の試みとして、特許文献４のように、プリント配線基板の導電性パッド上に突起状の樹脂を形成し、その樹脂の表面に金属薄膜を被覆した電極パッド部を用いて、はんだバンプを介してＬＳＩチップと配線基板をフリップチップ接続することが考えられる。この場合、樹脂が存在することによりはんだバンプにかかる応力は緩和されるが、導電性パッド自体は高弾性なプリント配線基板上に固定されているため、十分な効果を得るには限界がある。
以上述べたように、フリップチップ接続は、高性能化に適した構造であるため、将来的に需要増が見込まれるが、高信頼性を確保するとともに、低コスト化、実装工程削減等の課題が残っている。
本発明の主な課題は、フリップチップ接続やＣＳＰ接続等においてバンプ接続部の高信頼性を確保することができる配線基板及び半導体装置を提供することである。
本発明の第１の視点においては、半導体パッケージ又は半導体チップを実装するための配線基板であって、所定の位置に凹部を有する絶縁層と、前記凹部内に埋め込まれるとともに、前記絶縁層よりも低弾性な低弾性樹脂と、前記低弾性樹脂上に配設されるとともに、前記低弾性樹脂の領域よりも小さい領域のパッドと、を備え、前記低弾性樹脂の領域の外周の前記絶縁層上に配設されるとともに、前記パッドと同一材料よりなる外周部と、前記低弾性樹脂の領域内であって前記実装パッドと前記外周部の間の領域の一部に配設されるとともに、前記パッドと同一材料よりなり、かつ、前記実装パッドと前記外周部を結線する１又は複数の結線部と、を備えることを特徴とする。
本発明の第２の視点においては、半導体装置において、前記配線基板と、前記配線基板のパッドと対応する位置に電極を有する半導体チップ又は半導体パッケージと、前記パッドと前記電極の間に配設されるとともに、前記パッドと前記電極を電気的に接続するバンプと、を備えることを特徴とする。
本発明によれば、絶縁層上の実装パッドの下には実装パッドの領域よりも大きな領域の低弾性樹脂が存在し、低弾性樹脂が絶縁層よりも低弾性であるため、フリップチップやＣＳＰのように、半導体チップの電極と配線基板の実装パッドが向かい合ってバンプを介して接続する場合、半導体チップと配線基板の熱膨張係数の差がある場合でも、接続部は低弾性樹脂の上に浮いた構造となり、実装パッドが半導体チップと配線基板との間の線膨張係数差による応力を吸収することが可能になる。この応力緩和効果は、バンプの破壊防止のみでなく、半導体チップや配線基板のクラックの発生を防止する効果がある。
本発明の実施例１に係る配線基板の一部の構成を模式的に示した斜視図である。 本発明の実施例１に係る配線基板の一部の構成を模式的に示した（Ａ）Ｘ−Ｘ間の断面図、（Ｂ）平面図である。 本発明の実施例１に係る配線基板に半導体チップを実装した半導体装置の一部の構成を模式的に示した断面図である。 本発明の実施例１に係る配線基板の製造方法を模式的に示した工程断面図である。 本発明の実施例２に係る配線基板の一部の構成を示した平面図である。 従来例１に係る半導体装置の一部の構成を模式的に示した断面図である。 従来例２に係る半導体装置の一部の構成を模式的に示した断面図である。
符号の説明
１０、１１０ 配線基板
１１ 低弾性樹脂
１２、１１２ 実装パッド（パッド）
１２ａ、１１２ａ 配線
１２ｂ 外周部
１２ｃ 結線部
１３、１１３ 絶縁層（基板）
１３ａ 穴
１４ 金属層
２０、１２０ 半導体チップ（ＬＳＩチップ）
２１、１２１ 電極
３０、１３０ バンプ（金属層）
１３１ 樹脂コア
１４０ アンダーフィル樹脂
本発明の実施形態に係る配線基板では、所定の位置に凹部を有する絶縁層（図５の１３）と、前記凹部内に埋め込まれるとともに、前記絶縁層よりも低弾性な低弾性樹脂（図５の１１）と、前記低弾性樹脂上に配設されるとともに、前記低弾性樹脂の領域よりも小さい領域のパッド（図２の１２）と、を備え、前記低弾性樹脂の領域の外周の前記絶縁層上に配設されるとともに、前記パッドと同一材料よりなる外周部（図５の１２ｂ）と、前記低弾性樹脂の領域内であって前記実装パッドと前記外周部の間の領域の一部に配設されるとともに、前記パッドと同一材料よりなり、かつ、前記実装パッドと前記外周部を結線する１又は複数の結線部（図５の１２ｃ）と、を備える。
さらに、以下の形態も可能である。
前記絶縁層中に配設されるとともに、少なくとも前記凹部の底面に配された金属層を備えることが好ましい。
前記絶縁層上に形成されるとともに、前記外周部と接続された配線を備えることが好ましい。
前記結線部は、直線状、曲線状、斜線状、又はこれらの組合せで形成されていることが好ましい。
前記配線基板と、前記配線基板のパッドと対応する位置に電極を有する半導体チップ又は半導体パッケージと、前記パッドと前記電極の間に配設されるとともに、前記パッドと前記電極を電気的に接続するバンプと、を備える半導体装置とすることが好ましい。
本発明の実施例１に係る配線基板について図面を用いて説明する。図１は、本発明の実施例１に係る配線基板の一部の構成を模式的に示した斜視図である。図２は、本発明の実施例１に係る配線基板の一部の構成を模式的に示した（Ａ）Ｘ−Ｘ´間の断面図、（Ｂ）平面図である。図３は、本発明の実施例１に係る配線基板に半導体チップを実装した半導体装置の一部の構成を模式的に示した断面図である。
図１及び図２を参照すると、配線基板１０は、絶縁層１３中に配線層（図示せず）が形成され、絶縁層１３の表面の所定の位置に実装パッド１２及び配線１２ａが形成された多層配線基板である。配線基板１０は、プリント配線基板に限定されるわけではなく、セラミック基板等の他の配線基板への適用も可能である。配線基板１０は、主な構成部として、絶縁層１３と、低弾性樹脂１１と、実装パッド１２と、金属層１４と、を有する。
絶縁層１３は、内部に配線層（図示せず）及び金属層１４が形成されており、表面の所定の位置に実装パッド１２及び配線１２ａが形成されている。絶縁層１３は、金属層１４と実装パッド１２の間の層に有底の穴（図４（Ｂ）の１３ａに相当）が形成されており、当該穴内に絶縁層１３よりも低弾性な低弾性樹脂１１が埋め込まれている。絶縁層１３の穴は、実装パッド１２の領域よりも大きな領域となるように形成されている。絶縁層１３の材料には、例えば、絶縁性の有機材料又は無機材料が用いられ、プリント配線基板の場合には、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ（Benzocyclobutene）、ＰＢＯ（Polybenzoxazole）及びポリノルボルネン樹脂等を用いることができる。
低弾性樹脂１１は、絶縁層１３よりも低弾性な絶縁樹脂であり、絶縁層１３に形成された穴（図４（Ｂ）の１３ａに相当）内に埋め込まれている。低弾性樹脂１１は、実装パッド１２の領域よりも大きな領域となっている。低弾性樹脂１１の表面の領域内には、実装パッド１２が形成されている。低弾性樹脂１１には、装置使用温度範囲において弾性率が低く保たれる樹脂を用いることができ、例えば、シリコーン樹脂、エポキシ樹脂に熱可塑性分を加えたコンポジット樹脂、低溶融粘度エポキシ樹脂等を用いることができる。
実装パッド１２は、バンプ３０を介して半導体チップ２０を実装するためのパッドであり、バンプ３０と接合している（図３参照）。実装パッド１２は、低弾性樹脂１１の表面の領域内に形成されている。これにより、実装パッド１２とバンプ３０の接合部は、低弾性樹脂１１上に浮いた状態となり、半導体チップ２０と絶縁層１３との間の線膨張係数差による応力を緩和することが可能となる。実装パッド１２は、外周から配線１２ａが引き出されており、配線１２ａと一体に構成されている。配線１２ａは、絶縁層１３及び低弾性樹脂１１上に形成されている。
金属層１４は、絶縁層１３中に形成された金属よりなる層である。金属層１４は、絶縁層１３内に形成された配線層（図示せず）と同時に形成することができ、配線層と同一な材料（例えば、銅）を用いることができる。金属層１４は、絶縁層１３に低弾性樹脂１１を埋め込むための穴（図４（Ｂ）の１３ａに相当）を形成する際のエッチングストッパ（レーザストッパ）としての役割を果たす。
半導体チップ２０は、ＬＳＩチップ等の半導体部品であり、配線基板１０側の面に電極２１を有する（図３参照）。電極２１は、バンプ３０を介して実装パッド１２と電気的に接続されており、バンプ３０と接合している。なお、半導体チップ２０の代わりに、半導体パッケージを配線基板１０に実装するようにしてもよい。
バンプ３０は、半導体チップ２０の電極２１と配線基板１０の実装パッド１２とを電気的に接続する導電部材である（図３参照）。バンプ３０には、フリップチップ接続に使用される一般的な材料を用いることができ、例えば、Ａｕやはんだ等を用いることができる。
次に、本発明の実施例１に係る配線基板の製造方法について図面を用いて説明する。図４は、本発明の実施例１に係る配線基板の製造方法を模式的に示した工程断面図である。なお、ここでは、配線基板１０としてプリント配線基板を例に説明する。
まず、公知のプリント配線基板形成方法により、最外層に配線が存在しない状態の配線基板１０を形成する（ステップＡ１；図４（Ａ）参照）。このとき、絶縁層１３中には実装パッド（図４（Ｄ）の１２）の位置を中心に、実装パッド１２の領域よりも大きな領域の金属層１４のパターンを形成する。
なお、金属層１４は、ステップＡ２において低弾性樹脂（図４（Ｃ）の１１）を埋め込むための穴（図４（Ｃ）の１３ａ）を形成する際に必要となるレーザストッパの役割を果たす。また、金属層１４のパターンは、実装パッド（図４（Ｄ）の１２）の平面形状と同様な形状としてもよく、円形に限らず、四角形状等の各種形状としてもよい。また、金属層１４のパターンは、レーザ穴あけの際の位置ずれを考慮して、穴１３ａの領域よりも大きくする。
次に、レーザ（図示せず）により、実装パッド（図４（Ｄ）の１２）の位置を中心に、実装パッド１２の領域よりも大きな領域となるように穴１３ａを形成する（ステップＡ２；図４（Ｂ）参照）。レーザとしては、炭酸ガスレーザ、エキシマレーザ等を用いることができる。レーザ穴あけは、金属層１４のパターンまでで止まり、一定の深さの穴１３ａを得ることができる。また、穴１３ａに関して、ここではレーザによる工法を示しているが、本工法に限ったものではなく、絶縁層１３として感光性材料を用い、写真技術により穴１３ａを形成することも可能であり、各種工法を使用することが可能である。
次に、スキージを使用した刷り込み工法により、穴（図４（Ｂ）の１３ａ）内に所望の樹脂を埋め、加熱炉に所定時間保管し、樹脂を硬化して、低弾性樹脂１１を形成する（ステップＡ３；図４（Ｃ）参照）。なお、穴埋め工法としては、印刷による工法に限定されるものではなく、穴１３ａ内に所望の樹脂を形成できればよい。
次に、公知の回路形成工法により、絶縁層１３及び低弾性樹脂１１上に実装パッド１２及び配線１２ａを形成する（ステップＡ４；図４（Ｄ）参照）。このとき、実装パッド１２は、低弾性樹脂１１の領域内に形成する。すなわち、引き出された配線１２ａを除いて実装パッド１２の全体が、低弾性樹脂１１上に形成された構成とする。
最後に、図示は省略するが、必要に応じて公知のソルダーレジスト形成方法により、所望の位置にソルダーレジストを形成する。
以上のステップにより、図１と同様な配線基板１０ができるが、図３と同様な半導体装置を得るためには、半導体チップ２０の電極２１上にバンプ３０を形成し、その後、公知のフリップチップ接続工法により、配線基板１０の実装パッド１２とバンプ３０を接合することになる。なお、配線基板１０は応力を緩和する構造を持つため、バンプ３０の材料は特に限定されることはなく、従来から使用されているはんだバンプ等を用いることができる。
なお、ここではフリップチップ接続の形態を示しているが、実装する電子部品に応じてＣＳＰ（Chip Scale Package）、ＢＧＡ（Ball Grid Arrey）、ベアチップ等の形態でもよく、特に限定されるものではない。
実施例１によれば、低弾性樹脂１１の領域内に実装パッド１２が形成されているので、実装パッド１２が低弾性樹脂１１上に浮いている状態を作ることができる。そのため、半導体装置２０の電極２１上に形成されるバンプ３０の材質が従来の高弾性のはんだであっても、半導体装置２０と配線基板１０の熱膨張差により生じる応力を低弾性樹脂１１で吸収して緩和することができる。この応力緩和効果は、バンプ３０の破壊防止のみでなく、半導体装置２０や配線基板１０のクラックの発生も防止する効果がある。この結果、今後の進展するハイエンド向けＡＳＩＣ等の脆弱な絶縁層を持つ半導体装置に対しても信頼性の高い接続構造を提供することができる。
本発明の実施例２に係る配線基板について図面を用いて説明する。図５は、本発明の実施例２に係る配線基板の一部の構成を示した平面図である。
実施例１では低弾性樹脂（図２の１１）の領域内に実装パッド（図２の１２；配線１２ａを除く）が配置されているが、実施例２では低弾性樹脂１１の領域内に実装パッド１２、外周部１２ｂ、結線部１２ｃを配置したものである。その他の構成は、実施例１と同様である。
絶縁層１３及び低弾性樹脂１１上には、導電体（例えば、銅）よりなる実装パッド１２、配線１２ａ、外周部１２ｂ、及び結線部１２ｃが一体となって配置されている。低弾性樹脂１１の領域内には、実装パッド１２、及び結線部１２ｃのみが配置されている。低弾性樹脂１１の領域内では、中央に実装パッド１２が配置され、実装パッド１２と外周部１２ｂの間の領域の一部に実装パッド１２と外周部１２ｂを結線する結線部１２ｃが配置されている。低弾性樹脂１１の領域の外周の絶縁層１３上には、外周部１２ｂが配置されている。外周部１２ｂは、低弾性樹脂１１を囲むように配置されており、外周側で配線１２ａと接続され、内周側で結線部１２ｃと接続されている。
実装パッド１２、外周部１２ｂ、及び結線部１２ｃで囲まれた領域には、導電体が配置されておらず、低弾性樹脂１１の一部が露出している。低弾性樹脂１１が露出している部分の平面形状は、例えば、Ｃ字型（図５（Ａ）参照）、アーチ型（図５（Ｂ）参照）、楔型（図５（Ｃ）参照）にすることができる。Ｃ字型（図５（Ａ）参照）では、結線部１２ｃが１箇所あり、結線部１２ｃの幅が一定である。アーチ型（図５（Ｂ）参照）では、結線部１２ｃが４箇所あり、結線部１２ｃの幅が一定である。楔型（風車型；図５（Ｃ）参照）では、結線部１２ｃが４箇所あり、結線部１２ｃの幅が変化している。低弾性樹脂１１が露出している部分の平面形状は、図５のパターンに限定されるわけではなく、形状、結線数共に、その効果に合わせて自由に組み合わせることが可能である。結線部１２ｃは、直線状、曲線状、斜線状、又はこれらの組合せで形成することができる。
実施例２によれば、実装パッド１２と外周部１２ｂに分け、１又は複数の結線部１２ｃで実装パッド１２と外周部１２ｂを接続することにより、低弾性樹脂１１上の実装パッド２が応力を緩衝する際の物理的な動きに追従しやすくなる。また、結線部１２ｃが複数個所あれば、ある方向での緩衝を達成した場合に、その方向にて負荷のかかった結線部１２ｃが断線したとしても、他の結線部１２ｃで電気的な接続を継続することが可能となり、結果的に接続信頼性を向上させることができる。
本発明は、上記実施形態を基に説明したが、上記実施形態に限定されることなく、本発明の範囲内において種々の変更、変形、改良等を含むことはいうまでもない。また、本発明の範囲内において、開示した要素の多様な組み合わせ、置換ないし選択が可能である。
本発明のさらなる課題・目的及び展開形態は、特許請求の範囲を含む本発明の全開示事項からも明らかにされる。

Claims (5)

  1. 所定の位置に凹部を有する絶縁層と、
    前記凹部内に埋め込まれるとともに、前記絶縁層よりも低弾性な低弾性樹脂と、
    前記低弾性樹脂上に配設されるとともに、前記低弾性樹脂の領域よりも小さい領域のパッドと、
    を備え、
    前記低弾性樹脂の領域の外周の前記絶縁層上に配設されるとともに、前記パッドと同一材料よりなる外周部と、
    前記低弾性樹脂の領域内であって前記実装パッドと前記外周部の間の領域の一部に配設されるとともに、前記パッドと同一材料よりなり、かつ、前記実装パッドと前記外周部を結線する１又は複数の結線部と、
    を備えることを特徴とする配線基板。
  2. 前記絶縁層中に配設されるとともに、少なくとも前記凹部の底面に配された金属層を備えることを特徴とする請求項１記載の配線基板。
  3. 前記絶縁層上に形成されるとともに、前記外周部と接続された配線を備えることを特徴とする請求項１又は２記載の配線基板。
  4. 前記結線部は、直線状、曲線状、斜線状、又はこれらの組合せで形成されていることを特徴とする請求項１乃至３のいずれか一に記載の配線基板。
  5. 請求項１乃至４のいずれか一に記載の配線基板と、
    前記配線基板のパッドと対応する位置に電極を有する半導体チップ又は半導体パッケージと、
    前記パッドと前記電極の間に配設されるとともに、前記パッドと前記電極を電気的に接続するバンプと、
    を備えることを特徴とする半導体装置。
JP2009554362A 2008-02-21 2009-02-19 配線基板及び半導体装置 Expired - Fee Related JP5515744B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009554362A JP5515744B2 (ja) 2008-02-21 2009-02-19 配線基板及び半導体装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008040335 2008-02-21
JP2008040335 2008-02-21
JP2009554362A JP5515744B2 (ja) 2008-02-21 2009-02-19 配線基板及び半導体装置
PCT/JP2009/052862 WO2009104668A1 (ja) 2008-02-21 2009-02-19 配線基板及び半導体装置

Publications (2)

Publication Number Publication Date
JPWO2009104668A1 JPWO2009104668A1 (ja) 2011-06-23
JP5515744B2 true JP5515744B2 (ja) 2014-06-11

Family

ID=40985546

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009554362A Expired - Fee Related JP5515744B2 (ja) 2008-02-21 2009-02-19 配線基板及び半導体装置

Country Status (2)

Country Link
JP (1) JP5515744B2 (ja)
WO (1) WO2009104668A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8569876B2 (en) 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
CN101675516B (zh) 2007-03-05 2012-06-20 数字光学欧洲有限公司 具有通过过孔连接到前侧触头的后侧触头的芯片
KR101538648B1 (ko) 2007-07-31 2015-07-22 인벤사스 코포레이션 실리콘 쓰루 비아를 사용하는 반도체 패키지 공정
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8796135B2 (en) 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
US8791575B2 (en) 2010-07-23 2014-07-29 Tessera, Inc. Microelectronic elements having metallic pads overlying vias
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
US8610259B2 (en) 2010-09-17 2013-12-17 Tessera, Inc. Multi-function and shielded 3D interconnects
US8637968B2 (en) 2010-12-02 2014-01-28 Tessera, Inc. Stacked microelectronic assembly having interposer connecting active chips
US8736066B2 (en) 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
US8587126B2 (en) 2010-12-02 2013-11-19 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
US8610264B2 (en) * 2010-12-08 2013-12-17 Tessera, Inc. Compliant interconnects in wafers
DE102011014584A1 (de) * 2011-03-21 2012-09-27 Osram Opto Semiconductors Gmbh Anschlussträger für Halbleiterchips und Halbleiterbauelement

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277923A (ja) * 1999-03-29 2000-10-06 Nec Corp マザーボードプリント配線板およびその製造方法
JP2001094227A (ja) * 1999-09-20 2001-04-06 Shinko Electric Ind Co Ltd 半導体チップ実装用の配線基板と該基板を用いた半導体チップの実装方法
JP2003198068A (ja) * 2001-12-27 2003-07-11 Nec Corp プリント基板、半導体装置、およびプリント基板と部品との電気的接続構造
JP2004247549A (ja) * 2003-02-14 2004-09-02 Fujitsu Ltd 配線基板の作製方法および多層配線基板の作製方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277923A (ja) * 1999-03-29 2000-10-06 Nec Corp マザーボードプリント配線板およびその製造方法
JP2001094227A (ja) * 1999-09-20 2001-04-06 Shinko Electric Ind Co Ltd 半導体チップ実装用の配線基板と該基板を用いた半導体チップの実装方法
JP2003198068A (ja) * 2001-12-27 2003-07-11 Nec Corp プリント基板、半導体装置、およびプリント基板と部品との電気的接続構造
JP2004247549A (ja) * 2003-02-14 2004-09-02 Fujitsu Ltd 配線基板の作製方法および多層配線基板の作製方法

Also Published As

Publication number Publication date
JPWO2009104668A1 (ja) 2011-06-23
WO2009104668A1 (ja) 2009-08-27

Similar Documents

Publication Publication Date Title
JP5515744B2 (ja) 配線基板及び半導体装置
JP4899406B2 (ja) フリップチップ型半導体装置
KR101376264B1 (ko) 적층형 패키지 및 그 제조 방법
JP2008071953A (ja) 半導体装置
US8378482B2 (en) Wiring board
JP2003051568A (ja) 半導体装置
JP2009064812A (ja) 半導体装置の電極構造およびその関連技術
US8183689B2 (en) Printed circuit board and flip chip package using the same with improved bump joint reliability
JP5015065B2 (ja) 配線基板
JP2005129663A (ja) 多層配線基板
WO2015198837A1 (ja) 半導体装置およびその製造方法
JP4449608B2 (ja) 半導体装置
JP3929381B2 (ja) 半導体装置
JP2007250712A (ja) 半導体装置及びその製造方法
JP5375186B2 (ja) 配線基板、配線基板の製造方法及び半導体装置実装構造
JP6464762B2 (ja) 半導体パッケージ基板、および半導体パッケージと、半導体パッケージ基板の製造方法、および半導体パッケージの製造方法
JP4521415B2 (ja) 半導体装置
JP2006278771A (ja) 半導体装置及びその製造方法
JP4321269B2 (ja) 半導体装置
JP2010287646A (ja) 配線基板及び半導体装置
JP5000621B2 (ja) 半導体装置
JP4830493B2 (ja) 半導体装置、その実装構造およびその実装方法
JP2007227608A (ja) 半導体装置および半導体装置の製造方法
JP2004128364A (ja) 半導体パッケージおよび半導体パッケージの実装構造体
JP5434306B2 (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140317

R150 Certificate of patent or registration of utility model

Ref document number: 5515744

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees