JP5375186B2 - 配線基板、配線基板の製造方法及び半導体装置実装構造 - Google Patents

配線基板、配線基板の製造方法及び半導体装置実装構造 Download PDF

Info

Publication number
JP5375186B2
JP5375186B2 JP2009044304A JP2009044304A JP5375186B2 JP 5375186 B2 JP5375186 B2 JP 5375186B2 JP 2009044304 A JP2009044304 A JP 2009044304A JP 2009044304 A JP2009044304 A JP 2009044304A JP 5375186 B2 JP5375186 B2 JP 5375186B2
Authority
JP
Japan
Prior art keywords
resin
wiring
semiconductor device
wiring board
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009044304A
Other languages
English (en)
Other versions
JP2010199406A (ja
Inventor
朝夫 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2009044304A priority Critical patent/JP5375186B2/ja
Publication of JP2010199406A publication Critical patent/JP2010199406A/ja
Application granted granted Critical
Publication of JP5375186B2 publication Critical patent/JP5375186B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、例えば、フリップチップ接続等を適用することにより、半導体装置を実装させる配線基板、配線基板の製造方法及び半導体装置実装構造に関する。
現在、電子機器の高性能化や多機能化を支えるLSI(Large Scale Integration)は、多ピン化が進行している。また、このLSIをパッケージ化するために用いられる接続技術も、多ピン化、高速信号に対応するようにワイヤボンディング技術からフリップチップ接続技術へと移行している。フリップチップ接続は、半導体装置の配線面のエリア上に接続パッドを設けることができるため、多ピン化に適している。また、フリップチップ接続は、ワイヤボンディングやテープオートメイティッドボンディングの様な他の半導体素子接続工法と比較し、引き出し線を必要としないため、配線長の短縮化が可能である。
フリップチップ接続プロセスとしては、LSI電極上に形成されたバンプと配線基板上に形成された実装用パッドとを強固にはんだで接続する工法が広く用いられている。現在、フリップチップ接続に使用される一般的なバンプ電極の材質は、Auやはんだ等であり、はんだとしては、Sn−Pb共晶はんだを挙げることができる。
しかし、バンプとしてはんだバンプを使用した場合、はんだバンプは弾性率が高いため、半導体装置−配線基板間の熱膨張差により高い応力が発生してしまい、バンプ自身あるいはバンプ下のLSI回路を破壊してしまうという問題があった。特に、ハイエンド向け大型ASIC(Application Specified IC)では、LSI絶縁層のLow−k化によるLSI回路部の脆弱化が進行しており、上述した問題が顕著となる。
そこで、上述した問題を解決するために、バンプにかかる応力を緩和する目的とし、半導体装置と配線基板の隙間をアンダーフィル樹脂で封止して接続信頼性を向上させる技術が開示されている。しかし、はんだバンプの弾性率は、アンダーフィル樹脂の弾性率よりもはるかに高い。例えば、Sn−3AG−0.5Cuはんだの弾性率は約40GPaであるのに対し、アンダーフィル樹脂の弾性率は充填剤を混入して高弾性率化した場合でも10GPa程度である。このため、弾性率の高いはんだ部分に依然として応力が集中して、繰返しの温度変化等により、はんだバンプ自身あるいはバンプ下のLSI回路にクラックが発生するという問題があった。
上記問題を解決するために、図9に示すように、バンプとして導電性樹脂バンプ14を使用し、バンプの弾性率を下げる実装構造の技術が開示されている(例えば、特許文献1)。この場合、導電性樹脂を使用することにより、はんだバンプに比較し、バンプの低弾性化を図ることが可能となる。ただし、上記特許文献1記載の方法では、導電性樹脂に重量比で80wt%(重量%)の多量の金属粒子を添加して、導電性を確保している。そのため、多量の金属粒子の影響でバンプ自体の弾性率が上昇し、バンプ材質の低弾性化効果が小さくなってしまう。例えば、エポキシ樹脂自身の弾性率は2GPa程度であっても、特許文献1のように金属フィラーを多量に混入することにより、導電性樹脂としての弾性率は、10GPa程度まで上昇してしまうという問題があった。
また、バンプの低弾性化に替わる接続部の低応力化については、図10に示すように、配線基板5の実装パッド部1に樹脂部15を形成し、その樹脂部15を覆うようにはんだにより半導体装置と配線基板の接続を行う技術が開示されている(例えば、特許文献2)。さらに、半導体装置−配線基板間の熱膨張差による応力を緩和するために、バンプと配線基板とを接続する導体の周囲に低弾性率層を設ける技術も開示されている(例えば、特許文献3、特許文献4)。
特開2000−332053号公報 特開2004−111753号公報 再特WO2005/074340号公報 実公平07−027646号公報
しかし、上記特許文献2の技術では、樹脂部が存在することによりバンプにかかる応力は緩和されるが、実装パッド自体は高弾性な基板上に固定されているため、信頼性確保には限界があるという問題があった。
また、上記特許文献3及び特許文献4の技術では、確かに半導体装置−配線基板間の熱膨張差による応力を緩和することは可能であるが十分ではなく、実装パッドが応力を緩衝する際の物理的な動きに追従することが容易にできないという問題があった。
本発明はこのような実情を鑑みてなされたものであり、上記問題を解決し、配線基板や半導体装置の破損を抑制する配線基板、配線基板の製造方法及び半導体装置を提供することを目的とする。
本発明の配線基板は、少なくとも1以上の層を含有する基板と、実装する半導体装置に設けられたバンプを介して半導体装置と電気的に接続するための実装パッドと、を有し、実装パッドは、基板上であって実装する半導体装置に設けられたバンプと対向する領域に設けられ、バンプとの接続部分である接続部と、基板との接面に形成される配線パターンを含む配線部と、接続部と配線部とを電気的に接続する導電ポスト部と、接続部と配線部との間であって導電ポスト部の周囲に形成された樹脂部と、を含有し、樹脂部は、接続部よりも弾性率が低い樹脂により形成され、接続部は、樹脂部を介して、導電ポスト部に沿って配線部に向かい合うように設けられるとともに、樹脂部の接続部側の面の外周部内側に形成され、接続部の形状は、円状であることを特徴とする。
本発明の配線装置の製造方法は、少なくとも1以上の層を含有する基板上に、配線パターンを含有する配線部を形成する配線部形成ステップと、配線部上に接続部よりも弾性率が低い樹脂からなる樹脂部を形成する樹脂部形成ステップと、配線部上であって、樹脂部が形成された以外の領域に導電ポスト部を形成する導電ポスト形成ステップと、樹脂部及び導電ポスト部上に半導体装置を実装するための接続部を形成する接続部形成ステップと、を有し、樹脂部形成ステップは、接続部と配線部との間であって導電ポスト部の周囲に樹脂部を形成し、接続部形成ステップは、樹脂部を介して、導電ポスト部に沿って配線部に向かい合うように、樹脂部の接続部側の面の外周部内側に、接続部を円状に形成することを特徴とする。
本発明の半導体装置実装構造は、半導体装置と配線基板とを接続した半導体装置実装構造であって、半導体装置は、電極と、バンプと、を有し、バンプは、電極上に設けられ、電極と配線基板とを電気的に接続し、配線基板は、少なくとも1以上の層を含有する基板と、実装パッドと、を有し、実装パッドは、バンプとの接続部分である接続部と、基板との接面に形成される配線パターンを含む配線部と、接続部と配線部とを電気的に接続する導電ポスト部と、接続部と配線部との間であって導電ポスト部の周囲に形成された樹脂部と、を含有し、樹脂部は接続部よりも弾性率が低い樹脂により形成され、接続部は、樹脂部を介して、導電ポスト部に沿って配線部に向かい合うように設けられるとともに、樹脂部の接続部側の面の外周部内側に形成され、接続部の形状は、円状であり、電極と接続部が、バンプを介して対向して接続されることを特徴とする。

本発明によれば、配線基板や半導体装置の破損を効率的に抑制することが可能となる。
本実施形態に係る配線基板の実装パッドの例を示す斜視図である。 本実施形態に係る配線基板の概略構成例を示す断面図である。 本実施形態に係る配線基板の概略構成例を示す上面図である。 本実施形態に係る半導体装置実装構造の概略構造例を示す断面図である。 本実施形態に係る配線基板の製造方法の概略例を示す模式図である。 本実施形態に係る配線基板の実装パッド構成例を示す上面図である。 本実施形態に係る配線基板の実装パッド構成例を示す上面図である。 本実施形態に係る配線基板の実装パッド構成例を示す上面図である。 特許文献1に係る半導体実装構造を示す断面図である。 特許文献2に係る半導体実装構造を示す断面図である。
以下に本発明の実施形態の例について、図面を用いて詳細に説明する。以下の実施形態では、半導体装置と配線基板とをフリップチップ接続方法を用いて接続する場合を例に挙げて説明するが、これに限定されるものではない。また、半導体装置としてはCSP(Chip Size Package)、BGA(ball grid array)、ベアチップ等を適用することができるが、特に限定はしない。
(実施形態1)
図1は、本実施形態に係る配線基板の実装パッドの例を示す。図2は、本実施形態に係る配線基板の概略構成例を示す。図3は、本実施形態に係る配線基板と実装パッドの概略構成例を示す。図4は、本実施形態に係る半導体装置実装構造の概略構造例を示す。以下、本実施形態に係る配線基板について、上記図1〜図4を用いて説明する。
図1に示すように、配線基板5には実装パッド1が形成されている。この実装パッド1は、接続部2、樹脂部3、配線部4、導電ポスト部13、を備えている。接続部2は、後述する半導体装置6に設けられたバンプ7と実装パッド1とを接続する。樹脂部3は、低弾性の物性を持つ樹脂からなる層である。配線部4は、配線基板5上に形成された配線パターンである。導電ポスト部13は、配線部4と半導体装置6の電極を電気的に接続する。
半導体装置6のバンプ7を、配線基板5の実装パッド1に接続する構成とすることにより、接続部2は導電ポスト13を軸に、配線基板5から低弾性の樹脂部3上に浮いた構成となる。これにより、半導体装置6と配線基板5との間の線膨張係数差に起因する応力を緩和することが可能となる。ここで、樹脂部3を構成する低弾性の樹脂としては、例えばシリコーン樹脂、エポキシ樹脂に熱可塑性分を加えたコンポジット樹脂、低TGのエポキシ樹脂で装置使用温度領域において弾性率が低く保たれるもの等を使用することができるが、これに限定されるものではない。
図5は、本実施形態に係る配線基板5の製造方法の工程例を示す。次に、本実施形態に係る配線基板5の製造方法について、図5を用いて説明する。尚、本実施形態では、配線基板5の例として、プリント配線基板を例に挙げてその製造方法を示す。しかし、本実施形態に係る配線基板の製造方法はプリント配線基板の製造方法に限定されるものではなく、例えば、セラミック基板等他の配線基板への適用も可能である。
図5の(a)に示すように、公知のプリント配線基板形成方法により所望層数の基板を形成する。尚、基板の層数は1でも複数でもよく、特に限定することはしない。このとき、配線基板5の最外層上において、半導体装置6のバンプ電極が実装される位置に、実装パッド1の配線部4を形成する。また、この配線部4は、所望の回路と接続している。
次に、図5の(b)に示すように、配線基板5の最外層全面に感光性樹脂を塗布する。感光性樹脂は、例えばシリコーン樹脂等であり、後に樹脂部3となる。図5の(b)で形成された配線基板5において、図5の(c)に示すように所望の形状にレジスト9を形成し、図5の(d)に示すように露光及び現像により所望の形状の樹脂部3を形成する。本実施形態では、写真技術による樹脂部形成方法を示しているが、これに限定されるものではなく、感光性樹脂を塗布した後にレーザを使用して不要な部分を除去する方法等、所望の樹脂形状が得られれば良い。
さらに、図5の(e)に示すように、図5の(c)で形成したレジスト9を除去し、図5の(f)に示すように、図5の(e)までの工程で得られた樹脂部3を含む配線基板5の最外層上に感光性めっきレジスト10を塗布する。そして、図5の(g)に示すように、本実施形態に係る実装パッド1の接続部2と導電ポッド部13とをめっきにて形成するための形状にレジスト9を形成する。そして、図5の(h)に示すように、公知の写真技術により、レジスト9が形成された箇所以外のめっきレジスト10を除去する。
次に、図5の(i)に示すように、図5の(h)でめっきレジスト10を除去した箇所にめっきを施すことにより、接続部2及び導電ポスト部13を形成する。最後に、図5の(j)に示すように、公知の方法によりめっきレジスト10を剥離することにより本実施形態に係る実装パッド1を設けた配線基板5を得る。尚、本実施形態では、配線基板5の上面に実装パッド1を形成する例を挙げて説明したが、これに限定されるものではなく、下面にも実装パッド1を形成し、半導体装置6を実装できるようにしてもよい。また、本実施形態では「上」や「下」と表現することがあるが、これは相対的な位置関係を便宜的に表現したものに過ぎず、例えば、上下を入れ替えたり上下を左右に置き換えたりしてもよい。
上述したような方法で製造した配線基板5と接続する半導体装置6について説明する。本実施形態において、半導体装置6は電極上にバンプ7を備えている。本実施形態では、配線基板5側の実装パッド1にて応力を緩和する構造を有しているため、バンプ7の材料としては特に限定されることはない。例えば、はんだバンプ等を使用することが可能であり、はんだバンプとしては、Sn−Pb共晶はんだを使用することができる。しかし、はんだバンプは、Sn−Pb共晶はんだに限定されず、例えばSn−Pb(共晶を除く)、Sn−Ag、Sn−Cu、Sn−Sb、Sn−Zn、Sn−Bi及びこれらの材料に特定の添加元素をさらに加えた材料等も適用することができる。
次に、本実施形態に係る半導体装置実装構造について説明する。上述した方法で製造した配線基板5の実装パッド1上に、フリップチップ接続方法等を用いて、半導体装置6を実装する。ここで、半導体装置6の電極は、バンプ7と半導体装置6とに接するように設けられている。この半導体装置6の電極と配線基板5とが平行して対向するように、実装パッド1とバンプ7を接続することで、図4に示すような、半導体装置実装構造を得る。
以上のように、本実施形態に係る半導体実装構造では、半導体装置6のバンプ7に接する接続部2を、低弾性の樹脂からなる樹脂部3及び導電ポスト13を介して配線基板5上に形成された配線部4と接続している。
本実施形態により、フリップチップやCSPのように、半導体装置と配線基板の電極を向かい合って接続する場合に、半導体装置と配線基板との熱膨張係数の差がある場合でも、配線基板の半導体装置実装パッド内に低弾性樹脂で構成される樹脂部を形成し、その樹脂上に接続部を形成し、接続部自体が導電ポッドを軸に低弾性の樹脂の上に浮いている状態を作ることが可能となる。そのため、半導体装置電極上に形成するバンプの材質が高弾性のはんだであったとしても、半導体実装構造体において、半導体装置と配線基板の熱膨張差により生じる応力を緩和することが可能となる。これにより、バンプ破壊の防止のみでなく、半導体装置や配線基板のクラックを防止することも可能となる。また、コストを低減し、実装工程を削減することも可能となる。
(実施形態2)
図6〜8は、本実施形態に係る配線基板5の構成例を示す。図6〜8に示す配線基板5が上記実施形態1と異なるところは、実装パッド1の構成である。本実施形態では、上記実施形態1に示した配線基板の他の構成例について、図6〜8を用いて説明する。
上記実施形態1では、実装パッド1における接続部2の面積と、配線部の4面積と、樹脂部3及び導電ポスト部13の面積の和と、は全て等しい例を挙げて説明した。つまり、接続部2は、樹脂部3が形成された部分を全て覆うような形状となっている。他方、本実施形態では、上記実施形態1とは接続部2の形状が異なっている。例えば、本実施形態では、樹脂部3の全領域ではなく、一部を覆うように接続部2を形成する。
図6では、上記実施形態1と同様に円状ではあるが、接続部2の形状を樹脂部3の全領域よりも小さい面積にして形成している。図7では、図6に示す接続部2の形状よりもさらに小さい円から風車の形状のように引き出す形状としている。また、図8では、接続部2の形状を、図6に示す接続部2の形状よりもさらに小さい円から一部を直線で引き出す形状としている。尚、上記では形状の一部を線と表現したが、線の太さは適宜変更可能である。
尚、図6〜8を用いて接続部2の形状について説明したが、接続部の形状はこれに限定されるものではなく、例えば、円、円と直線、円と曲線、円と斜線、又はこれらの組み合わせ等、様々な形状とすることが可能である。つまり、本実施形態に係る配線基板の接続部の形状は適宜自由に組み合わせることが可能である。
本実施形態により、実装パッドの全面に接続部を設けるのではなく、実装パッドの一部に設けられた小さい円から一部を直線で複数引き出す形状としたことにより、実装パッドが応力を緩衝する際の物理的な動きに容易に追従することが可能となる。
以上好適な実施の形態に基づき具体的に説明したが、本発明は上述した配線基板、配線基板の製造方法及び半導体装置実装構造に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であるということは言うまでもない。
1 実装パッド
2 接続部
3 樹脂部
4 配線部
5 配線基板
6 半導体装置
7 バンプ
8 感光性樹脂
9 レジスト
10 めっきレジスト
11 めっき
12 電極
13 導電ポスト部
14 樹脂バンプ
15 樹脂部

Claims (7)

  1. 少なくとも1以上の層を含有する基板と、
    実装する半導体装置に設けられたバンプを介して前記半導体装置と電気的に接続するための実装パッドと、を有し、
    前記実装パッドは、前記基板上であって前記実装する半導体装置に設けられたバンプと対向する領域に設けられ、前記バンプとの接続部分である接続部と、前記基板との接面に形成される配線パターンを含む配線部と、前記接続部と前記配線部とを電気的に接続する導電ポスト部と、前記接続部と前記配線部との間であって前記導電ポスト部の周囲に形成された樹脂部と、を含有し、
    前記樹脂部は、前記接続部よりも弾性率が低い樹脂により形成され、
    前記接続部は、前記樹脂部を介して、前記導電ポスト部に沿って前記配線部に向かい合うように設けられるとともに、前記樹脂部の前記接続部側の面の外周部内側に形成され、
    前記接続部の形状は、円状であることを特徴とする配線基板。
  2. 前記接続部は、前記樹脂部の前記接続部側の面の中央部に設けられた円部と、前記円部から前記樹脂部の前記接続部側の面の外周部に向けて延出するように設けられた線状部とを有することを特徴とする請求項1に記載の配線基板。
  3. 少なくとも1以上の層を含有する基板上に、配線パターンを含有する配線部を形成する配線部形成ステップと、
    前記配線部上に前記接続部よりも弾性率が低い樹脂からなる樹脂部を形成する樹脂部形成ステップと、
    前記配線部上であって、前記樹脂部が形成された以外の領域に導電ポスト部を形成する導電ポスト形成ステップと、
    前記樹脂部及び前記導電ポスト部上に半導体装置を実装するための接続部を形成する接続部形成ステップと、を有し、
    前記樹脂部形成ステップは、前記接続部と前記配線部との間であって前記導電ポスト部の周囲に前記樹脂部を形成し、
    前記接続部形成ステップは、前記樹脂部を介して、前記導電ポスト部に沿って前記配線部に向かい合うように、前記樹脂部の前記接続部側の面の外周部内側に、前記接続部を円状に形成することを特徴とする配線基板の製造方法。
  4. 前記接続部形成ステップでは、前記樹脂部の前記接続部側の面の中央部に設けられた円部と、前記円部から前記樹脂部の前記接続部側の面の外周部に向けて延出するように設けられた線状部とを有するように、前記接続部を形成することを特徴とする請求項3に記載の配線基板の製造方法。
  5. 半導体装置と配線基板とを接続した半導体装置実装構造であって、
    前記半導体装置は、電極と、バンプと、を有し、
    前記バンプは、前記電極上に設けられ、前記電極と前記配線基板とを電気的に接続し、
    前記配線基板は、少なくとも1以上の層を含有する基板と、実装パッドと、を有し、
    前記実装パッドは、前記バンプとの接続部分である接続部と、前記基板との接面に形成される配線パターンを含む配線部と、前記接続部と前記配線部とを電気的に接続する導電ポスト部と、前記接続部と前記配線部との間であって前記導電ポスト部の周囲に形成された樹脂部と、を含有し、
    前記樹脂部は前記接続部よりも弾性率が低い樹脂により形成され、
    前記接続部は、前記樹脂部を介して、前記導電ポスト部に沿って前記配線部に向かい合うように設けられるとともに、前記樹脂部の前記接続部側の面の外周部内側に形成され、
    前記接続部の形状は、円状であり、
    前記電極と前記接続部が、前記バンプを介して対向して接続されることを特徴とする半導体装置実装構造。
  6. 前記接続部は、前記樹脂部の前記接続部側の面の中央部に設けられた円部と、前記円部から前記樹脂部の前記接続部側の面の外周部に向けて延出するように設けられた線状部とを有することを特徴とする請求項5に記載の半導体装置実装構造。
  7. 前記バンプは、はんだバンプであり、前記はんだバンプの材質は、Sn−Pb、Sn−Ag、Sn−Cu、Sn−Sb、Sn−Zn、Sn−Bi及びその組み合わせの何れかであることを特徴とする請求項5又は6に記載の半導体装置実装構造。
JP2009044304A 2009-02-26 2009-02-26 配線基板、配線基板の製造方法及び半導体装置実装構造 Expired - Fee Related JP5375186B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009044304A JP5375186B2 (ja) 2009-02-26 2009-02-26 配線基板、配線基板の製造方法及び半導体装置実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009044304A JP5375186B2 (ja) 2009-02-26 2009-02-26 配線基板、配線基板の製造方法及び半導体装置実装構造

Publications (2)

Publication Number Publication Date
JP2010199406A JP2010199406A (ja) 2010-09-09
JP5375186B2 true JP5375186B2 (ja) 2013-12-25

Family

ID=42823814

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009044304A Expired - Fee Related JP5375186B2 (ja) 2009-02-26 2009-02-26 配線基板、配線基板の製造方法及び半導体装置実装構造

Country Status (1)

Country Link
JP (1) JP5375186B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016224540A1 (de) * 2016-12-08 2018-06-14 Conti Temic Microelectronic Gmbh Leiterplattenaufbau zur Reduzierung des mechanischen Stresses
US10230356B2 (en) 2017-02-27 2019-03-12 Allegro Microsystems, Llc High-side output transistor circuit
JP7293056B2 (ja) * 2019-09-12 2023-06-19 キオクシア株式会社 半導体装置およびその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3147113B2 (ja) * 1999-03-29 2001-03-19 日本電気株式会社 マザーボードプリント配線板およびその製造方法
JP2007317842A (ja) * 2006-05-25 2007-12-06 Elpida Memory Inc プリント配線基板及びこれを用いた半導体パッケージ
WO2008114434A1 (ja) * 2007-03-20 2008-09-25 Fujitsu Limited 実装基板及びその製造方法と半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2010199406A (ja) 2010-09-09

Similar Documents

Publication Publication Date Title
JP5515744B2 (ja) 配線基板及び半導体装置
JP2008071953A (ja) 半導体装置
KR20070073187A (ko) 다양한 크기의 볼 패드를 갖는 배선기판과, 그를 갖는반도체 패키지 및 그를 이용한 적층 패키지
CN111627871A (zh) 半导体封装件
KR20140012689A (ko) 지지 터미널 패드를 갖는 반도체 칩
JP2006339316A (ja) 半導体装置、半導体装置実装基板、および半導体装置の実装方法
JP2007242782A (ja) 半導体装置及び電子装置
JP2011166081A (ja) 半導体装置、半導体パッケージ、インタポーザ、半導体装置の製造方法、及びインタポーザの製造方法
JP4494249B2 (ja) 半導体装置
US20090127706A1 (en) Chip structure, substrate structure, chip package structure and process thereof
JP5375186B2 (ja) 配線基板、配線基板の製造方法及び半導体装置実装構造
JP2010161419A (ja) 半導体装置の製造方法
JP2010074072A (ja) 半導体装置および半導体装置の製造方法
TWI336516B (en) Surface structure of package substrate and method for manufacturing the same
JP2006351950A (ja) 半導体装置及び半導体装置の製造方法
CN101989587A (zh) 电路板的电性连接结构及电路板装置
JP2006019504A (ja) 電子部品及び電子装置
JP2007134356A (ja) 半導体実装装置
TWI394252B (zh) 封裝基板結構
JP2006278771A (ja) 半導体装置及びその製造方法
JP2008270303A (ja) 積層型半導体装置
JP2010157544A (ja) 半導体装置及びその製造方法、並びに電子機器
JP2009147106A (ja) 半導体装置
US20120223425A1 (en) Semiconductor device and fabrication method thereof
JP5934057B2 (ja) プリント回路基板

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20110920

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120123

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130827

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130909

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees