KR20070073187A - 다양한 크기의 볼 패드를 갖는 배선기판과, 그를 갖는반도체 패키지 및 그를 이용한 적층 패키지 - Google Patents

다양한 크기의 볼 패드를 갖는 배선기판과, 그를 갖는반도체 패키지 및 그를 이용한 적층 패키지 Download PDF

Info

Publication number
KR20070073187A
KR20070073187A KR1020060000794A KR20060000794A KR20070073187A KR 20070073187 A KR20070073187 A KR 20070073187A KR 1020060000794 A KR1020060000794 A KR 1020060000794A KR 20060000794 A KR20060000794 A KR 20060000794A KR 20070073187 A KR20070073187 A KR 20070073187A
Authority
KR
South Korea
Prior art keywords
ball pad
package
ball
wiring board
pad
Prior art date
Application number
KR1020060000794A
Other languages
English (en)
Other versions
KR101131138B1 (ko
Inventor
김태훈
변학균
박성용
권흥규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060000794A priority Critical patent/KR101131138B1/ko
Priority to US11/539,133 priority patent/US7795743B2/en
Publication of KR20070073187A publication Critical patent/KR20070073187A/ko
Application granted granted Critical
Publication of KR101131138B1 publication Critical patent/KR101131138B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 다양한 크기의 볼 패드를 갖는 배선기판과, 그를 갖는 반도체 패키지 및 그를 이용한 적층 패키지에 관한 것으로, 모기판에 실장된 반도체 패키지 또는 적층 패키지의 보드 레벨 신뢰성(Board Level Reliability; BLR)을 향상시키기 위한 것이다. 종래의 팬-아웃(fan-out) 형태의 솔더 볼이 형성된 반도체 패키지 및 그를 이용한 적층 패키지의 경우, 모기판에 실장된 이후에 진행되는 보드 레벨 신뢰성 테스트에서 모서리 부분에 위치한 반도체 패키지의 배선기판과 솔더 볼 사이의 접합 부분에서 크랙이 발생될 수 있다.
본 발명은 상기한 문제점을 해소하기 위해서, 모기판에 솔더 접합되는 반도체 패키지의 모서리 부분에 형성되는 배선기판의 외부 볼 패드를 다른 부분에 비해서 상대적으로 크게 형성하면서 설계 가능한 범위에서 최대 크기로 형성한 배선기판과, 그를 갖는 반도체 패키지 및 그를 이용한 적층 패키지를 제공한다. 본 발명에 따르면, 모서리 부분에 형성된 외부 볼 패드와 솔더 볼 사이의 접합 면적이 증가하기 때문에, 솔더 접합 신뢰성을 포함하여 보드 레벨 신뢰성을 향상시킬 수 있다. 또한 배선기판의 모서리 부분에 형성된 외부 볼 패드 중에서 최외곽 모서리에 더미 솔더 패드를 형성함으로써, 보드 레벨 신뢰성 테스트시 작용하는 스트레스를 더미 솔더 패드와 더미 솔더 볼의 접합 부분에서 흡수하도록 하여 다른 솔더 볼의 접합 부분에서 크랙이 발생되는 것을 억제할 수 있다.
솔더 접합, 보드 레벨 신뢰성, 크랙, 볼 패드, 적층, 패키지

Description

다양한 크기의 볼 패드를 갖는 배선기판과, 그를 갖는 반도체 패키지 및 그를 이용한 적층 패키지{Substrate having ball pad of various size, semiconductor package having the same and stack package using the semiconductor package}
도 1은 본 발명의 실시예에 따른 반도체 패키지용 배선기판을 보여주는 평면도이다.
도 2는 도 1의 'A' 부분의 확대도이다.
도 3은 도 1의 Ⅲ-Ⅲ선 단면도이다.
도 4는 도 1의 배선기판을 갖는 반도체 패키지를 보여주는 평면도이다.
도 5는 도 4의 Ⅴ-Ⅴ선 단면도이다.
도 6은 도 5의 반도체 패키지가 모기판에 실장된 상태를 보여주는 단면도이다.
도 7은 도 5의 반도체 패키지를 하부 패키지로 이용한 적층 패키지를 보여주는 단면도이다.
도 8은 도 7의 적층 패키지가 모기판에 실장된 상태를 보여주는 단면도이다.
* 도면의 주요 부분에 대한 설명 *
10 : 기판 몸체 12 : 상부면
13 : 수지 봉합 영역 14 : 하부면
20 : 금속 배선층 21 : 본딩 패드
22 : 상부 볼 패드 23 : 하부 볼 패드
24 : 내부 볼 패드 25 : 제 1 내부 볼 패드
26 : 제 2 내부 볼 패드 27 : 외부 볼 패드
28 : 제 1 외부 볼 패드 29 : 제 2 외부 볼 패드
29a : 더미 볼 패드 30 : 보호층
31, 32, 33 : 개방부 40, 61 : 배선기판
50 : 반도체 패키지 51, 62 : 반도체 칩
52, 63 : 본딩 와이어 53, 65 : 수지 봉합부
55, 66 : 솔더 볼 60 : 상부 패키지
70 : 모기판 71 : 기판 패드
100 : 적층 패키지
본 발명은 반도체 패키지 기술에 관한 것으로, 더욱 상세하게는 보드 레벨 신뢰성(Board Level Reliability; BLR)을 향상시킬 수 있는 다양한 크기의 볼 패드를 갖는 배선기판과, 그를 갖는 반도체 패키지 및 그를 이용한 적층 패키지를 제공하는 데 있다.
최근 전자 휴대기기의 소형화로 인해서 반도체 패키지의 크기는 점점 소형화, 박형화 및 경량화를 추구하고 있다. 반면에 반도체 패키지에 실장되는 반도체 칩의 용량은 증대되고 있다. 하지만 반도체 칩의 용량을 증대시키기 위해서는 한정된 반도체 칩의 공간 내에 보다 많은 수의 셀(cell)을 제조해 넣는 기술이 요구되는 데, 이와 같은 기술은 정밀한 미세 선폭을 요구하는 등 고난도의 기술과 많은 개발시간을 필요로 한다. 따라서 최근에 이미 개발된 반도체 칩 또는 반도체 패키지를 이용하여 고집화를 구현할 수 있는 방법 예컨대, 반도체 칩을 3차원으로 적층한 적층 칩 패키지나 반도체 패키지를 3차원으로 적층한 적층 패키지에 대한 연구가 활발히 진행되고 있다.
복수개의 반도체 칩을 3차원으로 적층하여 제조된 3차원 적층 칩 패키지는 고집적화를 이룰 수 있는 동시에 반도체 제품의 경박단소화에 대한 대응성도 뛰어나지만, 적층된 반도체 칩들에 대한 신뢰성 확보가 되지 않을 경우 수율이 떨어지는 문제점을 안고 있다. 즉, 적층된 반도체 칩 중에서 하나라도 불량인 반도체 칩이 포함될 경우 불량 처리되며, 수리작업이 불가능하다.
반면에 복수개의 반도체 패키지를 3차원으로 적층하여 제조된 3차원 적층 패키지는 적층 칩 패키지에 비해서 두께가 두꺼운 문제점은 있지만, 고집적화를 이룰 수 있고, 신뢰성 검사가 완료된 반도체 패키지를 사용함으로써 3차원으로 적층한 적층 패키지의 수율이 떨어지는 문제점을 극복할 수 있다.
볼 그리드 어레이(Ball Grid Array; BGA) 타입의 반도체 패키지들을 적층하여 적층 패키지를 구현할 수 있다. 적층 패키지의 하부 패키지는 배선기판의 상부 면의 중심 부분에 반도체 칩이 실장되어 수지 봉합부에 의해 봉합되고, 배선기판의 하부면의 하부 볼 패드에 솔더 볼이 형성된 구조를 갖는다. 그리고 하부 패키지에 상부 패키지가 솔더 접합으로 적층될 수 있도록, 수지 봉합부 외곽의 배선기판의 상부면에 균일하게 상부 볼 패드가 형성되어 있다. 즉 상부 패키지의 솔더 볼은 하부 패키지의 상부 볼 패드에 솔더 접합되어 적층된다.
그리고 하부 패키지의 솔더 볼이 적층 패키지의 외부접속단자로 사용된다. 즉 적층 패키지는 하부 패키지의 솔더 볼을 매개로 모기판(mother board)에 접합된다.
그런데 하부 패키지는 배선기판의 중심 부분에 수지 봉합부가 형성되기 때문에, 중간 부분이 볼록한(convex) 형태로 휨(warpage)이 발생된다. 그리고 하부 패키지의 배선기판에 형성된 하부 볼 패드가 동일한 크기로 형성되기 때문에, 솔더 볼 또한 동일한 크기를 갖는다.
따라서 하부 패키지의 중심 부분과 가장자리 부분의 솔더 볼의 높이 편차가 발생되고, 이는 하부 패키지의 모기판에 대한 솔더 접합성을 떨어뜨리는 요인으로 작용한다.
이와 같은 문제점을 해소하기 위해서, 미국공개특허공보 제2004/0222510호에 개시된 바와 같이, 하부 패키지의 휨 형태를 고려하여 하부 볼 패드는 배선기판의 중심 부분에서 외곽으로 갈수록 점진적으로 크게 형성하는 예가 개시되어 있다.
이에 따르면, 하부 패키지의 솔더 볼의 높이 편차를 줄일 수 있기 때문에, 모기판에 대한 접합 신뢰성을 향상시킬 수 있다.
하지만, 모기판에 실장된 적층 패키지에 대한 보드 레벨 신뢰성 테스트를 진행할 때, 적층 패키지의 모서리 부분에 위치한 솔더 볼의 접합 부분에서 크랙이 발생될 수 있다. 보드 레벨 신뢰성 테스트는 충격 하중(drop impact), 비틀림 피로(bending fatigue), 온도 순환(temperature cycle), 키패드 스트라이크(keypad strike) 테스트 등을 포함하며, 특히 충격 하중 및 온도 순환 테스트에서 솔더 볼 크랙이 주로 발생된다.
미국공개특허공보 제2004/0222510호에 따르면 배선기판의 중심 부분에서 외곽으로 갈수록 하부 볼 패드가 점진적으로 증가하지만, 동일 영역 둘레에 형성되는 솔더 볼의 크기는 동일하다. 따라서 최외곽 둘레에 배치되는 솔더 볼은 동일한 크기를 갖게 된다.
그런데 보드 레벨 신뢰성 테스트시 기계적인 스트레스는 실질적으로 배선기판의 모서리 부분에 집중되기 때문에, 비록 최외곽 솔더 볼이 중심 부분의 솔더 볼에 비해서 하부 볼 패드와의 접촉 면적이 크기는 하지만, 배선기판의 모서리 부분에 배치된 최외곽 솔더 볼의 접합 부분에서 크랙이 발생될 수 있다.
따라서, 본 발명의 제 1 목적은 보드 레벨 신뢰성 테스트시 배선기판의 모서리 부분에 배치된 솔더 볼의 접합 부분에서 크랙이 발생되는 것을 억제할 수 있도록 하는 데 있다.
본 발명의 제 2 목적은 보드 레벨 신뢰성 테스트시 배선기판의 모서리 부분에 배치된 솔더 볼의 접합 부분에서 크랙이 발생되더라도 반도체 패키지가 정상적 으로 동작할 수 있도록 하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명은 배선기판의 하부면의 모서리 부분에 형성된 하부 볼 패드가 다른 부분에 형성된 볼 패드 보다 상대적으로 크게 형성된 다양한 크기의 볼 패드를 갖는 배선기판을 제공한다. 즉 배선기판은 상부면과 하부면을 갖는 기판 몸체를 갖는다. 기판 몸체의 상부면의 중심 부분에 반도체 칩이 실장되는 수지 봉합 영역이 마련되어 있다. 금속 배선층은 수지 봉합 영역 내에 형성되며 반도체 칩과 전기적으로 연결되는 본딩 패드와, 수지 봉합 영역의 외곽에 형성된 상부 볼 패드와, 기판 몸체의 하부면에 형성된 하부 볼 패드를 포함한다. 하부 볼 패드는 수지 봉합 영역에 대응되는 영역에 형성된 내부 볼 패드와, 수지 봉합 영역 외곽에 대응되는 영역에 형성되며 내부 볼 패드보다는 상대적으로 크게 형성된 외부 볼 패드를 포함한다.
특히 외부 볼 패드는 제 1 외부 볼 패드와 제 2 외부 볼 패드를 포함한다. 제 1 외부 볼 패드는 하부면의 각 변에 대응되는 부분에 형성된다. 제 2 외부 볼 패드는 하부면의 모서리 부분에 형성되어 제 1 외부 볼 패드와 함께 고리를 형성하며, 제 1 외부 볼 패드보다는 상대적으로 크게 형성된다.
본 발명에 따른 배선기판에 있어서, 외부 볼 패드는 복수 열로 형성될 수 있다. 제 2 외부 볼 패드는 설계 가능한 범위에서 최대 크기로 형성하는 것이 바람직하다.
본 발명에 따른 배선기판에 있어서, 내부 볼 패드는 제 1 내부 볼 패드와 제 2 내부 볼 패드를 포함한다. 제 1 내부 볼 패드는 외부 볼 패드에 대해서 일정 간격을 두고 형성된다. 제 1 내부 볼 패드는 제 1 외부 볼 패드에 대응되는 부분에 형성된 제 1-1 내부 볼 패드와, 제 2 외부 볼 패드에 대응되는 부분에 형성되어 제 1-1 내부 볼 패드와 함께 고리를 형성하며, 제 1-1 내부 볼 패드보다는 상대적으로 크게 형성되는 제 1-2 내부 볼 패드를 포함한다. 제 1 내부 볼 패드는 복수 열로 형성될 수 있다. 그리고 제 2 내부 볼 패드는 제 1 내부 볼 패드의 중심 부분에 형성되며, 제 1 내부 볼 패드보다는 상대적으로 작게 형성된다.
본 발명에 따른 배선기판은 상부 볼 패드와 하부 볼 패드를 제외한 금속 배선층 부분을 포함하여 기판 몸체의 양면을 덮는 절연성 보호층을 더 포함한다.
본 발명에 따른 배선기판에 있어서, 제 2 외부 볼 패드는 하부면의 최외곽의 모서리에 형성된 더미 볼 패드를 포함한다.
본 발명에 따른 배선기판에 있어서, 상부 볼 패드는 상부면의 최외곽의 모서리에 형성된 더미 볼 패드를 포함한다.
본 발명은 또한 전술된 배선기판을 갖는 반도체 패키지를 제공한다. 즉, 본 발명에 따른 반도체 패키지는 배선기판과, 배선기판의 수지 봉합 영역에 실장된 반도체 칩과, 반도체 칩을 포함한 수지 봉합 영역을 봉합하는 수지 봉합부와, 배선기판의 하부 볼 패드에 형성된 솔더 볼을 포함한다.
그리고 본 발명은 또한 전술된 반도체 패키지를 하부 패키지로 이용한 적층 패키지를 제공한다. 즉 본 발명에 따른 적층 패키지는 하부 패키지와, 하부 패키지의 상부 볼 패드에 솔더 접합되어 적층된 상부 패키지를 포함한다. 이때 상부 패키 지는 하부면에 상부 볼 패드에 대응되게 솔더 볼들이 형성된 BGA 타입의 반도체 패키지이다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
배선기판
도 1은 본 발명의 실시예에 따른 반도체 패키지용 배선기판(40)을 보여주는 평면도이다. 도 2는 도 1의 'A' 부분의 확대도이다. 그리고 도 3은 도 1의 Ⅲ-Ⅲ선 단면도이다.
도 1 내지 도 3을 참조하면, 본 발명의 실시예에 따른 배선기판(40)은 상부면(12)과 하부면(14)을 갖는 기판 몸체(10)와, 기판 몸체(10)의 양면(12, 14)에 형성된 금속 배선층(20)을 포함하며, 금속 배선층(20)을 보호하는 절연성 보호층(30)이 기판 몸체(10)의 양면(12, 14)을 덮도록 형성된 구조를 갖는다.
기판 몸체(10)는 일정 두께를 갖는 사각판 형태의 절연판으로, 상부면(12)의 중심 부분에 수지 봉합 영역(13)이 마련되어 있다. 물론 수지 봉합 영역(13)의 중심 부분에 반도체 칩이 실장된다. 기판 몸체(10)의 소재로는 프리프레그(prepreg), 유리 섬유가 함유된 에폭시 수지(Glass-Epoxy Resin), 비티 수지(BT Resin), 폴리이미드, 세라믹 또는 실리콘이 사용될 수 있다. 즉 배선기판(40)으로 인쇄회로기판, 테이프 배선기판, 세라믹 기판 또는 실리콘 기판이 사용될 수 있다.
금속 배선층(20)은 기판 몸체(10)의 양면(12, 14)에 동박(Cu Foil)을 부착한 다음 사진 공정으로 패터닝하여 형성한다. 금속 배선층(20)은 기판 몸체(10)의 상부면(12)에 형성된 상부 배선층과, 기판 몸체(10)의 하부면(14)에 형성된 하부 배선층으로 이루어진다. 도시되지는 않았지만 상부 배선층과 하부 배선층은 기판 몸체(10)를 관통하는 비아(via)에 의해 전기적으로 연결되며, 기판 몸체(10) 내부에 적어도 하나 이상의 내부 배선층이 더 형성될 수 있다.
상부 배선층은 수지 봉합 영역(13)의 안쪽에 형성되는 본딩 패드(21)와, 본딩 패드(21)와 각각 연결되어 수지 봉합 영역(13)의 외곽에 형성된 상부 볼 패드(22)를 포함한다. 이때 상부 볼 패드(22)에 적층될 상부 패키지의 솔더 볼이 접합된다. 본 실시예에서는 상부 볼 패드(22)가 수지 봉합 영역(13)의 외곽에 2렬의 고리 형태를 이루도록 형성된 예를 개시하였지만 이에 한정되는 것은 아니다.
하부 배선층은 기판 몸체(10)의 하부면(14)에 형성된 하부 볼 패드(23)를 포함한다. 이때 하부 볼 패드(23)에 외부접속단자로 사용될 솔더 볼이 접합된다.
그리고 본딩 패드(21), 상부 볼 패드(22) 및 하부 볼 패드(23)는 보호층(30)에 형성된 개방부(31, 32, 33)를 통하여 외부로 노출된다. 보호층(30)으로는 사진 공정을 통하여 패터닝이 가능한 포토 솔더 레지스트(photo solder resist)가 주로 사용된다.
이때 배선기판(40)의 양면으로 노출되는 상부 볼 패드(22)와 하부 볼 패드(23)의 크기는 보호층(30)에 의해 정의된 개방부(32, 33)의 크기에 따라서 결정된다. 본 실시예에서는 배선기판(40)의 양면으로 노출된 상부 볼 패드(22)와 하부 볼 패드(23)는 보호층(30)에 의해 중심 부분만이 노출되는 형태를 개시하였지만, 전체 가 노출되는 형태로 형성될 수 있다. 이때 전자를 SMD(Solder Mask Defined)형 배선기판이라 하고, 후자를 NSMD(Non Solder Mask Defined)형 배선기판이라고 한다. 본 실시예에 개시된 SMD형 배선기판(40)은 개방부(32, 33)의 크기에 따라서 상부 볼 패드(22)와 하부 볼 패드(23)의 크기가 결정된다. 반면에 NSMD(Non Solder Mask Defined)형 배선기판은 개방부에 노출되는 실질적인 상부 볼 패드 및 하부 볼 패드 크기에 관계되기 때문에, 상부 볼 패드 및 하부 볼 패드를 서로 다른 크기로 형성해 주어야 한다.
전술된 바와 같이 배선기판(40)의 양면으로 노출되는 본딩 패드(21), 상부 볼 패드(22)와 하부 볼 패드(23)는 전기 전도성이 좋은 구리로 형성된다. 그런데 구리는 공기 중에 노출될 경우 표면에 산화막이 쉽게 형성되며, 산화막은 본딩 와이어와 솔더 볼과의 접합성을 방해하는 요소로 작용한다. 따라서 도시되진 않았지만 산화를 방지하기 위해서, 본딩 패드(21)를 형성하는 구리층의 상부에는 주로 니켈/금(Ni/Au)층을 형성하고, 상부 볼 패드(22)와 하부 볼 패드(23)를 형성하는 구리층의 상부에는 OSP(Organic solderability Preservative)층을 형성할 수 있다.
특히 본 실시예에 따른 하부 볼 패드(23)는 수지 봉합 영역(13)에 대응되는 기판 몸체(10)의 하부면(14) 영역에 형성된 내부 볼 패드(24)와, 수지 봉합 영역(13) 외곽에 대응되는 기판 몸체(10)의 하부면(14) 영역에 고리 형태를 이루도록 형성된 외부 볼 패드(27)를 포함한다. 이때 외부 볼 패드(27)는 내부 볼 패드(24) 보다는 상대적으로 크게 형성된다.
외부 볼 패드(27)는 제 1 외부 볼 패드(28)와 제 2 외부 볼 패드(29)로 구성 된다. 제 1 외부 볼 패드(28)는 하부면(14)의 각 변에 대응되는 부분에 형성된다. 제 2 외부 볼 패드(29)는 하부면(14)의 모서리 부분에 형성되어 제 1 외부 볼 패드(28)와 함께 고리 형태를 형성하며, 제 1 외부 볼 패드(28) 보다는 상대적으로 크게 형성된다.
이때 제 1 외부 볼 패드(28)의 영역(b)은 직선 형태로 형성되며, 모서리 부분에 형성되는 제 2 외부 볼 패드(29)의 영역(a)은 "L'자 형태로 형성된다. 외부 볼 패드(27)는 복수 열로 형성되며, 본 실시예에서는 2렬로 형성된 예를 개시하였다.
특히 보드 레벨 신뢰성 테스트시 기계적인 스트레스가 집중되는 배선기판(40)의 모서리 부분에 형성된 제 2 외부 볼 패드(29)는 설계 가능한 범위에서 최대 크기로 형성된다. 즉 솔더 볼과의 접합 면적을 최대한 확보함으로써, 제 2 외부 볼 패드(29)와 솔더 볼의 접합면에서 발생될 수 있는 크랙을 억제할 수 있다.
제 2 외부 볼 패드(29)는 하부면의 최외곽 모서리에 형성된 더미 볼 패드(29a)를 포함할 수 있다. 즉 보드 레벨 신뢰성 테스트시 기계적인 스트레스가 최대가 부분은 배선기판(40)의 모서리이다. 이 배선기판(40)의 모서리에 근접한 부분에 더미 볼 패드(29a)를 형성하여 보드 레벨 신뢰성 테스트시 발생될 수 있는 솔더 볼 크랙을 유도함으로써, 다른 하부 볼 패드(23)에 접합된 솔더 볼에서 크랙이 발생되는 것을 억제할 수 있다. 본 실시예에서는 더미 볼 패드(29a)를 원형 형태로 형성된 예를 개시하였지만, 이에 한정되는 것은 아니며 사각 형태나 모서리에 대응되는 삼각 형태로 형성될 수 있다.
내부 볼 패드(24)는 외부 볼 패드(27)에 대응되게 고리 형태를 이루도록 형성된 제 1 내부 볼 패드(25)와, 제 1 내부 볼 패드(25)의 중심 부분에 형성된 제 2 내부 볼 패드(26)를 포함한다.
제 1 내부 볼 패드(25)는 제 1-1 내부 볼 패드(25a)와 제 1-2 내부 볼 패드(25b)로 구성된다. 제 1-1 내부 볼 패드(25a)는 제 1 외부 볼 패드(28)에 대응되는 부분에 형성된다. 제 1-2 내부 볼 패드(25b)는 제 2 외부 볼 패드(29)에 대응되는 부분에 형성되어 제 1-1 내부 볼 패드(25a)와 함께 고리 형태를 형성하며, 제 1-1 내부 볼 패드(25a) 보다는 상대적으로 크게 형성된다. 물론 이때 제 1-1 내부 볼 패드(25a)의 영역(d)은 직선 형태로 형성되며, 모서리 부분에 형성되는 제 1-2 내부 볼 패드(25b)의 영역(c)은 "L'자 형태로 형성될 수 있다.
한편 제 1 내부 볼 패드(25)는 복수 열로 형성되며, 본 실시예에서는 2렬로 형성된 예를 개시하였다.
제 2 내부 볼 패드(26)는 격자 형태로 배열되며, 제 1 내부 볼 패드(25) 보다는 상대적으로 작게 형성된다. 특히 제 2 내부 볼 패드(26)는 설계 가능한 범위에서 최소 크기로 형성된다. 이유는 제 2 외부 볼 패드(29)에 형성되는 솔더 볼과 제 2 내부 볼 패드(26)에 형성되는 솔더 볼의 높이 편차를 줄이기 위해서이다. 도면부호 e는 제 2 내부 볼 패드(26)의 영역을 나타낸다.
제 2 외부 볼 패드(29)의 영역(a)은 제 1-2 내부 볼 패드(25b)의 영역(c)보다는 상대적으로 크게 형성하는 것이 바람직하다. 제 1 외부 볼 패드(28)와 제 1-1 내부 볼 패드(25a)의 영역(b, d)의 길이는 실질적으로 동일한 길이로 형성할 수도 있다.
그리고 상부 볼 패드(22)는, 도 4에 도시된 바와 같이, 제 1 상부 볼 패드(22a)와 제 2 상부 볼 패드(22b)로 구성된다. 제 1 상부 볼 패드(22a)는 상부면(12)의 각 변에 대응되는 부분에 형성된다. 제 2 상부 볼 패드(22b)는 상부면(12)의 모서리 부분에 형성되어 제 1 상부 볼 패드(22a)와 함께 고리 형태를 형성하며, 제 1 상부 볼 패드(22a) 보다는 상대적으로 작게 형성될 수 있다. 즉 상부 볼 패드(22)에 접합되는 상부 패키지가 중간 부분이 오목한(concave)한 형태로 휨이 발생되는 경우에 적용될 수 있다. 하지만 반대로 상부 패키지가 중간 부분이 볼록한 형태로 휨이 발생되는 경우, 제 2 상부 볼 패드는 제 1 상부 볼 패드보다는 상대적으로 크게 형성될 수 있다.
또한 제 2 상부 볼 패드(22)는 상부면의 최외곽 모서리에 형성된 더미 볼 패드(22c)를 포함할 수 있다.
반도체 패키지
본 발명의 실시예에 따른 배선기판(40)을 갖는 반도체 패키지(50)가 도 4 내지 도 6에 도시되어 있다. 도 4는 도 1의 배선기판(40)을 갖는 반도체 패키지(50)를 보여주는 평면도이다. 도 5는 도 4의 Ⅴ-Ⅴ선 단면도이다. 그리고 도 6은 도 5의 반도체 패키지(50)가 모기판(70)에 실장된 상태를 보여주는 단면도이다.
도 4 내지 도 6을 참조하면, 본 발명의 실시예에 따른 반도체 패키지(50)는 배선기판(40)의 상부면에 반도체 칩(51)이 실장되고, 배선기판(40)의 하부면에 솔 더 볼(55)들이 형성된 BGA 타입의 반도체 패키지이다. 배선기판(40)의 수지 봉합 영역(13)의 중심 부분에 반도체 칩(51)이 부착된다. 반도체 칩(51)과 본딩 패드(21)는 본딩 와이어(52)에 의해 전기적으로 연결된다. 반도체 칩(51)과 본딩 와이어(52)가 설치된 수지 봉합 영역(13)은 탑 게이트 몰딩에 의해 형성된 수지 봉합부(53)에 의해 봉합된다. 그리고 배선기판(40) 하부면의 하부 볼 패드(23)에 솔더 볼(55)이 형성된다.
이때 솔더 볼(55)은 하부 볼 패드(23)에 플럭스(flux)를 도포한 후 구형의 솔더 볼을 올리고 리플로우(reflow)시킴으로써 형성하는 방법이 사용될 수 있다.
따라서 제 2 외부 볼 패드(29)에 형성되는 솔더 볼(55a)은 제 2 외부 볼 패드(29)와 접합 면적이 가장 넓고, 높이는 가장 낮다. 반면에 제 2 내부 볼 패드(26)에 형성되는 솔더 볼(55c)은 제 2 내부 볼 패드(26)와 접합 면적이 가장 좁기 때문에, 높이가 가장 높다. 도면부호 55b는 제 1-2 내부 볼 패드(25b)에 형성된 솔더 볼을 나타낸다.
이로 인해 제 2 외부 볼 패드(29)와 제 2 내부 볼 패드(26)에 형성되는 솔더 볼(55a, 55c) 사이의 높이 편차를 최소화할 수 있기 때문에, 도 6에 도시된 바와 같이, 모기판(70)에 대한 양호한 접합 신뢰성을 확보할 수 있다. 이때 반도체 패키지(50)는 모기판(70)의 기판 패드(71)에 솔더 볼(55)을 매개로 솔더 접합된다.
이때 고리 형태를 이루는 제 1 외부 볼 패드(도 2의 28)와 제 2 외부 볼 패드(29)에 있어서, 모서리 부분에 형성되는 제 2 외부 볼 패드(29)를 상대적으로 크게 형성한 이유는, 모서리 부분에서 상대적으로 휨이 더 심하게 발생되기 때문이 다. 따라서 상대적으로 휨에 따른 영향이 가장 큰 제 2 외부 볼 패드(29)를 제 1 외부 볼 패드(도 2의 28)보다는 상대적으로 크게 형성됨으로써, 보드 레벨 신뢰성을 향상시킬 수 있다.
특히 배선기판(40) 하부면의 최외곽의 모서리 부분에 최대 크기의 제 2 외부 볼 패드(29)가 형성되기 때문에, 반도체 패키지(50)를 모기판(70)에 실장한 이후에 진행되는 보드 레벨 신뢰성 테스트시 배선기판(40)의 모서리 부분에 배치된 솔더 볼(55a)과 제 2 외부 볼 패드(29) 사이의 접합 부분에서 크랙이 발생되는 것을 억제할 수 있다. 즉 솔더 볼(55a)과 제 2 외부 볼 패드(29) 사이의 접합 면적이 최대가 되기 때문에, 보드 레벨 신뢰성 테스트에서 작용하는 기계적인 스트레스를 흡수할 수 있는 면적이 증가되어 솔더 볼(55a)과 제 2 외부 볼 패드(29) 사이의 접합 부분에서 크랙이 발생되는 것을 억제할 수 있다.
또한 모서리 부분에 형성된 솔더 볼(55a) 중에서 최외곽 모서리에 더미 볼 패드(29a)를 형성하여 더미 솔더 볼(55a')을 형성함으로써, 보드 레벨 신뢰성 테스트시 작용하는 스트레스를 더미 솔더 볼(55a')이 흡수하도록 유도할 수 있다. 이로 인해 솔더 볼 크랙이 발생되더라도 더미 솔더 볼(55a')의 접합 부분에서 먼저 일어나기 때문에, 다른 솔더 볼(55a, 55b, 55c)의 접합 부분에서 크랙이 발생되는 것을 억제할 수 있다.
한편 본 실시예에서는 반도체 칩(51)이 와이어 본딩법으로 배선기판(40)과 전기적으로 연결된 예를 개시하였지만, 반도체 칩이 배선기판에 플립 칩 본딩법으로 본딩될 수도 있다.
적층 패키지
본 발명의 실시예에 따른 반도체 패키지를 하부 패키지(50)로 사용한 적층 패키지(100)가 도 7에 도시되어 있다. 도 7을 참조하면, 적층 패키지(100)는 하부 패키지(50)의 상부면에 상부 패키지(60)가 솔더 접합된 구조를 갖는다. 즉 하부 패키지(50)의 상부 볼 패드(22)에 상부 패키지(60)의 솔더 볼(66)이 솔더 접합되어 적층된다.
상부 패키지(60)는 배선기판(61)의 상부면에 두 개의 반도체 칩(62)이 적층된 적층 칩 패키지의 일종으로, 두 개의 반도체 칩(62) 사이에는 스페이서(64; spacer)가 개재되어 있다. 반도체 칩들(62)과 배선기판(61)은 본딩 와이어(63)에 의해 전기적으로 연결되어 있다. 배선기판(61)의 상부면에 실장된 반도체 칩(62)들과 본딩 와이어(63)는 수지 봉합부(65)에 의해 봉합된다. 그리고 배선기판(61)의 하부면에는 솔더 볼(66)이 형성되어 있다. 솔더 볼(66)은 상부 패키지(60)의 배선기판(61)이 하부 패키지(50)의 수지 봉합부(53)에서 일정 간격으로 이격되어 적층될 수 있도록, 하부 패키지(50)의 수지 봉합부(53)의 높이보다는 적어도 큰 직경을 갖는다.
이때 상부 패키지(60)는 배선기판(61)의 상부면 전체를 덮도록 수지 봉합부(65)가 형성되기 때문에, 하부 패키지(50)와는 반대로 중간 부분이 오목한 형태로 휨이 발생된다. 따라서 하부 패키지(50)와는 반대로 볼 패드(67)가 형성되며, 하부 패키지(50)의 상부 볼 패드(22)와 동일한 형태로 형성될 수 있다.
하부 패키지(50)의 제 2 상부 볼 패드(22b)는 상부면의 최외곽 모서리에 더미 볼 패드(22c)를 포함하기 때문에, 보드 레벨 신뢰성 테스트시 작용하는 스트레스를 더미 솔더 패드(22c)와 더미 솔더 볼(66a)의 접합 부분에서 흡수하도록 하여 다른 솔더 볼(66)의 접합 부분에서 크랙이 발생되는 것을 억제할 수 있다.
전술된 바와 같이 반도체 패키지의 모기판 실장 환경에서와 동일하게, 도 8에 도시된 바와 같이, 적층 패키지(100)를 모기판(70)에 실장하여 보드 레벨 신뢰성 테스트를 진행하더라도 양호한 솔더 접합 신뢰성을 확보할 수 있음은 물론이다. 이때 적층 패키지(100)는 하부 패키지(50)의 솔더 볼(55)을 매개로 모기판(70)의 기판 패드(71)에 솔더 접합된다.
그리고 본 실시예에서는 상부 패키지(60)로 BGA 타입의 적층 칩 패키지를 개시하였지만 이에 한정되는 것은 아니며, 다양한 종류의 BGA 패키지가 상부 패키지로 사용될 수 있음은 물론이다.
따라서, 본 발명에 따르면 모기판에 솔더 접합되는 반도체 패키지의 모서리 부분에 형성되는 외부 볼 패드를 다른 부분에 비해서 상대적으로 크게 형성하면서 설계 가능한 범위에서 최대 크기로 형성함으로써, 모서리 부분에 형성된 외부 볼 패드와 솔더 볼 사이의 접합 면적이 증가하여 솔더 접합 신뢰성을 포함하여 보드 레벨 신뢰성을 향상시킬 수 있다.
또한 모서리 부분에 형성된 솔더 볼 중에서 최외곽 모서리에 더미 솔더 볼을 형성함으로써, 보드 레벨 신뢰성 테스트시 작용하는 스트레스를 더미 솔더 볼이 흡 수하도록 하여 다른 솔더 볼의 접합 부분에서 크랙이 발생되는 것을 억제할 수 있다.
한편, 본 명세서와 도면에 개시된 본 발명의 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다.

Claims (30)

  1. 상부면과 하부면을 갖는 기판 몸체와;
    상기 기판 몸체의 상부면의 중심 부분에 마련되며, 반도체 칩이 실장되는 수지 봉합 영역과;
    상기 수지 봉합 영역 내에 형성되며 상기 반도체 칩과 전기적으로 연결되는 본딩 패드와, 상기 수지 봉합 영역의 외곽에 형성된 상부 볼 패드와, 상기 기판 몸체의 하부면에 형성된 하부 볼 패드를 포함하는 금속 배선층;을 포함하며,
    상기 하부 볼 패드는,
    상기 수지 봉합 영역에 대응되는 영역에 형성된 내부 볼 패드와;
    상기 수지 봉합 영역 외곽에 대응되는 영역에 형성되며, 상기 내부 볼 패드보다는 상대적으로 크게 형성된 외부 볼 패드;를 포함하며,
    상기 외부 볼 패드는,
    상기 하부면의 각 변에 대응되는 부분에 형성된 제 1 외부 볼 패드와;
    상기 하부면의 모서리 부분에 형성되어 상기 제 1 외부 볼 패드와 함께 고리를 형성하며, 상기 제 1 외부 볼 패드보다는 상대적으로 크게 형성된 제 2 외부 볼 패드;를 포함하는 것을 특징으로 하는 다양한 크기의 볼 패드를 갖는 배선기판.
  2. 제 1항에 있어서, 상기 제 2 외부 볼 패드는 최대 크기로 형성되는 것을 특징으로 하는 다양한 크기의 볼 패드를 갖는 배선기판.
  3. 제 2항에 있어서, 상기 외부 볼 패드는 복수 열로 형성된 것을 특징으로 하는 다양한 크기의 볼 패드를 갖는 배선기판.
  4. 제 2항에 있어서, 상기 내부 볼 패드는 상기 외부 볼 패드에 대해서 일정 간격을 두고 형성된 제 1 내부 볼 패드를 포함하며,
    상기 제 1 내부 볼 패드는,
    상기 제 1 외부 볼 패드에 대응되는 부분에 형성된 제 1-1 내부 볼 패드와;
    상기 제 2 외부 볼 패드에 대응되는 부분에 형성되어 상기 제 1-1 내부 볼 패드와 함께 고리를 형성하며, 상기 제 1-1 내부 볼 패드보다는 상대적으로 크게 형성되는 제 1-2 내부 볼 패드;를 포함하는 것을 특징으로 하는 다양한 크기의 볼 패드를 갖는 배선기판.
  5. 제 4항에 있어서, 상기 제 1 내부 볼 패드는 복수 열로 형성된 것을 특징으로 하는 다양한 크기의 볼 패드를 갖는 배선기판.
  6. 제 4항에 있어서, 상기 내부 볼 패드는 상기 제 1 내부 볼 패드의 중심 부분에 형성된 제 2 내부 볼 패드를 더 포함하며, 상기 제 2 내부 볼 패드는 상기 제 1 내부 볼 패드보다는 상대적으로 작게 형성된 것을 특징으로 하는 다양한 크기의 볼 패드를 갖는 배선기판.
  7. 제 4항에 있어서, 상기 제 2 외부 볼 패드의 영역이 상기 제 1-2 내부 볼 패드의 영역보다는 상대적으로 큰 것을 특징으로 하는 다양한 크기의 볼 패드를 갖는 배선기판.
  8. 제 1항 내지 제 7항의 어느 한 항에 있어서,
    상기 본딩 패드, 상기 상부 볼 패드 및 상기 하부 볼 패드를 제외한 상기 금속 배선층 부분을 포함하여 상기 기판 몸체의 양면을 덮는 절연성 보호층;을 더 포함하는 것을 특징으로 하는 다양한 크기의 볼 패드를 갖는 배선기판.
  9. 제 1항 내지 제 7항의 어느 한 항에 있어서, 상기 제 2 외부 볼 패드는 상기 하부면의 최외곽의 모서리에 형성된 더미 볼 패드를 포함하는 것을 특징으로 다양한 크기의 볼 패드를 갖는 배선기판.
  10. 제 1항 내지 제 7항의 어느 한 항에 있어서, 상기 상부 볼 패드는 상기 상부면의 최외곽의 모서리에 형성된 더미 볼 패드를 포함하는 것을 특징으로 하는 다양한 크기의 볼 패드를 갖는 배선기판.
  11. 제 8항에 따른 배선기판과;
    상기 배선기판의 수지 봉합 영역에 실장된 반도체 칩과;
    상기 반도체 칩을 포함한 상기 수지 봉합 영역을 봉합하는 수지 봉합부와;
    상기 배선기판의 하부 볼 패드에 형성된 솔더 볼;을 포함하는 것을 특징으로 하는 배선기판을 갖는 반도체 패키지.
  12. 제 11항에 있어서, 상기 제 2 외부 볼 패드는 상기 배선기판 하부면의 최외곽 모서리에 형성된 더미 볼 패드를 포함하는 것을 특징으로 하는 배선기판을 갖는 반도체 패키지.
  13. 제 12항에 있어서, 상기 솔더 볼은 상기 더미 볼 패드에 접합되는 더미 솔더 볼을 포함하는 것을 특징으로 하는 배선기판을 갖는 반도체 패키지.
  14. 제 11항에 있어서, 상기 상부 볼 패드는 상기 배선기판 상부면의 최외곽 모서리에 형성된 더미 볼 패드를 포함하는 것을 특징으로 하는 배선기판을 갖는 반도체 패키지.
  15. 제 11항에 따른 하부 패키지와;
    상기 하부 패키지의 상부 볼 패드에 솔더 접합되어 적층된 상부 패키지;를 포함하는 것을 특징으로 하는 적층 패키지.
  16. 제 15항에 있어서, 상기 상부 패키지는 하부면에 상기 상부 볼 패드에 대응 되게 솔더 볼들이 형성된 볼 그리드 어레이 타입의 반도체 패키지인 것을 특징으로 하는 적층 패키지.
  17. 제 16항에 있어서, 상기 제 2 외부 볼 패드는 상기 배선기판 하부면의 최외곽 모서리에 형성된 더미 볼 패드를 포함하는 것을 특징으로 하는 적층 패키지.
  18. 제 17항에 있어서, 상기 하부 패키지의 솔더 볼은 상기 더미 볼 패드에 접합되는 더미 솔더 볼을 포함하는 것을 특징으로 하는 적층 패키지.
  19. 제 15항에 있어서, 상기 하부 패키지의 상부 볼 패드는 상기 배선기판 상부면의 최외곽 모서리에 형성된 더미 볼 패드를 포함하는 것을 특징으로 하는 적층 패키지.
  20. 제 19항에 있어서, 상기 상부 패키지의 솔더 볼은 상기 더미 볼 패드에 접합되는 더미 솔더 볼을 포함하는 것을 특징으로 하는 적층 패키지.
  21. 상부면과 하부면을 갖는 기판 몸체와;
    상기 기판 몸체의 상부면의 중심 부분에 마련된 수지 봉합 영역과;
    상기 수지 봉합 영역의 외곽에 형성된 상부 볼 패드와, 상기 기판 몸체의 하부면에 형성된 하부 볼 패드를 포함하는 금속 배선층;을 포함하며,
    상기 하부 볼 패드 중에서 상기 하부면의 모서리 부분에 형성된 것이 다른 부분에 형성된 것보다는 상대적으로 크게 형성된 것을 특징으로 하는 다양한 크기의 볼 패드를 갖는 배선기판.
  22. 제 21항에 있어서, 상기 하부 볼 패드는,
    상기 수지 봉합 영역에 대응되는 영역에 형성된 내부 볼 패드와;
    상기 수지 봉합 영역 외곽에 대응되는 영역에 고리 형태를 이루도록 형성되며, 상기 내부 볼 패드보다는 상대적으로 크게 형성된 외부 볼 패드;를 포함하며,
    상기 외부 볼 패드 중에서 상기 하부면의 모서리 부분에 형성된 것이 다른 부분에 형성된 것 보다 상대적으로 크게 형성된 것을 특징으로 하는 다양한 크기의 볼 패드를 갖는 배선기판.
  23. 제 22항에 있어서, 상기 하부면의 모서리 부분에 형성된 상기 외부 볼 패드는 최대 크기로 형성된 것을 특징으로 하는 다양한 크기의 볼 패드를 갖는 배선기판.
  24. 제 21항에 따른 배선기판과;
    상기 배선기판의 수지 봉합 영역에 실장된 반도체 칩과;
    상기 반도체 칩을 포함한 상기 수지 봉합 영역을 봉합하는 수지 봉합부와;
    상기 배선기판의 하부 볼 패드에 형성된 솔더 볼;을 포함하는 것을 특징으로 하는 배선기판을 갖는 반도체 패키지.
  25. 제 24항에 있어서, 상기 하부 볼 패드는,
    상기 수지 봉합 영역에 대응되는 영역에 형성된 내부 볼 패드와;
    상기 수지 봉합 영역 외곽에 대응되는 영역에 고리 형태를 이루도록 형성되며, 상기 내부 볼 패드보다는 상대적으로 크게 형성된 외부 볼 패드;를 포함하며,
    상기 외부 볼 패드 중에서 상기 하부면의 모서리 부분에 형성된 것이 다른 부분에 형성된 것 보다 상대적으로 크게 형성된 것을 특징으로 하는 배선기판을 갖는 반도체 패키지.
  26. 제 25항에 있어서, 상기 배선기판의 하부면의 모서리 부분에 형성된 상기 외부 볼 패드는 최대 크기로 형성된 것을 특징으로 하는 배선기판을 갖는 반도체 패키지.
  27. 제 24항에 따른 하부 패키지와;
    상기 하부 패키지의 상부 볼 패드에 솔더 접합되어 적층된 상부 패키지;를 포함하는 것을 특징으로 하는 적층 패키지.
  28. 제 27항에 있어서, 상기 상부 패키지는 하부면에 상기 상부 볼 패드에 대응되게 솔더 볼들이 형성된 볼 그리드 어레이 타입의 반도체 패키지인 것을 특징으로 하는 적층 패키지.
  29. 제 27항 또는 제 28항에 있어서, 상기 하부 패키지의 하부 볼 패드는,
    상기 수지 봉합 영역에 대응되는 영역에 형성된 내부 볼 패드와;
    상기 수지 봉합 영역 외곽에 대응되는 영역에 고리 형태를 이루도록 형성되며, 상기 내부 볼 패드보다는 상대적으로 크게 형성된 외부 볼 패드;를 포함하며,
    상기 외부 볼 패드 중에서 상기 하부면의 모서리 부분에 형성된 것이 다른 부분에 형성된 것 보다 상대적으로 크게 형성된 것을 특징으로 하는 적층 패키지.
  30. 제 29항에 있어서, 상기 배선기판의 하부면의 모서리 부분에 형성된 상기 외부 볼 패드는 최대 크기로 형성된 것을 특징으로 하는 적층 패키지.
KR1020060000794A 2006-01-04 2006-01-04 다양한 크기의 볼 패드를 갖는 배선기판과, 그를 갖는반도체 패키지 및 그를 이용한 적층 패키지 KR101131138B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060000794A KR101131138B1 (ko) 2006-01-04 2006-01-04 다양한 크기의 볼 패드를 갖는 배선기판과, 그를 갖는반도체 패키지 및 그를 이용한 적층 패키지
US11/539,133 US7795743B2 (en) 2006-01-04 2006-10-05 Wiring substrate having variously sized ball pads, semiconductor package having the wiring substrate, and stack package using the semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060000794A KR101131138B1 (ko) 2006-01-04 2006-01-04 다양한 크기의 볼 패드를 갖는 배선기판과, 그를 갖는반도체 패키지 및 그를 이용한 적층 패키지

Publications (2)

Publication Number Publication Date
KR20070073187A true KR20070073187A (ko) 2007-07-10
KR101131138B1 KR101131138B1 (ko) 2012-04-03

Family

ID=38223530

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060000794A KR101131138B1 (ko) 2006-01-04 2006-01-04 다양한 크기의 볼 패드를 갖는 배선기판과, 그를 갖는반도체 패키지 및 그를 이용한 적층 패키지

Country Status (2)

Country Link
US (1) US7795743B2 (ko)
KR (1) KR101131138B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101337748B1 (ko) * 2011-11-08 2013-12-06 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 볼 강도 개선을 갖는 방법 및 반도체 장치
KR20170123376A (ko) * 2016-04-28 2017-11-08 삼성전자주식회사 반도체 패키지의 제조 방법
KR20180046765A (ko) * 2016-10-28 2018-05-09 삼성전기주식회사 스트립 기판
US20220052009A1 (en) * 2020-08-17 2022-02-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor Die Package and Method of Manufacture

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI294654B (en) * 2006-04-24 2008-03-11 Siliconware Precision Industries Co Ltd Stack structure for semiconductor package and method for fabricating the same
US8592256B2 (en) * 2007-02-16 2013-11-26 Sumitomo Bakelite Co., Ltd. Circuit board manufacturing method, semiconductor manufacturing apparatus, circuit board and semiconductor device
TWI334643B (en) * 2007-04-11 2010-12-11 Nan Ya Printed Circuit Board Corp Solder pad and method of making the same
DE102007045630A1 (de) * 2007-09-25 2009-04-09 Siemens Home And Office Communication Devices Gmbh & Co. Kg Verfahren und Anordnung zum Sicherstellen einer Vibrationsfestigkeit
JP2009206429A (ja) * 2008-02-29 2009-09-10 Toshiba Corp 記憶媒体
US8633586B2 (en) * 2008-03-26 2014-01-21 Stats Chippac Ltd. Mock bump system for flip chip integrated circuits
US8624402B2 (en) * 2008-03-26 2014-01-07 Stats Chippac Ltd Mock bump system for flip chip integrated circuits
US8841782B2 (en) * 2008-08-14 2014-09-23 Stats Chippac Ltd. Integrated circuit package system with mold gate
KR101665556B1 (ko) * 2009-11-19 2016-10-13 삼성전자 주식회사 멀티 피치 볼 랜드를 갖는 반도체 패키지
KR20110083969A (ko) * 2010-01-15 2011-07-21 삼성전자주식회사 반도체 패키지 및 그 제조 방법
JP5290215B2 (ja) * 2010-02-15 2013-09-18 ルネサスエレクトロニクス株式会社 半導体装置、半導体パッケージ、インタポーザ、及びインタポーザの製造方法
KR101744756B1 (ko) * 2010-06-08 2017-06-09 삼성전자 주식회사 반도체 패키지
JP2012038766A (ja) * 2010-08-03 2012-02-23 Sumitomo Electric Ind Ltd 検出装置、受光素子アレイ、半導体チップ、これらの製造方法、および光学センサ装置
KR20120018894A (ko) * 2010-08-24 2012-03-06 삼성전자주식회사 패키지 기판 및 이를 갖는 플립 칩 패키지
KR101712043B1 (ko) * 2010-10-14 2017-03-03 삼성전자주식회사 적층 반도체 패키지, 상기 적층 반도체 패키지를 포함하는 반도체 장치 및 상기 적층 반도체 패키지의 제조 방법
FR2967328B1 (fr) * 2010-11-10 2012-12-21 Sierra Wireless Inc Circuit electronique comprenant une face de report sur laquelle sont agences des plots de contact
US20130087925A1 (en) * 2011-10-05 2013-04-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging Structures of Integrated Circuits
US9576873B2 (en) * 2011-12-14 2017-02-21 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with routable trace and method of manufacture thereof
KR101930689B1 (ko) 2012-05-25 2018-12-19 삼성전자주식회사 반도체 장치
US20140042622A1 (en) * 2012-08-10 2014-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Fine Pitch Package-on-Package Structure
KR102050476B1 (ko) 2012-09-28 2019-11-29 삼성전자주식회사 반도체 패키지 장치
US9960105B2 (en) * 2012-09-29 2018-05-01 Intel Corporation Controlled solder height packages and assembly processes
US9385098B2 (en) * 2012-11-21 2016-07-05 Nvidia Corporation Variable-size solder bump structures for integrated circuit packaging
TWI546911B (zh) * 2012-12-17 2016-08-21 巨擘科技股份有限公司 封裝結構及封裝方法
US20140233166A1 (en) * 2013-02-19 2014-08-21 Norman E. O'Shea Flexible powered cards and devices, and methods of manufacturing flexible powered cards and devices
US9252076B2 (en) * 2013-08-07 2016-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US9576926B2 (en) 2014-01-16 2017-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Pad structure design in fan-out package
US10104772B2 (en) 2014-08-19 2018-10-16 International Business Machines Incorporated Metallized particle interconnect with solder components
JP2016058596A (ja) * 2014-09-11 2016-04-21 ソニー株式会社 電子デバイス、部品実装基板及び電子機器
US10062838B2 (en) 2015-03-31 2018-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Co-fired passive integrated circuit devices
WO2017122449A1 (ja) * 2016-01-15 2017-07-20 ソニー株式会社 半導体装置および撮像装置
KR102535557B1 (ko) * 2016-03-07 2023-05-24 삼성디스플레이 주식회사 표시 장치 및 전자 디바이스
TWI573232B (zh) * 2016-05-18 2017-03-01 矽品精密工業股份有限公司 電子封裝件
KR102588125B1 (ko) 2018-02-02 2023-10-11 삼성전자주식회사 반도체 장치
US10825789B1 (en) 2019-08-26 2020-11-03 Nxp B.V. Underbump metallization dimension variation with improved reliability
CN112770477B (zh) * 2019-10-21 2022-09-23 华为技术有限公司 一种电路板组件和电子设备
US11282716B2 (en) * 2019-11-08 2022-03-22 International Business Machines Corporation Integration structure and planar joining
JP2021090030A (ja) * 2019-12-06 2021-06-10 富士電機株式会社 半導体装置及び半導体装置の製造方法
US11282773B2 (en) 2020-04-10 2022-03-22 International Business Machines Corporation Enlarged conductive pad structures for enhanced chip bond assembly yield

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0951015A (ja) * 1995-08-09 1997-02-18 Citizen Watch Co Ltd 半導体装置
JPH09307022A (ja) * 1996-05-16 1997-11-28 Toshiba Corp 面実装型半導体パッケージ、およびプリント配線板、ならびにモジュール基板
TW434856B (en) 2000-05-15 2001-05-16 Siliconware Precision Industries Co Ltd Manufacturing method for high coplanarity solder ball array of ball grid array integrated circuit package
KR20020065045A (ko) 2001-02-05 2002-08-13 삼성전자 주식회사 확장 패드들을 포함하는 반도체 칩 패키지
JP2003188508A (ja) * 2001-12-18 2003-07-04 Toshiba Corp プリント配線板、面実装形回路部品および回路モジュール
TW539238U (en) * 2002-04-30 2003-06-21 Via Tech Inc Flip-chip packaging substrate
JP3910493B2 (ja) * 2002-06-14 2007-04-25 新光電気工業株式会社 半導体装置及びその製造方法
JP3657246B2 (ja) * 2002-07-29 2005-06-08 Ｎｅｃエレクトロニクス株式会社 半導体装置
KR100507131B1 (ko) * 2003-01-24 2005-08-09 엘지전자 주식회사 엠씨엠 볼 그리드 어레이 패키지 형성 방법
JP2004281818A (ja) 2003-03-17 2004-10-07 Seiko Epson Corp 半導体装置、電子デバイス、電子機器、キャリア基板の製造方法、半導体装置の製造方法および電子デバイスの製造方法
JP4096774B2 (ja) 2003-03-24 2008-06-04 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、半導体装置の製造方法及び電子デバイスの製造方法
JP4761524B2 (ja) * 2004-09-28 2011-08-31 キヤノン株式会社 プリント配線板及びプリント回路板
JP2007123454A (ja) * 2005-10-27 2007-05-17 Renesas Technology Corp 半導体装置及びその製造方法
KR100849210B1 (ko) * 2006-12-22 2008-07-31 삼성전자주식회사 플러그 앤 소켓 형상의 와이어 연결을 갖도록 형성된적층형 반도체 패키지
JP2008166527A (ja) * 2006-12-28 2008-07-17 Spansion Llc 半導体装置およびその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101337748B1 (ko) * 2011-11-08 2013-12-06 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 볼 강도 개선을 갖는 방법 및 반도체 장치
US8871629B2 (en) 2011-11-08 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of and semiconductor devices with ball strength improvement
US9437567B2 (en) 2011-11-08 2016-09-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices with ball strength improvement
KR20170123376A (ko) * 2016-04-28 2017-11-08 삼성전자주식회사 반도체 패키지의 제조 방법
KR20180046765A (ko) * 2016-10-28 2018-05-09 삼성전기주식회사 스트립 기판
US20220052009A1 (en) * 2020-08-17 2022-02-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor Die Package and Method of Manufacture
KR20220022090A (ko) * 2020-08-17 2022-02-24 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 다이 패키지 및 제조 방법
US20230387058A1 (en) * 2020-08-17 2023-11-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor die package and method of manufacture
US11990443B2 (en) * 2020-08-17 2024-05-21 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor die package and method of manufacture

Also Published As

Publication number Publication date
KR101131138B1 (ko) 2012-04-03
US20070152350A1 (en) 2007-07-05
US7795743B2 (en) 2010-09-14

Similar Documents

Publication Publication Date Title
KR101131138B1 (ko) 다양한 크기의 볼 패드를 갖는 배선기판과, 그를 갖는반도체 패키지 및 그를 이용한 적층 패키지
JP5566161B2 (ja) 回路パターンの浮き上がり現象を抑制するパッケージオンパッケージ及びその製造方法
JP3685947B2 (ja) 半導体装置及びその製造方法
US6731009B1 (en) Multi-die assembly
JP2012104790A (ja) 半導体装置
JP2008071953A (ja) 半導体装置
KR20020078931A (ko) 반도체패키지용 캐리어프레임 및 이를 이용한반도체패키지와 그 제조 방법
US9460938B2 (en) Semiconductor device including a plurality of semiconductor chips, and a cover member with first and second brims
JP4494240B2 (ja) 樹脂封止型半導体装置
US20120205802A1 (en) Printed circuit board and flip chip package using the same with improved bump joint reliability
US20060220246A1 (en) Bump land structure of circuit substrate for semiconductor package
US10134665B2 (en) Semiconductor device
KR20070051165A (ko) 프리 솔더 범프를 갖는 반도체 패키지와, 그를 이용한 적층패키지 및 그의 제조 방법
KR20060099414A (ko) 반도체 장치
JP4557757B2 (ja) 半導体装置
EP3182449A1 (en) Semiconductor package
JP2005252074A (ja) 半導体装置及び電子装置
TWI423405B (zh) 具載板之封裝結構
JP4654971B2 (ja) 積層型半導体装置
US11670574B2 (en) Semiconductor device
JP2011061055A (ja) 半導体装置の製造方法
JPH11204565A (ja) 半導体装置
KR20050053246A (ko) 멀티 칩 패키지
KR100772107B1 (ko) 볼 그리드 어레이 패키지
JP2000058716A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170228

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190228

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200228

Year of fee payment: 9