KR20020065045A - 확장 패드들을 포함하는 반도체 칩 패키지 - Google Patents

확장 패드들을 포함하는 반도체 칩 패키지 Download PDF

Info

Publication number
KR20020065045A
KR20020065045A KR1020010005383A KR20010005383A KR20020065045A KR 20020065045 A KR20020065045 A KR 20020065045A KR 1020010005383 A KR1020010005383 A KR 1020010005383A KR 20010005383 A KR20010005383 A KR 20010005383A KR 20020065045 A KR20020065045 A KR 20020065045A
Authority
KR
South Korea
Prior art keywords
pads
semiconductor chip
ball
chip package
dummy
Prior art date
Application number
KR1020010005383A
Other languages
English (en)
Inventor
변형직
이규진
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020010005383A priority Critical patent/KR20020065045A/ko
Priority to US10/053,278 priority patent/US6736306B2/en
Publication of KR20020065045A publication Critical patent/KR20020065045A/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/16106—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting one bonding area to at least two respective bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch or thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 반도체 칩 패키지(Semiconductor chip package)에 관한 것으로, 더욱 구체적으로는 솔더 볼과 같은 접속단자(Connector)를 이용하여 반도체 칩 패키지를 보드(Board) 등에 실장할 때 반도체 칩 패키지의 실장 신뢰성을 높이기 위한 반도체 칩 패키지의 구조 개선에 관한 것이며, 이를 위하여 기판의 하면에 볼 패드와 더미패드 및 더미패턴을 포함하는 확장 패드들이 기판의 외곽을 따라 형성된 구조를 특징으로 하는 반도체 칩 패키지의 구조를 개시하고, 또한 이들 확장 패드들에 대응되는 확장 랜드들이 구성된 보드의 구조를 개시하고, 이들 확장 패드들과 확장 랜드들을 이용하여 반도체 칩 패키지가 실장된 구조의 예를 개시하며, 이러한 구조적 특징에 따라 확장 패드 전면이 모두 접속단자에 의해 결합되어 솔더 조인트 신뢰성을 향상시킬 수 있는 이점을 가지고, 또한 이들 확장 패드들의 위치가 기판을 중심으로 외곽 부분에 대응되어 형성되고 확장 패드들 내에서 더미패턴이 형성되는 방향이 기판의 장변 방향을 따라 평행하게 형성되는 등의 구조에 의해 접속단자의 크랙 발생을 방지할 수 있어, 결국 반도체 칩 패키지의 실장 신뢰성을 향상시킬 수 있다.

Description

확장 패드들을 포함하는 반도체 칩 패키지 { Semiconductor chip package comprising enhanced pads }
본 발명은 반도체 칩 패키지(Semiconductor chip package)에 관한 것이며, 더욱 구체적으로는 솔더 볼(Solder ball)과 같은 접속단자(Connector)를 이용하여 반도체 칩 패키지를 보드(Board) 등에 실장할 때 반도체 칩 패키지의 실장 신뢰성을 높이기 위한 반도체 칩 패키지의 구조 개선에 관한 것이다.
전자기기의 경박단소화(輕薄短小化) 추세에 따라 반도체 칩을 탑재하는 패키징(Packaging) 기술도 고속ㆍ고기능ㆍ고밀도 실장이 요구되고 있다. 이러한 요구에 따라 최근에는 반도체 칩을 최소한의 공간 내에서 패키징하는 기술이 등장하였으며, 그 구체적인 예로 에프피비지에이 패키지(FPBGA package ; Fine Pitch Ball Grid Array package), 칩 스케일 패키지(CSP ; Chip Scale Package), 마이크로 비지에이 패키지(μBGA package ; micro Ball Grid Array package) 등이 등장하게 되었으며, 이러한 패키지들은 다양한 형태의 실장방법에 의해 구현되었다.
즉, 솔더 볼과 같은 접속단자를 이용하여 반도체 칩 패키지를 보드 등에 실장하는 경우 반도체 칩 패키지 자체의 신뢰성에 비하여 반도체 칩 패키지와 보드 사이의 결합력이 비교적 낮은 경향을 나타내고 있으며, 이에 따라 솔더 조인트 신뢰성을 향상시키기 위한 다양한 방법이 제시되고 있다.
예를 들어, 솔더 볼들이 형성된 외곽을 따라 반도체 칩과 전기적으로 연결되지 않고 오직 반도체 칩 패키지의 실장 신뢰성을 높이기 위하여 형성되는 더미 볼(Dummy ball)을 적용시킨 방법, 솔더 볼의 크기를 조절하는 방법, 솔더 볼이 부착되는 볼 패드를 조절하기 위하여 볼 패드 주위의 보호막(PSR ; Photo Solder Resist)의 형상을 조절하는 방법, 또는 솔더 볼의 재질을 변경하는 방법 등이 있었다.
본 발명에서는 위와 같은 방법들 외의 방법으로 솔더 조인트 신뢰성을 확보할 수 있는 반도체 칩 패키지의 구조에 관하여 기술한다.
도 1은 종래의 반도체 칩 패키지(100)를 도시한 단면도이며, 도 2는 도 1의 기판(20) 하면을 도시한 평면도이고, 도 3은 도 1의 A 부분을 확대하여 도시한 단면도이다. 도 1 내지 도 3을 참고로 하여 종래의 일반적인 비지에이(BGA) 방식의 반도체 칩 패키지(100)의 구조를 설명한다.
종래의 비지에이(BGA) 방식 반도체 칩 패키지(100)는 반도체 칩(10)이 기판(20)의 상면에 실장되고, 반도체 칩의 본딩패드들(12)이 본딩 와이어(Bonding wire)와 같은 연결수단(30)을 통하여 기판상의 금속배선(도시되지 않음)에 연결되고, 반도체 칩(10)과 연결수단(30)을 포함하는 전기적 연결부분이 에폭시 몰딩 컴파운드(EMC ; Epoxy Molding Compound)와 같은 성형수지(40 ; Molding resin)로 봉지되어 있다. 또한, 기판(20)의 하면에는 전술한 금속배선과 전기적으로 대응되어 형성된 볼 패드(24)들이 보호층(22 ; PSR) 사이로 오픈되고 각 볼 패드(24) 위에 솔더 볼과 같은 접속단자(60)가 부착된다. 이러한 구조의 반도체 칩 패키지(100)는 각 볼 패드(24) - 또는 접속단자들 - 에 대응되는 볼 랜드들(54 ; Ball land)이 형성된 보드(50 ; Board) 위로 실장될 수 있다.
도 3에 도시된 바와 같이, 반도체 칩 패키지의 볼 패드들(24)과 보드의 볼 랜드들(54)은 솔더 볼과 같은 접속단자(60)에 의해 전기적ㆍ물리적으로 연결되며, 이처럼 접속단자가 볼 패드들 또는 볼 랜드들과 구성하는 결합의 신뢰성은 반도체 칩 패키지의 실장 신뢰성에 직접적으로 영향을 줄 수 있다.
도면을 참고로 하여 살펴본 바와 같이, 비지에이 방식 반도체 칩 패키지는 솔더 볼을 매개로 하여 실장되기 때문에 반도체 칩 패키지의 실장 신뢰성은 결국 접속단자의 솔더 조인트 신뢰성에 크게 기인한다.
그러나 최근의 추세에 따르면, 반도체 칩 패키지에 적용되는 솔더 볼의 크기는 점점 소형화하고 있기 때문에 반도체 칩 패키지가 보드 위에 실장되는 높이(실장높이 ; Mounting height)가 낮아지는 등의 이유로 결합 부분에 크랙(Crack)과 같은 손상이 쉽게 발생하고 있다.
특히, 도 2와 같이 격자형으로 배열된 다수의 볼 패드들에 부착되는 솔더 볼들 중에서 외곽에 위치한 솔더 볼들에서 쉽게 크랙이 발생하고 있다. 또한, 크랙이 발생하는 방향을 기준으로 볼 때에는 기판의 평면 형상을 기준으로 장변을 따라 크랙이 쉽게 발생하는 것을 알 수 있다. 이는 크랙이 발생하는 주된 요인이 상이한 열팽창에 따른 응력(Stress)의 발생인 것에 미루어 쉽게 이해될 수 있다.
즉, 솔더 볼과 볼 패드들 또는 솔더 볼과 볼 랜드들이 상이한 열팽창계수 (CTE ; Coefficient Thermal Expansion)의 값을 갖고 있음에 따라, 반도체 칩 패키지가 온도순환시험(T/C ; Temperature Cycling) 등과 같은 다양한 온도 조건을 통과하는 과정에서 솔더 볼이 팽창되는 정도와 볼 패드들 또는 볼 랜드들이 수축ㆍ팽창되는 정도가 서로 다르기 때문에 응력이 발생하게 되고, 이에 따라 솔더 볼과 볼 패드 또는 솔더 볼과 볼 랜드 사이의 결합 부위에서 크랙이 발생될 수 있다.
이와 같은 크랙은 솔더 볼과 볼 패드들이 결합된 부분 - 예컨대, 솔더 볼과 반도체 칩 패키지의 기판 사이 - 에서 주로 발생되며, 이에 따라 기판의 외곽부를 따라 형성된 솔더 볼들과 기판의 볼 패드들 사이의 결합력을 보완하여야 하는 문제점을 나타내었다.
본 발명의 목적은 솔더 볼과 볼 패드 사이에 크랙이 발생되는 것을 방지하는 반도체 칩 패키지를 제공하는 것이다.
본 발명의 다른 목적은 기판의 외곽부분에 부착된 솔더 볼들이 손상됨으로써 반도체 칩 패키지의 실장 신뢰성이 저하되는 것을 방지하기 위한 것이다.
도 1은 종래의 반도체 칩 패키지가 보드에 실장된 모습을 도시한 단면도,
도 2는 도 1의 기판 하면을 도시한 평면도,
도 3은 도 1의 A 부분을 확대하여 도시한 단면도,
도 4는 본 발명의 일 실시예에 따른 반도체 칩 패키지가 보드에 실장된 모습을 도시한 단면도,
도 5는 도 4의 기판 하면을 도시한 평면도,
도 6은 도 4의 B 부분을 확대하여 도시한 단면도,
도 7a 내지 도 7c는 본 발명에 따른 구성될 수 있는 확장 패드들의 실시예를 도시한 평면도,
도 8a 내지 도 8d는 본 발명에 따른 확장 패드들을 이용하여 반도체 칩 패키지가 보드에 실장되는 공정을 순차적으로 도시한 공정도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
10, 110 : 반도체 칩12, 112 : 본딩패드
20, 120 : 기판22, 52, 122, 152 : 보호층(PSR)
24, 124 : 볼 패드30, 130 : 연결수단
40, 140 : 성형수지50, 150 : 보드
54, 154 : 볼 랜드60, 160, 162 : 접속단자
100, 200 : 반도체 칩 패키지
164 : 솔더 페이스트166 : 스퀴즈
168 : 마스크170 : 확장 패드
172 : 더미패턴174 : 더미패드
180 : 확장 랜드
이러한 목적들을 달성하기 위하여 본 발명은 본딩패드들이 형성된 반도체 칩과; 반도체 칩이 실장되는 상면과, 본딩패드들에 대응되어 전기적으로 연결되는 금속배선 및 볼 패드들이 구비된 하면을 갖는 기판과; 본딩패드와 그에 대응되는 금속배선을 전기적으로 연결하는 연결수단과; 볼 패드들 위에 형성되는 솔더 볼들; 및 연결수단이 형성된 영역을 봉지하는 성형수지;를 포함하고, 볼 패드들은 기판의 하면에 격자형으로 다수 배열되어 있으며, 볼 패드들이 배열된 외곽부분에는 더미패턴과 더미패드를 포함하는 확장 패드들이 형성된 것을 특징으로 하는 확장 패드들을 포함하는 반도체 칩 패키지를 제공한다.
본 발명에 따른 반도체 칩 패키지에 있어서, 확장 패드들의 형태는 한 개의 볼 패드와 그에 연결된 한 개의 더미패턴 및 더미패턴과 연결된 더미패드를 포함하거나, 한 개의 볼 패드와 그에 연결된 두 개의 더미패턴 및 각 더미패턴과 연결된 더미패드들을 포함하거나, 또는 두 개의 더미패드 및 더미패드들을 연결하는 한 개의 더미패턴을 포함하여 구성되는 것을 특징으로 한다.
이하, 첨부도면을 참고로 하여 본 발명의 바람직한 실시예에 따른 반도체 칩 패키지의 구조를 설명한다.
도 4는 본 발명의 일 실시예에 따른 반도체 칩 패키지(200)를 도시한 단면도이며, 도 5는 도 4의 기판(120) 하면을 도시한 평면도이고, 도 6은 도 4의 B 부분을 확대하여 도시한 단면도이다. 도 4 내지 도 6을 참고로 하여 본 발명에 따른 비지에이(BGA) 방식의 반도체 칩 패키지(200)의 구조를 설명한다.
본 발명에 따른 비지에이 방식 반도체 칩 패키지(200)는 반도체 칩(110)이 기판(120)의 상면에 실장되고, 반도체 칩의 본딩패드들(112)이 본딩 와이어와 같은연결수단(130)을 통하여 기판상의 금속배선(도시되지 않음)에 연결되고, 반도체 칩(110)과 연결수단(130)을 포함하는 전기적 연결부분이 에폭시 몰딩 컴파운드(EMC ; Epoxy Molding Compound)와 같은 성형수지(140)로 봉지되어 있다.
또한, 기판(120)의 하면에는 전술한 금속배선과 전기적으로 대응되어 형성된 볼 패드(124)들이 보호층(122 ; PSR) 사이로 오픈되고 각 볼 패드(124) 위에 솔더 볼과 같은 접속단자(160)가 부착된다. 이에 더하여, 본 발명의 특징에 따라 기판의 하면을 기준으로 외곽부분에는 확장 패드들(170a, 170b, 170c)이 형성되어 있다. 본 발명에 따른 확장 패드들(170)은 한 개의 볼 패드(124)와 적어도 한 개의 더미패드(174) 및 이들을 연결하는 더미패턴(172)을 포함하는 구조를 가지며, 보다 상세한 구조는 이하에서 다시 상술하기로 한다.
이러한 구조의 반도체 칩 패키지(200)는 볼 패드(124)와 확장 패드들(170) - 또는 접속단자들(160, 162) - 에 대응되는 볼 랜드들(154 ; Ball land) 및 확장 랜드들(180)이 형성된 보드(150) 위로 실장될 수 있다.
도 6에 도시된 바와 같이, 반도체 칩 패키지의 볼 패드들(124) 및 확장 패드들(170b)은 보드의 볼 랜드들(154) 및 확장 랜드들(180b)은 솔더 볼과 같은 접속단자(160, 162)에 의해 전기적ㆍ물리적으로 연결되며, 이처럼 본 발명에 따른 확장 패드들 및 그에 대응되는 확장 랜드들 사이의 결합은 종래의 구조에 비하여 반도체 칩 패키지의 실장 신뢰성 면에 있어서 보다 높은 신뢰도를 가져올 수 있다.
이때, 본 발명에 따른 접속단자(162)는 확장 패드와 확장 랜드 사이의 전면에 고르게 부착되는 것을 특징으로 한다. 즉, 기존의 더미 볼(Dummy ball) 등을추가하여 반도체 칩 패키지의 실장 신뢰성을 향상시키고자 하는 경우는 볼 패드들에 더하여 추가의 더미패드를 형성시킨 후 더미패드 위로 더미 볼을 형성한 것으로, 솔더 볼과 동일한 크기의 접속단자가 추가되는 것에 불과하여 단순히 결합되는 영역의 전체적인 크기가 증가되는 것임에 반하여, 본 발명에 따른 접속단자(162)는 적어도 두개의 패드들과 그 사이에 이어져 형성되는 패턴을 단일 접속단자로 결합시키는 것으로 적어도 두 개의 솔더 볼을 포함하는 크기의 접속단자가 추가되는 것이어서 결합력의 향상을 가져올 수 있다.
또한 도 5에 도시된 것처럼, 본 발명에 따른 확장 패드들(170) 및 그에 대응되는 접속단자들(162)의 형성 영역이 반도체 칩 패키지의 기판을 기준으로 외곽부분이기 때문에, 보다 반도체 칩 패키지의 실장 신뢰성을 향상시킬 수 있다. 즉, 종래의 반도체 칩 패키지에서 격자형으로 배열된 솔더 볼들 중 중심부분에 부착된 솔더 볼들에 비하여 외곽에 부착된 솔더 볼에서 집중적으로 크랙이 발생되던 점을 비추어 볼 때, 외곽부분을 따라 확장 패드들을 형성함으로써 솔더 볼에서 크랙이 발생되는 것을 방지할 수 있는 것이다. 또한, 본 발명에 적용되는 솔더 볼들은 그 크기가 모두 동일한 것을 특징으로 한다.
도 7a 내지 도 7c는 본 발명에 따른 확장 패드들(170)의 구성예를 도시한 평면도이며, 도 7a 내지 도 7c를 참고하여 이를 설명하면 다음과 같다.
본 발명에 따른 확장 패드들(170)은 적어도 하나의 더미패드와 더미패턴을 포함하고 있으며, 도 7a에 도시된 확장 패드(170a)는 한 개의 볼 패드(124)에 인접하여 두 개의 더미 패드들(174)이 형성되고 각각 더미패턴들(172)로 연결된 것을특징으로 한다. 이러한 확장 패드(170a)는 격자형으로 배열된 솔더 볼들 중에서 네 모서리에 위치한 솔더 볼들에 대응되어 형성될 수 있으며, 이때 두 개의 더미패드들(174)은 볼 패드(124)를 기준으로 직각을 이루며 구성되는 것이 바람직하다.
도 7b에 도시된 확장 패드(170b)는 한 개의 볼 패드(124)에 인접하여 한 개의 더미패드(174)가 형성되고 더미패턴(172)으로 연결된 것을 특징으로 하며, 이러한 확장 패드(170b)는 격자형으로 배열된 솔더 볼들 중에서 기판의 단변에 대응되어 위치한 솔더 볼들에 대응되어 형성될 수 있다.
도 7c에 도시된 확장 패드(170c)는 두 개의 더미패드(174)들이 형성되고 이들이 더미패턴(172)으로 연결된 것을 특징으로 하며, 이러한 확장 패드(170c)는 격자형으로 배열된 솔더 볼들 중에서 기판의 장변에 대응되어 위치한 솔더 볼들에 인접하여 형성될 수 있다.
이와 같은 확장 패드들(170)의 차이점은 도 4에 도시된 기판(120)의 하부 평면도를 참고할 때 보다 명확하게 설명될 수 있다. 즉, 기판의 네 모서리에 해당되는 볼 패드(124)에는 각각 직각으로 형성된 두 개의 더미패드들이 더미패턴으로 연결되어 확장 패드(170a)의 첫 번째 예를 이루며, 기판의 단변 쪽에는 한 개의 볼 패드와 한 개의 더미패드가 더미패턴으로 연결되어 확장 패드(170b)의 두 번째 예를 이루고, 기판의 장변 쪽에는 두 개의 더미패드들이 한 개의 더미패턴으로 연결되어 확장 패드(170c)의 세 번째 예를 이루는 것이다. 이들 확장 패드들(170)에 대응되어 역시 동일한 구성으로 볼 랜드(154)를 포함하는 확장 랜드들(180)이 보드 (150)에 구성되며, 확장 랜드들(180)은 확장 패드들(170)의 구성과 극히 유사하므로 이에 대한 상세한 설명은 생략하기로 한다.
이때, 본 발명에 따른 확장 패드들에 포함되는 더미패턴들에는 공통점이 있는 것을 알 수 있다. 즉, 대부분의 더미패턴들은 기판의 장변 방향으로 평행하게 형성된다. 이는 종래의 구조에서 크랙의 주된 요인이 기판과 솔더 볼의 상이한 열팽창에 따른 응력의 발생인 것에 미루어 장변을 따라 크랙이 발생하는 점에 착안한 것으로, 더미패턴이 기판의 단변 방향을 따라 평행하게 형성되는 경우에 비하여 보다 효과적으로 크랙을 방지할 수 있음을 알 수 있다.
도 8a 내지 도 8d는 본 발명에 따른 확장 패드(170)를 이용하여 접속단자가 형성되는 공정을 도시한 공정도이며, 도 8a 내지 도 8d를 참고로 하여 이를 설명하면 다음과 같다. 부연한다면, 도 8에 도시된 확장 패드(170b)는 기판의 장변 쪽에 구성된 두 번째 예의 확장 패드를 나타낸 것으로, 다른 구성의 확장 패드들에 대해서도 동일한 공정이 적용됨은 당연하다.
본 발명에 따른 반도체 칩 패키지의 실장 공정을 설명하면, 먼저 볼 랜드(154)와 확장 랜드(180b)가 보호막(152 ; PSR)에서 노출되어 구성된 보드(150)가 제공되며(도 8a), 보드(150) 위에 마스크(168)가 형성된 후 스퀴즈(166)와 같은 수단을 이용하여 분말의 솔더 페이스트(164)가 볼 랜드(154) 및 확장 랜드(180b) 위에 형성된다(도 8b). 솔더 볼들(160)이 기판(120)의 볼 패드(124)들과 더미 패드(174) 위에 부착된 후(도 8c), 기판(120)과 보드(150)가 솔더 볼들(160) 및 솔더 페이스트(164)를 매개로 결합된다(도 8d).
이처럼, 본 발명에 따른 확장 패드들을 이용하는 경우에는 기존의 더미 볼을이용한 경우 추가의 더미패드 위에만 솔더 볼이 부착되어 결합되는 것과는 달리, 볼 패드(124)와 더미패드(174) 그리고 더미패턴(172)에 이르는 확장 패드(170)의 전 영역이 모두 단일 접속단자(162)로 결합되기 때문에 솔더 조인트(Solder Joint) 신뢰성이 크게 향상되는 이점을 가져올 수 있으며, 또한, 더미패턴이 형성되는 방향이 종래의 구조에서 크랙이 주로 일어나는 방향을 기준으로 형성되기 때문에 보다 효과적으로 접속단자의 크랙을 방지할 수 있어 반도체 칩 패키지의 실장 신뢰성을 향상시킬 수 있다.
이상에서 설명된 바와 같이, 본 발명은 솔더 볼과 같은 접속단자를 이용하여 반도체 칩 패키지를 보드 위에 실장시키는 구조에서 접속단자의 결합력을 보다 향상시킴으로써 반도체 칩 패키지의 실장 신뢰성을 향상시킨 것을 특징으로 한다.
본 발명의 실시예에서는 반도체 칩 패키지와 보드의 결합을 기준으로 설명되었으나, 이에 더하여 접속단자로 솔더 볼을 이용하는 대부분의 경우에 대하여 본 발명의 기술적 사상의 범위 내에서 자유롭게 적용될 수 있다. 즉, 반도체 칩 패키지와 보드의 결합 구조 뿐 아니라 보드와 보드의 결합 또는 반도체 칩 패키지와 반도체 칩 패키지의 결합 구조 등 다양한 방식으로 본 발명의 기술적 사상이 전개될 수 있음은 자명하다.
또한, 본 발명의 실시예로 비지에이(BGA) 방식의 반도체 칩 패키지가 설명되었으나, 이에 한정되지 않고 솔더 볼을 접속단자로 이용하는 대부분의 반도체 칩 패키지가 적용될 수 있음은 역시 자명하다.
본 발명에 따른 반도체 칩 패키지는 접속단자가 부착되는 영역으로 볼 패드와 더미패드 및 이들을 연결하는 더미패턴을 포함하는 확장 패드가 구성된 것을 구조적 특징으로 하며, 이들 확장 패드 위로 솔더 볼들이 부착된 후 확장 패드에 대응되는 확장 랜드가 구성된 보드 위로 반도체 칩 패키지가 실장됨으로써 확장 패드 전면이 모두 접속단자에 의해 결합되어 솔더 조인트 신뢰성을 향상시킬 수 있는 이점을 갖는다. 또한, 이들 확장 패드들의 위치가 기판을 중심으로 외곽 부분에 대응되어 형성되고, 확장 패드들 내에서 더미패턴이 형성되는 방향이 기판의 장변 방향을 따라 평행하게 형성되는 등의 구조에 의해 접속단자의 크랙 발생을 방지할 수 있어, 결국 반도체 칩 패키지의 실장 신뢰성을 향상시킬 수 있다.

Claims (9)

  1. 본딩패드들이 형성된 반도체 칩;
    상기 반도체 칩이 실장되는 상면과, 상기 본딩패드들에 대응되어 전기적으로 연결되는 금속배선 및 볼 패드들이 구비된 하면을 갖는 기판;
    상기 본딩패드와 그에 대응되는 금속배선을 전기적으로 연결하는 연결수단;
    상기 볼 패드들 위에 형성되는 솔더 볼들; 및
    상기 연결수단이 형성된 영역을 봉지하는 성형수지;를 포함하고,
    상기 볼 패드들은 상기 기판의 하면에 격자형으로 다수 배열되어 있으며, 상기 볼 패드들이 배열된 외곽부분에는 더미패턴과 더미패드를 포함하는 확장 패드들이 형성된 것을 특징으로 하는 확장 패드들을 포함하는 반도체 칩 패키지.
  2. 제 1 항에 있어서, 상기 확장 패드들 중 일부는 한 개의 볼 패드와 상기 볼 패드에서 연결된 한 개의 더미패턴 및 상기 더미패턴과 연결된 더미패드로 구성된 것을 특징으로 하는 확장 패드들을 포함하는 반도체 칩 패키지.
  3. 제 1 항에 있어서, 상기 확장 패드들 중 일부는 한 개의 볼 패드와 상기 볼 패드에서 연결된 두 개의 더미패턴 및 상기 각 더미패턴과 연결된 더미패드들로 구성된 것을 특징으로 하는 확장 패드들을 포함하는 반도체 칩 패키지.
  4. 제 1 항에 있어서, 상기 확장 패드들 중 일부는 두 개의 더미패드 및 상기 더미패드들을 연결하는 한 개의 더미패턴으로 구성된 것을 특징으로 하는 확장 패드들을 포함하는 반도체 칩 패키지.
  5. 제 1 항에 있어서, 상기 확장 패드들에 대응되어 확장 랜드들과 상기 볼 패드들에 대응되는 볼 랜드들이 형성된 보드가 있으며, 상기 반도체 칩 패키지는 상기 보드에 실장되는 것을 특징으로 하는 확장 패드들을 포함하는 반도체 칩 패키지.
  6. 제 5 항에 있어서, 상기 반도체 칩 패키지의 볼 패드 및 더미패드 위에 부착된 솔더 볼들과, 상기 보드의 볼 랜드 및 확장 랜드들 위에 도포된 솔더 페이스트가 결합됨으로써 상기 반도체 칩 패키지가 상기 보드에 실장되는 것을 특징으로 하는 확장 패드들을 포함하는 반도체 칩 패키지.
  7. 제 6 항에 있어서, 상기 확장 랜드들 위에 도포된 솔더 페이스트는 솔더 리플로우 공정을 통하여 상기 솔더 볼들 및 확장 패드들의 더미패턴에 고르게 접착되는 것을 특징으로 하는 확장 패드들을 포함하는 반도체 칩 패키지.
  8. 제 1 항에 있어서, 상기 솔더 볼들은 모두 동일한 크기인 것을 특징으로 하는 확장 패드들을 포함하는 반도체 칩 패키지.
  9. 제 1 항에 있어서, 상기 반도체 칩 패키지의 기판 하면은 직사각형 형상의 평면으로 구성되어 있으며, 상기 더미패턴들의 다수는 상기 하면의 장변에 평행한 방향으로 형성된 것을 특징으로 하는 확장 패드들을 포함하는 반도체 칩 패키지.
KR1020010005383A 2001-02-05 2001-02-05 확장 패드들을 포함하는 반도체 칩 패키지 KR20020065045A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020010005383A KR20020065045A (ko) 2001-02-05 2001-02-05 확장 패드들을 포함하는 반도체 칩 패키지
US10/053,278 US6736306B2 (en) 2001-02-05 2002-01-16 Semiconductor chip package comprising enhanced pads

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010005383A KR20020065045A (ko) 2001-02-05 2001-02-05 확장 패드들을 포함하는 반도체 칩 패키지

Publications (1)

Publication Number Publication Date
KR20020065045A true KR20020065045A (ko) 2002-08-13

Family

ID=19705340

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010005383A KR20020065045A (ko) 2001-02-05 2001-02-05 확장 패드들을 포함하는 반도체 칩 패키지

Country Status (2)

Country Link
US (1) US6736306B2 (ko)
KR (1) KR20020065045A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7795743B2 (en) 2006-01-04 2010-09-14 Samsung Electronics Co., Ltd. Wiring substrate having variously sized ball pads, semiconductor package having the wiring substrate, and stack package using the semiconductor package

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020065045A (ko) * 2001-02-05 2002-08-13 삼성전자 주식회사 확장 패드들을 포함하는 반도체 칩 패키지
US7276802B2 (en) * 2002-04-15 2007-10-02 Micron Technology, Inc. Semiconductor integrated circuit package having electrically disconnected solder balls for mounting
JP4096774B2 (ja) * 2003-03-24 2008-06-04 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、半導体装置の製造方法及び電子デバイスの製造方法
US7416106B1 (en) * 2003-09-29 2008-08-26 Emc Corporation Techniques for creating optimized pad geometries for soldering
JP2005310837A (ja) * 2004-04-16 2005-11-04 Elpida Memory Inc 半導体装置及びその製造方法
US20060006529A1 (en) * 2004-07-08 2006-01-12 Min-Jer Lin Semiconductor package and method for manufacturing the same
US7659623B2 (en) * 2005-04-11 2010-02-09 Elpida Memory, Inc. Semiconductor device having improved wiring
US20070252252A1 (en) * 2006-04-28 2007-11-01 Powertech Technology Inc. Structure of electronic package and printed circuit board thereof
KR100748558B1 (ko) * 2006-06-19 2007-08-10 삼성전자주식회사 칩 사이즈 패키지 및 그 제조 방법
JP5538682B2 (ja) * 2008-03-06 2014-07-02 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
JP2010010437A (ja) * 2008-06-27 2010-01-14 Stanley Electric Co Ltd 光半導体装置
US7994044B2 (en) * 2009-09-03 2011-08-09 Ati Technologies Ulc Semiconductor chip with contoured solder structure opening
KR20110124993A (ko) * 2010-05-12 2011-11-18 삼성전자주식회사 반도체 칩 및 이를 포함하는 반도체 패키지 및 반도체 칩의 제조 방법
TWI476881B (zh) * 2010-07-27 2015-03-11 Powertech Technology Inc 球柵陣列封裝構造
US20120049359A1 (en) * 2010-08-30 2012-03-01 Wen-Jeng Fan Ball grid array package
US9337137B1 (en) 2012-10-29 2016-05-10 Amkor Technology, Inc. Method and system for solder shielding of ball grid arrays
US9881889B2 (en) * 2013-04-12 2018-01-30 Xintec Inc. Chip package and method for fabricating the same
JP5997197B2 (ja) * 2013-05-30 2016-09-28 京セラ株式会社 配線基板
JP5997200B2 (ja) * 2013-05-30 2016-09-28 京セラ株式会社 配線基板
US9343397B2 (en) * 2014-02-27 2016-05-17 Infineon Technologies Ag Method of connecting a semiconductor package to a board
US10090251B2 (en) 2015-07-24 2018-10-02 Infineon Technologies Ag Semiconductor chip having a dense arrangement of contact terminals
US10756037B2 (en) * 2018-05-15 2020-08-25 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and fabricating method thereof
CN113614912A (zh) * 2019-03-29 2021-11-05 华为技术有限公司 封装结构、电子设备及其制备方法
CN114189988A (zh) * 2021-12-29 2022-03-15 维沃移动通信有限公司 一种印刷电路板组件和电子设备
WO2023133032A1 (en) * 2022-01-04 2023-07-13 Skyworks Solutions, Inc. Mechanically reinforced electrical packages with elongated interconnect members
US20230260880A1 (en) * 2022-02-15 2023-08-17 Skyworks Solutions, Inc. Electrical packages with non-linear interconnect members
CN114512463A (zh) * 2022-02-18 2022-05-17 维沃移动通信有限公司 芯片组件及电子设备
CN116705740B (zh) * 2022-09-05 2024-08-16 荣耀终端有限公司 一种芯片、芯片封装结构、芯片封装方法及电子设备
CN117766504A (zh) * 2022-09-16 2024-03-26 华为技术有限公司 基板、封装结构及电子设备

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0637143A (ja) 1992-07-15 1994-02-10 Toshiba Corp 半導体装置および半導体装置の製造方法
US6010058A (en) * 1995-10-19 2000-01-04 Lg Semicon Co., Ltd. BGA package using a dummy ball and a repairing method thereof
JPH09237802A (ja) 1996-02-28 1997-09-09 Fujitsu Ltd 電子部品
JP3758289B2 (ja) 1997-04-11 2006-03-22 株式会社デンソー 表面実装素子の電極構造
JP3611948B2 (ja) * 1997-05-16 2005-01-19 日本テキサス・インスツルメンツ株式会社 半導体装置及びその製造方法
KR100474550B1 (ko) 1997-06-30 2005-07-01 주식회사 하이닉스반도체 차아지리싸이클방식을이용한디램장치
US6303878B1 (en) * 1997-07-24 2001-10-16 Denso Corporation Mounting structure of electronic component on substrate board
JPH1174637A (ja) 1997-08-29 1999-03-16 Canon Inc 電子回路基板
JP2000243862A (ja) 1999-02-17 2000-09-08 Sony Corp インターポーザ基板
JP3516608B2 (ja) * 1999-04-27 2004-04-05 沖電気工業株式会社 半導体装置
US6242815B1 (en) * 1999-12-07 2001-06-05 Advanced Semiconductor Engineering, Inc. Flexible substrate based ball grid array (BGA) package
JP2001196534A (ja) * 2000-01-12 2001-07-19 Mitsubishi Electric Corp 半導体装置および半導体モジュール
KR20020065045A (ko) * 2001-02-05 2002-08-13 삼성전자 주식회사 확장 패드들을 포함하는 반도체 칩 패키지
US6564986B1 (en) * 2001-03-08 2003-05-20 Xilinx, Inc. Method and assembly for testing solder joint fractures between integrated circuit package and printed circuit board

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7795743B2 (en) 2006-01-04 2010-09-14 Samsung Electronics Co., Ltd. Wiring substrate having variously sized ball pads, semiconductor package having the wiring substrate, and stack package using the semiconductor package

Also Published As

Publication number Publication date
US20020104874A1 (en) 2002-08-08
US6736306B2 (en) 2004-05-18

Similar Documents

Publication Publication Date Title
KR20020065045A (ko) 확장 패드들을 포함하는 반도체 칩 패키지
JP5566161B2 (ja) 回路パターンの浮き上がり現象を抑制するパッケージオンパッケージ及びその製造方法
US6607942B1 (en) Method of fabricating as grooved heat spreader for stress reduction in an IC package
US8022532B2 (en) Interposer and semiconductor device
US7109588B2 (en) Method and apparatus for attaching microelectronic substrates and support members
JPH07153903A (ja) 半導体装置パッケージ
KR20070088177A (ko) 반도체 패키지 및 그 제조 방법
JP2011142185A (ja) 半導体装置
JPH11265967A (ja) Ｌｓｉ実装基板の構造及びその製造方法
KR100475337B1 (ko) 고전력칩스케일패키지및그제조방법
US20060175702A1 (en) Ball grid array package
KR19980068343A (ko) 가요성 회로 기판을 이용한 칩 스케일 반도체 패키지 및 그 제조 방법
JP2004186213A (ja) 回路基板および半導体装置
KR20040078807A (ko) 볼 그리드 어레이 적층 패키지
KR20030012994A (ko) 볼 랜드패드와 접착제가 격리된 ｔｂｇａ 패키지와 그제조 방법 및 멀티 칩 패키지
JP2006196734A (ja) 半導体装置及びその製造方法
KR100783102B1 (ko) 솔더 기둥을 이용한 반도체 패키지의 기판 접합 구조 및방법
JP3563170B2 (ja) 半導体装置の製造方法
KR20110137060A (ko) 반도체 패키지
JP2898678B2 (ja) 電子部品搭載用基板
KR20000044989A (ko) 멀티 칩 볼 그리드 어레이 패키지
KR20090026615A (ko) Ｂｇａ 패키지용 기판 및 그의 제조방법
TWI416698B (zh) 半導體封裝結構
KR101185857B1 (ko) Ｂｇａ 타입 스택 패키지 및 이를 이용한 멀티 패키지
JP2006013533A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application