TWI476881B - 球柵陣列封裝構造 - Google Patents

球柵陣列封裝構造 Download PDF

Info

Publication number
TWI476881B
TWI476881B TW099124790A TW99124790A TWI476881B TW I476881 B TWI476881 B TW I476881B TW 099124790 A TW099124790 A TW 099124790A TW 99124790 A TW99124790 A TW 99124790A TW I476881 B TWI476881 B TW I476881B
Authority
TW
Taiwan
Prior art keywords
pads
ball
substrate
solder
power
Prior art date
Application number
TW099124790A
Other languages
English (en)
Other versions
TW201205748A (en
Inventor
Wen Jeng Fan
Original Assignee
Powertech Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powertech Technology Inc filed Critical Powertech Technology Inc
Priority to TW099124790A priority Critical patent/TWI476881B/zh
Publication of TW201205748A publication Critical patent/TW201205748A/zh
Application granted granted Critical
Publication of TWI476881B publication Critical patent/TWI476881B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

球柵陣列封裝構造
本發明係有關於半導體裝置，特別係有關於一種球柵陣列封裝構造。
球柵陣列封裝構造(BGA package)已為相當普遍的積體電路產品，內設有半導體晶片，並利用複數個在基板下呈多排格狀陣列之銲球(solder ball)接合至一外部印刷電路板，相較於早期延伸在封膠體兩側之外引腳，更具有小尺寸與高密度之優點。
球柵陣列封裝構造主要結構可分為三部分：基板、晶片和封膠體。通常基板之一表面為表面接合面，另一相對表面為晶片的安裝面。基板是一種線路特別精細的印刷線路板，為了符合封裝要求的較多輸出端子數或是基板微小化，通常為多層板，其內部設有位在不同層之信號佈線層、電源層與接地層。
如第1與2圖所示，一種習知球格陣列封裝構造主要包含有一基板110、複數個銲球130以及一內密封有晶片之封膠體160。該基板110係具有一第一表面111與一第二表面112。該第一表面111係為被該封膠體160覆蓋之表面，該第二表面112係為顯露於該封膠體160之外且相對於該第一表面111之外表面。該基板110係作為晶片載體與電性傳遞介面，內部形成有信號佈線層、接地層118與電源層119。在該第二表面112之佈線層係以一銲罩層114覆蓋，該銲罩層114係具有複數個開孔114A以顯露出該佈線層之複數個接球墊113。該些銲球130係回焊連接在對應之該些接球墊113。利用該些銲球130使該球柵陣列封裝構造可接合至一外部印刷電路板。該基板110內更設有複數個導通孔(via)117或可稱為鍍通孔(PTH)，該些接球墊113中的多個接地墊(對應到VSS的腳位)與多個電源墊(對應到VCC的腳位)係經由對應之導通孔117分別電性連接至該接地層118與該電源層119，達到電壓平衡，故可降低因接地電流回流及電源輸送產生的封裝電感，進而降低電磁波干擾。然而，如第3圖所示，因基板的多層數而具有較高的基板成本與較大的基板厚度。
有人曾在覆晶封裝構造中提出一種改善結構，例如我國專利公告第555152號所揭示者，基板與晶片更設有一面積大於接球墊的矩形或條狀凸塊墊，作為電源晶片墊或是接地晶片墊，並以體積遠大於銲球凸塊之大銲料凸塊接合基板與晶片之大面積凸塊墊，即為使多個銲球凸塊熔合成大尺寸非球狀凸塊之型態。雖可改善電性效能與傳導散熱性，但在回焊時大尺寸銲料凸塊的高度與表面張力不利於表面接合，銲球凸塊有假焊之虞。此外，大面積凸塊墊會影響基板與晶片之高密度線路佈局與對流散熱性。
有鑒於此，本發明之主要目的係在於提供一種球柵陣列封裝構造，能縮減基板內部的金屬層又不會影響電性效能與對流散熱性，從而使半導體封裝構造更為薄化並能使基板成本更為降低。
本發明的目的及解決其技術問題是採用以下技術方案來實現的。本發明揭示一種球柵陣列封裝構造，包含一基板、一晶片以及複數個銲球。該基板係具有一第一表面與一第二表面，該基板更具有複數個接球墊以及形成於該第二表面之一銲罩層，該銲罩層係具有複數個開孔以顯露出該些接球墊，該些接球墊係包含兩個或兩個以上之電源/接地墊。該晶片係設置於該基板。該些銲球係接合至該基板之該些接球墊。其中，該銲罩層係具有一連通該些電源/接地墊之溝槽，該溝槽內係填入銲料，以連接該些電源/接地墊上的銲球，藉使該些電源/接地墊為電壓平衡。
本發明的目的及解決其技術問題還可採用以下技術措施進一步實現。
在前述的球柵陣列封裝構造中，該銲料與該些銲球係可為相同材質。
在前述的球柵陣列封裝構造中，該些接球墊係可設於該第二表面，且該溝槽係為雷射切痕而不貫穿該銲罩層。
在前述的球柵陣列封裝構造中，該些接球墊係可設於該第一表面，且該溝槽係貫穿該銲罩層。
在前述的球柵陣列封裝構造中，該些電源/接地墊之中心點距離等於該些接球墊之平均間距，且該溝槽係可呈直條狀。
在前述的球柵陣列封裝構造中，該晶片之一主動面係可貼附至該基板之該第一表面，該基板係可更具有一貫穿槽孔，以顯露該晶片複數個位於該主動面之銲墊。
在前述的球柵陣列封裝構造中，可另包含複數個穿過該貫穿槽孔之電性連接元件，以電性連接該些銲墊至該基板。
在前述的球柵陣列封裝構造中，可另包含一封膠體，係形成於該基板之該第一表面，以密封該晶片。
在前述的球柵陣列封裝構造中，該些電源/接地墊之周邊係可被該銲罩層所覆蓋。
在前述的球柵陣列封裝構造中，該溝槽之深度係可不超過該些電源/接地墊之銲球接合表面。
在前述的球柵陣列封裝構造中，該基板之該第二表面係可更設有一被該銲罩層覆蓋之訊號跡線，係穿過該些該些電源/接地墊之間，但不連接至該些電源/接地墊。
由以上技術方案可以看出，本發明之球柵陣列封裝構造，具有以下優點與功效：
一、可藉由在銲罩層之溝槽內填入銲料並連接電源/接地墊上的銲球作為其中之一技術手段，使電源/接地墊為電壓平衡，故能縮減基板內部的電源/接地金屬層又不會影響電性效能與對流散熱性，從而使半導體封裝構造更為薄化並能使基板成本更為降低。
二、可藉由在銲罩層之溝槽內填入銲料並連接電源/接地墊上的銲球作為其中之一技術手段，為基板外免用大銲塊的立體電性連接的結構，可在同一回焊製程同時形成銲料並使銲球固著於接球墊上，以降低封裝製造成本並符合基板高密度佈線的要求。
以下將配合所附圖示詳細說明本發明之實施例，然應注意的是，該些圖示均為簡化之示意圖，僅以示意方法來說明本發明之基本架構或實施方法，故僅顯示與本案有關之元件與組合關係，圖中所顯示之元件並非以實際實施之數目、形狀、尺寸做等比例繪製，某些尺寸比例與其他相關尺寸比例或已誇張或是簡化處理，以提供更清楚的描述。實際實施之數目、形狀及尺寸比例為一種選置性之設計，詳細之元件佈局可能更為複雜。
依據本發明之第一具體實施例，一種球柵陣列封裝構造舉例說明於第4、5圖之截面示意圖、第6圖之局部底面示意圖與第7圖之局部底面立體圖。該球柵陣列封裝構造200主要包含一基板210、一晶片220以及複數個銲球230。在本實施例第4圖中，雖以窗口型球柵陣列封裝型態為例，但不受局限地，本發明亦可運用在其它已知的球柵陣列封裝架構或是覆晶封裝架構。
請參閱第4圖所示，該基板210係用以提供電性連接並作為該球柵陣列封裝構造200之晶片載體，通常是為印刷電路板，亦可為陶瓷載板或是電路薄膜。該基板210係具有一第一表面211與一第二表面212，該第一表面211通常係為晶片設置面，並可為被封膠體覆蓋之表面，而該第二表面212係為顯露於封膠體之外且相對於該第一表面211之外表面，作為該些銲球230的安裝面。該基板210更具有複數個接球墊213以及形成於該第二表面212之一銲罩層214。該些接球墊213可形成於該第二表面212或第一表面211。如第4與5圖所示，在本實施例中，該些接球墊213係設於該基板210之該第二表面212，以方便顯露。該銲罩層214係具有複數個開孔214A，以顯露出該些接球墊213，該些接球墊213係包含兩個或兩個以上之電源/接地墊213A，可電性連接至該晶片220，以作為供電電壓端或是接地的參考電位。該些接球墊213係可多排陣列排列在該基板210之該第二表面212，其形狀可例如是圓形之接球墊，該些電源/接地墊213A之形狀與大小係可相同於該些接球墊213之其它訊號墊，而該些電源/接地墊213A係可排列在該基板210之角隅、側邊或中央位置。在本實施例中，如第4圖所示，該些電源/接地墊213A係相互緊鄰排列，並可鄰近於該基板210之中央位置。
該銲罩層214係可為一保護線路防止銲料污染之絕緣性表面塗層，可稱之為綠漆，或可為其它具防銲特性之表面保護層。該銲罩層214可提供該基板210表面絕緣保護，能防止線路及基板核心層外露而被污染。具體而言，如第5圖所示，該銲罩層214之開口214A直徑係可小於該些接球墊包含該些電源/接地墊213A之直徑，即該些電源/接地墊213A之周邊係可被該銲罩層214所覆蓋，而與該基板210有著較佳的固著力，故該些電源/接地墊213A係為銲罩界定墊(Solder Mask Defined,SMD)。在本實施例中，該基板210之該第二表面212係可更設有一被該銲罩層214覆蓋之訊號跡線216，其係穿過該些該些電源/接地墊213A之間，但不是連接至該些電源/接地墊213A，而是連接至該些接球墊之訊號墊，以符合基板高密度線路佈局的要求。
再如第4圖所示，在本實施例中，該晶片220係設置於該基板210之該第一表面211上。該晶片220係為形成有積體電路(integrated circuit,IC)之半導體元件，例如：記憶體、邏輯元件或特殊應用積體電路(ASIC)，其係由一晶圓(wafer)分割而出。在本實施例中，該晶片220之一主動面221係可貼附至該基板210之該第一表面211，該基板210係更具有一貫穿槽孔215，以顯露該晶片220複數個位於該主動面221之銲墊222。該貫穿槽孔215係可位於該基板210之中央位置，該些銲墊222係分佈排列於該晶片220之該主動面221之中央，即中央型銲墊(central pad)。該晶片220係可利用一非液態黏晶層，例如膠帶、B階黏膠(B-stage adhesive)或是晶片貼附物質(Die Attach Material,DAM)，以黏接該晶片220之該主動面221至該基板210之第一表面211。該基板210在該貫穿槽孔215之兩側可設置複數個接指，利用跡線電性連接至該些接球墊213包含該些電源/接地墊213A。此外，在該球柵陣列封裝構造200中，可另包含複數個穿過該貫穿槽孔215之電性連接元件250，以電性連接該些銲墊222至該基板210。在本實施例中，該些電性連接元件250係為打線形成之銲線(bonding wires)，可為金線或銅線，係連接該晶片220之該些銲墊222與該基板210之接指。在另一變化實施例中，該些電性連接元件250亦可為基板內部延伸出之引線(lead)。該球柵陣列封裝構造200可另包含一封膠體260，其係形成於該基板210之該第一表面211，以密封該晶片220。該封膠體260係為一環氧模封化合物(Epoxy Molding Compound,EMC)，以轉移成形方式(transfer molding)覆蓋於該基板210之該第一表面211。在本實施例中，該封膠體260係可更形成於該基板210之該貫穿槽孔215與部分之該第二表面212，以密封該些電性連接元件250，提供適當的封裝保護以防止電性短路與塵埃污染。
請再參閱第4圖所示，該些銲球230係接合至該基板210之該些接球墊213包含該些電源/接地墊213A上。每一接球墊213(包含該些電源/接地墊213A)係接合有一銲球230，用於與外界電性連通。特別的是，如第5圖所示，該銲罩層214係具有一連通該些電源/接地墊213A之溝槽214B，該溝槽214B內係填入銲料240，以連接該些電源/接地墊213A上的銲球230，藉使該些電源/接地墊213A為電壓平衡。更細部而言，如第5與7圖所示，該溝槽214B係可為雷射切痕而不貫穿該銲罩層214，即可利用雷射光裝置在該銲罩層214上形成該溝槽214B。較佳地，該溝槽214B之深度係可不超過該些電源/接地墊213A之銲球接合表面，而不會穿透位在該第二表面212之訊號跡線216。細部而言，如第5圖所示，該溝槽214B之底部與該訊號跡線216之間係可形成有一間隙厚度，而未直接相互接觸連通。該溝槽214B之深度係可介於該銲罩層214之厚度30%~80%，約在10~40微米。如銲罩層214之厚度不足，則可多次塗刷銲罩材料在該基板210之該第二表面212上。而該溝槽214B之寬度應不大於該些接球墊213(包含該些電源/接地墊213A)之半徑。此外，在一較佳實施例中，如第4與6圖所示，該些電源/接地墊213A之中心點距離係等於該些接球墊213之平均間距，且該溝槽214B係可呈直條狀而不彎曲，藉由將該溝槽214B形成在最短距離之該些電源/接地墊213A上，能降低接地造成的浮遊容量附著。
具體而言，該些銲球230係可利用植球、網版印刷(screen printing)或鋼版印刷(stencil printing)等方法將銲球先放置在或是以銲料塗施在該些接球墊213(包含該些電源/接地墊213A)上，其中以自動植球技術配合將助焊式銲料預先印刷的製程較為可行，以使個別銲球能沾附在該些接球墊213(包含該些電源/接地墊213A)上以及回焊前銲料能填入在該銲罩層214之溝槽214B內。之後經過一高溫回焊(reflow)製程，以使該些銲球230永久接合至該些接球墊213(包含該些電源/接地墊213A)上。或者，該些接球墊213與該些電源/接地墊213A上可直接塗佈助焊劑(flux)，另以塗劃方式使回焊前銲料填入該溝槽214B內。
因此，本發明利用上述在銲罩層之溝槽內填入銲料並連接電源/接地墊上的銲球之技術手段再結合對應的封裝結構，能縮減該基板210內部的電源/接地金屬層，又不會影響電性效能與對流散熱性，從而使該球柵陣列封裝構造200更為薄化並能使該基板210成本更為降低。
在另一較佳實施例中，該銲料240與該些銲球230係可為相同材質，可在同一回焊製程同時形成銲料並使銲球固著於該些接球墊213(包含該些電源/接地墊213A)上，以降低封裝製造成本並符合基板高密度佈線的要求。例如，可沿用既有的銲球形成方法，先將助焊劑形成在該些接球墊213(包含該些電源/接地墊213A)上與該溝槽214B內，再塗佈在回焊前銲料或放置回焊前銲球。在回焊製程時，將封裝構造置入在一加熱系統中，此時銲料或銲球經過熔融而為液態並具有流動性，因該溝槽214B內係亦塗佈有助焊劑，以利熔融的銲料導流入該溝槽214B內。在回焊製程之後，在該溝槽214B內的銲料240便能連接至在該些電源/接地墊213A上之銲球230，使該些電源/接地墊213A係經由該基板210外部之銲球230與在該溝槽214B內之該銲料240電性連接，故成為在該基板210之外免用大銲塊的立體電性連接的結構，不需要再使用基板內的電源/接地金屬層以及內部跡線。
請參閱第8圖所示，在本實施例中，該基板210係具有單層線路結構，該基板210內部不具有電源/接地金屬層，可省去電性佈局之複雜度與製程困擾，以達到訊號處理高速化，並降低基板之製作成本。但不受限地，在其他之具體實施例中，該基板210係可為雙面導通的印刷電路板。
依據本發明之第二具體實施例，另一種球柵陣列封裝構造說明於第9、10圖之截面示意圖。該球柵陣列封裝構造300主要包含一基板210、一晶片220以及複數個銲球230。其中與第一實施例相同的主要元件將以相同符號標示，故可理解亦具有上述之相同作用，在此不再予以贅述。
如第9與10圖所示，在本實施例中，該些接球墊213包含該些電源/接地墊213A係設於該基板210之該第一表面211，而對應連接的跡線等信號佈線層亦可設於該第一表面211。並且，該銲罩層214係具有對準於該些接球墊213之開孔214A，並且該溝槽314B係貫穿該銲罩層214，其中，所稱之「貫穿」係指該溝槽314B之形成係可顯露出該基板210之該第二表面212(即顯露出基板核心層)，也就是說，該溝槽314B之底部即是連通至該基板210之該第二表面212。因不需要考慮溝槽深度的深淺對跡線的影響，可便於利用機械加工、網印圖案或是曝光顯影方式形成。具體而言，該基板210係具有複數個貫孔317，其係貫穿該第一表面211至該第二表面212，以顯露該些接球墊213包含該些電源/接地墊213A。該些銲球230係設置在該些接球墊213，故該些電源/接地墊213A上亦設置有銲球，以供連接至外部之印刷電路板。該晶片220之主動面221係背向該基板210，並以該些電性連接元件250連接至該基板210之該第一表面211，故該基板210之該第二表面212係可不設有信號佈線層。詳細而言，該些貫孔317係可利用雷射或機械鑽孔形成。
如第10圖所示，在本實施例中，由於該溝槽314B係可貫穿該銲罩層214，而使該溝槽314B具有較深之深度，亦不會有鑿穿到訊號佈線層之情況發生。在銲球230的回焊製程中，銲料240可更輕易地回流至該溝槽314B內，而連接該些電源/接地墊213A上的銲球230，藉此使該些電源/接地墊213A為電壓平衡，並縮減基板內部的電源/接地金屬層，又不會影響電性效能與對流散熱性。
依據本發明之第三具體實施例，另一種球柵陣列封裝構造說明於第11圖之截面示意圖。該球柵陣列封裝構造400主要包含一基板210、一晶片220以及複數個銲球230，可運用於封裝件堆疊結構(Package-On-Package,POP)，例如該球柵陣列封裝構造400可作為POP的底部封裝件。其中與第一實施例相同的主要元件將以相同符號標示，故可理解亦具有上述之相同作用，在此不再予以贅述。
在本實施例中，該晶片220係設置於該基板210之該第二表面212上，該晶片220與該基板210之間的電性連接方式係採用覆晶結合，可省略以往的打線電性連接步驟。該些銲墊222係分佈排列於該晶片220之該主動面221，每一銲墊222係設置有一凸塊470，該晶片220係可利用該些凸塊470電性連接至該基板210。該些凸塊470係可為銲料凸塊(solder bump)，其尺寸可小於該些銲球230。在其他具體實例中，該些凸塊470係可為柱狀導電凸塊。另外，可以一底部填充膠(underfill material)480填充於該晶片220與該基板210之間隙，以包覆該些凸塊470並保護該晶片220之該主動面221。
本發明雖不受局限地可運用到各式不同半導體封裝類型，然該實施例之特徵仍在於，形成在該基板210之第二表面212之該銲罩層214係具有一連通該些電源/接地墊213A之溝槽214B，該溝槽214B內係填入銲料240，以連接該些電源/接地墊213A上的銲球230，藉使該些電源/接地墊213A為電壓平衡。以在基板表面上的電性立體連接結構可省略基板內部的金屬層數，故該球柵陣列封裝構造400具有較薄之封裝厚度，又不會影響電性效能。
以上所述，僅是本發明的較佳實施例而已，並非對本發明作任何形式上的限制，雖然本發明已以較佳實施例揭露如上，然而並非用以限定本發明，任何熟悉本項技術者，在不脫離本發明之技術範圍內，所作的任何簡單修改、等效性變化與修飾，均仍屬於本發明的技術範圍內。
110．．．基板
111．．．第一表面
112．．．第二表面
113．．．接球墊
114．．．銲罩層
114A．．．開孔
117．．．導通孔
118．．．接地層
119．．．電源層
130．．．銲球
160．．．封膠體
200．．．球柵陣列封裝構造
210．．．基板
211．．．第一表面
212．．．第二表面
213．．．接球墊
213A．．．電源/接地墊
214．．．銲罩層
214A．．．開孔
214B．．．溝槽
215．．．貫穿槽孔
216．．．訊號跡線
220．．．晶片
221．．．主動面
222．．．銲墊
230．．．銲球
240．．．銲料
250．．．電性連接元件
260．．．封膠體
300．．．球柵陣列封裝構造
314B．．．溝槽
317．．．貫孔
400．．．球柵陣列封裝構造
470．．．凸塊
480．．．底部填充膠
第1圖：一種習知球柵陣列封裝構造之局部放大截面示意圖。
第2圖：習知球柵陣列封裝構造之局部底面示意圖。
第3圖：習知球柵陣列封裝構造之基板之局部放大截面示意圖。
第4圖：依據本發明之第一具體實施例的一種球柵陣列封裝構造之截面示意圖。
第5圖：依據本發明之第一具體實施例的球柵陣列封裝構造之局部放大截面示意圖。
第6圖：依據本發明之第一具體實施例的球柵陣列封裝構造之局部底面示意圖。
第7圖：依據本發明之第一具體實施例的球柵陣列封裝構造之局部底面立體圖。
第8圖：依據本發明之第一具體實施例的球柵陣列封裝構造之基板之局部放大截面示意圖。
第9圖：依據本發明之第二具體實施例的一種球柵陣列封裝構造之截面示意圖。
第10圖：依據本發明之第二具體實施例的一種球柵陣列封裝構造之局部放大截面示意圖。
第11圖：依據本發明之第三具體實施例的一種球柵陣列封裝構造之截面示意圖。
210．．．基板
211．．．第一表面
212．．．第二表面
213A．．．電源/接地墊
214．．．銲罩層
214A．．．開孔
214B．．．溝槽
216．．．訊號跡線
230．．．銲球
240．．．銲料
260．．．封膠體

Claims (10)

  1. 一種球柵陣列封裝構造，包含：一基板，係具有一第一表面與一第二表面，該基板更具有複數個接球墊以及形成於該第二表面之一銲罩層，該銲罩層係具有複數個開孔以顯露出該些接球墊，該些接球墊係包含兩個或兩個以上之電源/接地墊；一晶片，係設置於該基板；以及複數個銲球，係接合至該基板之該些接球墊；其中，該銲罩層係具有一連通該些電源/接地墊之溝槽，該溝槽內係填入銲料，以連接該些電源/接地墊上的銲球，藉使該些電源/接地墊為電壓平衡；其中，該溝槽之深度係不超過該些電源/接地墊之銲球接合表面；其中，該基板之該第二表面係更設有一被該銲罩層覆蓋之訊號跡線，係穿過該些該些電源/接地墊之間，但不連接至該些電源/接地墊，以使該溝槽內填入之銲料不連接至該訊號跡線。
  2. 根據申請專利範圍第1項之球柵陣列封裝構造，其中該銲料與該些銲球為相同材質。
  3. 根據申請專利範圍第1項之球柵陣列封裝構造，其中該些接球墊係設於該第二表面，且該溝槽係為雷射切痕而不貫穿該銲罩層。
  4. 根據申請專利範圍第1項之球柵陣列封裝構造，其 中該些接球墊係設於該第一表面，且該溝槽係貫穿該銲罩層。
  5. 根據申請專利範圍第1項之球柵陣列封裝構造，其中該些電源/接地墊之中心點距離等於該些接球墊之平均間距，且該溝槽係呈直條狀。
  6. 根據申請專利範圍第1項之球柵陣列封裝構造，其中該晶片之一主動面係貼附至該基板之該第一表面，該基板係更具有一貫穿槽孔，以顯露該晶片複數個位於該主動面之銲墊。
  7. 根據申請專利範圍第6項之球柵陣列封裝構造，另包含複數個穿過該貫穿槽孔之電性連接元件，以電性連接該些銲墊至該基板。
  8. 根據申請專利範圍第1、2、3、4、5、6或7項之球柵陣列封裝構造，另包含一封膠體，係形成於該基板之該第一表面，以密封該晶片。
  9. 根據申請專利範圍第1、2、3、4、5、6或7項之球柵陣列封裝構造，其中該些電源/接地墊之周邊係被該銲罩層所覆蓋。
  10. 一種球柵陣列封裝構造，包含：一基板，係具有一第一表面與一第二表面，該基板更具有複數個接球墊以及形成於該第二表面之一銲罩層，該銲罩層係具有複數個開孔以顯露出該些接球墊，該些接球墊係包含兩個或兩個以上之電源/接地墊； 一晶片，係設置於該基板；以及複數個銲球，係接合至該基板之該些接球墊；其中，該銲罩層係具有一連通該些電源/接地墊之溝槽，該溝槽內係填入銲料，以連接該些電源/接地墊上的銲球，藉使該些電源/接地墊為電壓平衡；其中，該些電源/接地墊之中心點距離等於該些接球墊之平均間距，且該溝槽係呈直條狀，並且該些電源/接地墊上的銲球係經回焊且不熔合成單一銲球。
TW099124790A 2010-07-27 2010-07-27 球柵陣列封裝構造 TWI476881B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW099124790A TWI476881B (zh) 2010-07-27 2010-07-27 球柵陣列封裝構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099124790A TWI476881B (zh) 2010-07-27 2010-07-27 球柵陣列封裝構造

Publications (2)

Publication Number Publication Date
TW201205748A TW201205748A (en) 2012-02-01
TWI476881B true TWI476881B (zh) 2015-03-11

Family

ID=46761754

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099124790A TWI476881B (zh) 2010-07-27 2010-07-27 球柵陣列封裝構造

Country Status (1)

Country Link
TW (1) TWI476881B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105720013A (zh) * 2014-12-02 2016-06-29 力成科技股份有限公司 防止中介导体桥接的半导体封装件立体堆栈方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020104874A1 (en) * 2001-02-05 2002-08-08 Samsung Electronics Co., Ltd. Semiconductor chip package comprising enhanced pads
US6911737B2 (en) * 2000-06-16 2005-06-28 Micron Technology, Inc. Semiconductor device package and method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6911737B2 (en) * 2000-06-16 2005-06-28 Micron Technology, Inc. Semiconductor device package and method
US20020104874A1 (en) * 2001-02-05 2002-08-08 Samsung Electronics Co., Ltd. Semiconductor chip package comprising enhanced pads

Also Published As

Publication number Publication date
TW201205748A (en) 2012-02-01

Similar Documents

Publication Publication Date Title
US10354984B2 (en) Semiconductor assembly with electromagnetic shielding and thermally enhanced characteristics and method of making the same
TWI418003B (zh) 嵌埋電子元件之封裝結構及其製法
US8022532B2 (en) Interposer and semiconductor device
JP5043743B2 (ja) 半導体装置の製造方法
KR100698526B1 (ko) 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지
TWI420634B (zh) 封裝結構及其製法
US20110169170A1 (en) Semiconductor device
WO2014129351A1 (ja) 半導体装置とその製造方法
JP4919103B2 (ja) ランドグリッドアレイ半導体装置パッケージ、同パッケージを含む組み立て体、および製造方法
JP2012253190A (ja) 半導体パッケージ及びその実装方法
TWI428995B (zh) 板上縮小封裝
KR100826988B1 (ko) 인쇄회로기판 및 이를 이용한 플립 칩 패키지
US10304767B2 (en) Semiconductor device
TWI416700B (zh) 晶片堆疊封裝結構及其製造方法
TW201032307A (en) Window type semiconductor package
US10134665B2 (en) Semiconductor device
TWI417040B (zh) 形成雙面電磁遮蔽層之半導體封裝方法及構造
JP5285204B2 (ja) 半導体装置及び半導体装置製造用基板
JP2007005452A (ja) 半導体装置
US20120049359A1 (en) Ball grid array package
TWI416694B (zh) 全罩式屏蔽至接地銲球之晶片封裝構造
TWI476881B (zh) 球柵陣列封裝構造
TWI435429B (zh) 孔對孔貫穿之半導體封裝構造
KR20110028939A (ko) 솔더 볼 및 반도체 패키지
TWI440145B (zh) 金屬柱焊接晶片連接之封裝構造及其電路基板

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees