TWI417040B - 形成雙面電磁遮蔽層之半導體封裝方法及構造 - Google Patents

形成雙面電磁遮蔽層之半導體封裝方法及構造 Download PDF

Info

Publication number
TWI417040B
TWI417040B TW100115358A TW100115358A TWI417040B TW I417040 B TWI417040 B TW I417040B TW 100115358 A TW100115358 A TW 100115358A TW 100115358 A TW100115358 A TW 100115358A TW I417040 B TWI417040 B TW I417040B
Authority
TW
Taiwan
Prior art keywords
electromagnetic shielding
shielding layer
substrate
alignment mark
semiconductor package
Prior art date
Application number
TW100115358A
Other languages
English (en)
Other versions
TW201247093A (en
Inventor
Shou Chian Hsu
Original Assignee
Powertech Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powertech Technology Inc filed Critical Powertech Technology Inc
Priority to TW100115358A priority Critical patent/TWI417040B/zh
Publication of TW201247093A publication Critical patent/TW201247093A/zh
Application granted granted Critical
Publication of TWI417040B publication Critical patent/TWI417040B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Dicing (AREA)

Description

形成雙面電磁遮蔽層之半導體封裝方法及構造
本發明係有關於半導體裝置之封裝技術，特別係有關於一種形成雙面電磁遮蔽層之半導體封裝方法。
按，半導體晶片是一種微小型電子零件，即使經過封裝之後，仍有可能受到電磁干擾(EMI)而導致晶片運算異常或是電性功能失效，特別是晶片的運算頻率越高時越容易受到干擾。故依已知的傳統作法之其中之一，於其內密封有晶片的封膠體之外表面覆蓋上一電磁遮蔽層(或可稱為射頻遮蔽層)。然而，電磁遮蔽層必須有效接地連接才能發揮良好的遮蔽效果。又，封膠體本身為電性絕緣材料，僅能利用基板之特殊接地結構與特殊封裝製程方可達成電磁遮蔽層之接地連接，導致封裝成本的提高。
美國專利US 7,342,303 B1揭示一種使電磁遮蔽層接地連接之半導體封裝技術，在封裝製程中需要多道半切割操作，基板於切割道尚需要預先製作可被半切之鍍通孔。第1圖所示者為依該習知方法製得之半導體封裝構造，包含一具有特殊接地結構與厚度增加之基板單元113，在基板單元113之側邊(即超過第2圖中切割道114)設有可半切外露之鍍通孔117，晶片120設置於基板單元113上，可利用銲線122電性連接該晶片120至該基板單元113，再以一封膠體130密封該晶片120。封膠體130之表面形成有一導電塗層，作為電磁遮蔽層152。該基板單元113之下方則設有複數個銲球160。如第2圖所示，在單體化切割之前的封裝過程中，多個基板單元113係構成於一基板母片110內。在形成該電磁遮蔽層152之前，必須先執行一半切割步驟，其係沿著切割道114由上方切穿該封膠體130直到移除該些鍍通孔117之一部分，所形成的半切溝槽140之深度超過該封膠體130之厚度，約為整體厚度之三分之二以上，並且該基板母片110之一部份亦被切除，導致該基板母片110之承載能力不夠。此外，該基板母片110厚度應增加，約大於該封膠體130之厚度，以提供該些鍍通孔117的足夠半切外露面積，否則可能造成該些鍍通孔117無法順利地被該電磁遮蔽層152覆蓋連接。因此，習知的電磁遮蔽層152為單面覆蓋型態，並且基板母片必須設計特殊的接地連接結構並須具有能在半切割後提供足夠支撐強度的厚度。
有鑒於此，本發明之主要目的係在於提供一種形成雙面電磁遮蔽層之半導體封裝方法及構造，不需要改變基板母片的接地連接結構與厚度，並能達到封裝製程中由半切步驟至單體化切割步驟之過程中有效承載晶片之功效。
本發明之次一目的係在於提供一種形成雙面電磁遮蔽層之半導體封裝方法及構造，能達到較佳的側面電磁遮蔽效果。
本發明的目的及解決其技術問題是採用以下技術方案來實現的。本發明揭示一種形成雙面電磁遮蔽層之半導體封裝方法，主要步驟如下所述。首先，提供一基板母片，該基板母片係具有一上表面與一下表面，該基板母片係包含複數個基板單元以及複數個在該些基板單元之間之切割道，該下表面於每一基板單元之角隅處係設有一接地連接之對位標記。接著，設置複數個晶片於該些基板單元上。然後，形成一封膠體於該基板母片之該上表面，以連續覆蓋該些基板單元與該些切割道。然後，由該基板母片之該下表面形成複數個半切溝槽，係沿著該些切割道而形成並至少貫穿該基板母片。然後，圖案化形成一第一電磁遮蔽層於該基板母片之該下表面，以覆蓋連接至該對位標記，並且該第一電磁遮蔽層係更形成於該些半切溝槽內。然後，沿著該些切割道之位置單體化切割該封膠體，以使該些基板單元分離為複數個半導體封裝構造。最後，形成一第二電磁遮蔽層於單離後半導體封裝構造之封膠體之一頂面與複數個切割側面，並且該第二電磁遮蔽層更連接至該第一電磁遮蔽層。本發明另揭示一種由該方法製造得到之半導體封裝構造。
本發明的目的及解決其技術問題還可採用以下技術措施進一步實現。
在前述的半導體封裝方法中，該對位標記係可為三角形並且只形成於每一基板單元中複數個角隅之其中之一。
在前述的半導體封裝方法中，該第一電磁遮蔽層係可完全覆蓋該對位標記並在該下表面形成有與該對位標記相同之一致形狀。
在前述的半導體封裝方法中，該基板母片之該下表面係可設有複數個外接墊，係不被該第一電磁遮蔽層所覆蓋，並且在上述圖案化形成該第一電磁遮蔽層之步驟之後與上述單體化切割該封膠體之步驟之前，該方法可另包含：設置複數個銲球於該些外接墊。
在前述的半導體封裝方法中，前述單體化切割之封膠體切除間隙係可小於對應半切溝槽之寬度減去該第一電磁遮蔽層之厚度值，以保留位在該些半切溝槽之側邊之該第一電磁遮蔽層。
在前述的半導體封裝方法中，該些半切溝槽之深度係可不小於該基板母片之厚度但小於該封膠體之厚度。
由以上技術方案可以看出，本發明之形成雙面電磁遮蔽層之半導體封裝方法及構造，具有以下優點與功效：
一、可藉由由基板母片之下表面切入形成之半切溝槽以及雙面形成之第一與第二電磁遮蔽層在半切溝槽內連接作為其中之一技術手段，並活用基板母片所具有的對位標記，以第一電磁遮蔽層覆蓋之，故不需要改變基板母片的接地連接結構與厚度，並能達到封裝製程中由半切步驟至單體化切割步驟之過程中有效承載晶片之功效。
二、可藉由基板母片之下表面切入形成之半切溝槽以及雙面形成之第一與第二電磁遮蔽層在半切溝槽內連接作為其中之一技術手段，能達到較佳的側面電磁遮蔽效果。
以下將配合所附圖示詳細說明本發明之實施例，然應注意的是，該些圖示均為簡化之示意圖，僅以示意方法來說明本發明之基本架構或實施方法，故僅顯示與本案有關之元件與組合關係，圖中所顯示之元件並非以實際實施之數目、形狀、尺寸做等比例繪製，某些尺寸比例與其他相關尺寸比例或已誇張或是簡化處理，以提供更清楚的描述。實際實施之數目、形狀及尺寸比例為一種選置性之設計，詳細之元件佈局可能更為複雜。
依據本發明之第一具體實施例，一種形成雙面電磁遮蔽層之半導體封裝方法與構造舉例說明於第3A至3I圖各步驟形成元件之截面示意圖，各步驟的詳細說明如下。
首先，如第3A與4圖所示，提供一基板母片210，該基板母片210係具有一上表面211與一下表面212。該基板母片210係可為一條狀印刷電路板或是條狀軟性電路板，內有單層或多層之線路結構。該上表面211係供晶片設置，該下表面212係為半導體封裝構造之對外表面接合的表面。該下表面212係可設有複數個矩陣排列之外接墊216。該基板母片210係包含複數個基板單元213以及複數個在該些基板單元213之間之切割道214。每一基板單元213係作為一半導體封裝構造之晶片載體，而該些切割道214係為在單體化切割中欲定被移除之區域。該下表面212於每一基板單元213之角隅處係設有一接地連接之對位標記215。通常，該對位標記215係用以在表面接合時確定或修正該些外接墊216的位置。在製造上，該對位標記215是與該些外接墊216形成在同一線路層。該對位標記215的接地連接係可依一般基板設計以電鍍線或/與既有在基板單元內的通孔連接至基板內的接地層或接地墊，並可以在該對位標記215之表面上形成電鍍層，如鎳/金(圖中未繪出)。較佳地，如第4圖所示，該對位標記215係可為三角形，並且只形成於每一基板單元213中四個角隅之其中之一，即每一基板單元213只會有一個對位標記215並且位置固定，便可在測試或表面接合過程中可作為第一端點(Pin 1)的對位用途，可用以確定該些外接墊216(或對外端子)的排列順序以及表面接合的方向。
接著，執行一晶片設置步驟。如第3B圖所示，設置複數個晶片220於該些基板單元213上。可利用既有的黏晶材料黏著該些晶片220之背面至該基板母片210之該上表面211。本實施例中該些晶片220與該些基板單元213之間的電性連接係為打線連接，在晶片設置步驟之後，可利用打線形成之複數個銲線222連接該些晶片220在其主動面之銲墊221至該些基板單元213上之接指。在不同變化實施例中，晶片與基板單元之間的電性連接亦可為覆晶連接或是矽通孔的導電柱連接，在晶片設置步驟之過程中，利用該些晶片220之凸塊或導電柱結合至該些基板單元213上之接墊。此外，該些晶片220係為由一半導體晶圓切割出之晶粒，內有各式積體電路或光主動元件，例如特殊應用積體電路(ASIC)、記憶體、或邏輯元件。此外，每一基板單元213上不限於設置一個晶片，亦可設置更多相同或不同功能、尺寸的晶片，以達到多晶片封裝或是系統封裝。
然後，執行一封膠步驟。如第3C圖所示，形成一封膠體230於該基板母片210之該上表面211，以連續覆蓋該些基板單元213與該些切割道214。當該封膠體230係為模封形成，例如轉移模注或是壓縮模封，該封膠步驟即為模封陣列製程(Mold Array Process,MAP)。而該封膠體230之材質係可為包含無機填充材與色料之電絕緣性熱固性樹脂，可供模封形成之封膠體一般係為環氧模封化合物(Epoxy Molding Compound,EMC)。由模封形成之封膠體230相對於印刷或其它方式會具有一平坦度較高之頂面231。
然後，待該封膠體230成型之後，執行一半切割步驟，其切割深度可不超過該封膠體230與該基板母片210之厚度總合之二分之一。如3D圖所示，利用一切割刀具271，由該基板母片210之該下表面212形成複數個半切溝槽240，係沿著該些切割道214而形成並至少貫穿該基板母片210。該些半切溝槽240之深度係可不小於該基板母片210之厚度但小於該封膠體230之厚度，約為該封膠體230與該基板母片210之厚度總合之二分之一或更少，故在上述半切步驟之後至單體化切割之前，該些晶片220仍以該封膠體230密封一起而不散離。此外，半切步驟中形成之該些半切溝槽240之寬度W係應大於該些切割道214之寬度。
然後，如第3E與3F圖所示，圖案化形成一第一電磁遮蔽層251於該基板母片210之該下表面212，以覆蓋連接至該對位標記215，並且該第一電磁遮蔽層251係更形成於該些半切溝槽240內。如第3E圖所示，可先利用一光阻層280形成於該下表面212並經曝光顯影之後覆蓋該下表面212之該些外接墊216但顯露出該對位標記215，或是以一遮罩直接覆蓋住該些外接墊216，使得設於該基板母片210之該下表面212之該些外接墊216係不被該第一電磁遮蔽層251所覆蓋。之後，如第3F圖所示，在該光阻層280或遮罩之界定下，該第一電磁遮蔽層251圖案化形成，之後再移除該光阻層280或遮罩。該第一電磁遮蔽層251之材質可為抗射頻干擾之金屬，該第一電磁遮蔽層251之形成方法可利用濺鍍、蒸鍍、化學鍍、物理氣相沉積、印刷或噴塗等方式。而該第一電磁遮蔽層251係可更延伸覆蓋至該些半切溝槽240之側邊241，以避免該些基板單元213之核心層外露並增進側向的電磁遮蔽效果。
較佳地，如第6圖所示，該第一電磁遮蔽層251係可完全覆蓋該對位標記215並在該下表面212形成有與該對位標記215相同之一致形狀，以保留該對位標記215的對位效果。
在本實施例中，在上述圖案化形成該第一電磁遮蔽層251之步驟之後與單體化切割步驟之前，該方法可另包含一植球步驟。如第3G圖所示，設置複數個銲球260於該些外接墊216。可利用球放置加上回焊的方式或是銲料印刷與回焊的方式使該些銲球260結合在該些外接墊216上。該些銲球260係作為半導體封裝構造表面接合時之外接端子。
然後，執行一單體化切割步驟。如第3G與3H圖所示，利用一切割刀具272，其切割寬度小於前述切割刀具之切割寬度而約等於該些切割道214之寬度。沿著該些切割道214之位置單體化切割該封膠體230，以使該些基板單元213分離為複數個半導體封裝構造。較佳地，比對第3H、3E與3F圖，前述單體化切割之封膠體切除間隙S係可小於對應半切溝槽240之寬度W減去該第一電磁遮蔽層251之厚度T之值，以保留位在該些半切溝槽240之側邊241之該第一電磁遮蔽層251。在本步驟中，切單後的封膠體230具有複數個切割側面232。
最後，如第3I圖所示，形成一第二電磁遮蔽層252於單離後半導體封裝構造之封膠體230之該頂面231與該些切割側面232，並且該第二電磁遮蔽層252更連接至該第一電磁遮蔽層251於該些半切溝槽240之側邊241。該第二電磁遮蔽層252之材質與形成方法係可與前述的該第一電磁遮蔽層251之材質與形成方法相同。因此，該第二電磁遮蔽層252經由該第一電磁遮蔽層251連接至該對位標記215，藉以達到接地連接。該第一電磁遮蔽層251與該第二電磁遮蔽層252之組合能提供該些晶片220更好的電磁遮蔽效果。該基板母片210的接地連接結構與厚度不需要作特別的設計或改變，並且在封裝製程中由第3D圖的半切步驟至第3H圖的單體化切割步驟之過程中該封膠體230仍能夠有效承載晶片。
如第5與6圖所示，為依上述半導體封裝方法製造得到之半導體封裝構造，主要包含該基板單元213、該晶片220、該封膠體230、該第一電磁遮蔽層251以及該第二電磁遮蔽層252。該晶片220設置於該基板單元213上。該封膠體230係形成於該基板母片210之該上表面211，以覆蓋該基板單元213，其中由該下表面212之側邊形成有該些半切溝槽之側邊241。該第一電磁遮蔽層251係圖案化形成於該下表面212，以覆蓋連接至該對位標記215，並且該第一電磁遮蔽層251係更形成於該些半切溝槽之側邊241。該第二電磁遮蔽層252係形成於該封膠體230之該頂面231與該些切割側面232，並且該第二電磁遮蔽層252更連接至該第一電磁遮蔽層251。較佳地，該第一電磁遮蔽層251係完全覆蓋該對位標記215並在該下表面212形成有與該對位標記215相同之一致形狀。因此，該半導體封裝構造具有較佳的側面電磁遮蔽效果。
在本發明之第二具體實施例中，揭示另一種形成雙面電磁遮蔽層之半導體封裝構造，以第一具體實施例中相同步驟的封裝方法製造而得。如第7圖所示，該半導體封裝構造主要包含一基板單元213、一晶片220、一封膠體230、一第一電磁遮蔽層251以及一第二電磁遮蔽層252。主要元件大體與第一具體實施例相同，相同圖號的元件不再詳細贅述。較佳地，該第二電磁遮蔽層252亦延伸覆蓋至該第一電磁遮蔽層251位在該些半切溝槽之側邊241之部位，以達到較佳連接與保護效果。藉此，該第一電磁遮蔽層251可以不必考慮電磁遮蔽效果，可以選用與該第二電磁遮蔽層252不相同的更便宜金屬。
在本實施例中，該第一電磁遮蔽層251在該下表面212的圖案化形成區域除了覆蓋該對位標記215，更可覆蓋該基板單元213在該下表面212之不具有對位標記之其餘角隅，即該基板單元213在該下表面212之所有角隅皆被該第一電磁遮蔽層251所覆蓋，而該第一電磁遮蔽層251覆蓋在無對位標記角隅之形狀係可不相同於覆蓋在有對位標記角隅之形狀，例如方形或圓形相對於在對位標記上之三角形。如此，除了會有較佳的電磁遮蔽效果；並且，在表面接合時，設於該下表面212之銲球260接合至一外部印刷電路板310之球墊311，利用角隅銲料320亦可接合該第一電磁遮蔽層251至該外部印刷電路板310之接地墊312或虛置墊，便可使該對位標記215為接地連接並且提供更多接地連接至該外部印刷電路板310之路徑，並且能夠分散該些銲球260承受的應力，以達到更穩固的表面接合。
以上所述，僅是本發明的較佳實施例而已，並非對本發明作任何形式上的限制，雖然本發明已以較佳實施例揭露如上，然而並非用以限定本發明，任何熟悉本項技術者，在不脫離本發明之技術範圍內，所作的任何簡單修改、等效性變化與修飾，均仍屬於本發明的技術範圍內。
110．．．基板母片
113．．．基板單元
114．．．切割道
117．．．鍍通孔
120．．．晶片
122．．．銲線
130．．．封膠體
131．．．頂面
132．．．切割側面
140．．．半切溝槽
141．．．側邊
152．．．電磁遮蔽層
160．．．銲球
210．．．基板母片
211．．．上表面
212．．．下表面
213．．．基板單元
214．．．切割道
215．．．對位標記
216．．．外接墊
220．．．晶片
221．．．銲墊
222．．．銲線
230．．．封膠體
231．．．頂面
232．．．切割側面
240．．．半切溝槽
241．．．側邊
251．．．第一電磁遮蔽層
252．．．第二電磁遮蔽層
260．．．銲球
271．．．切割刀具
272．．．切割刀具
280．．．光阻層
310．．．外部印刷電路板
311．．．球墊
312．．．接地墊
320．．．角隅銲料
S．．．封膠體切除間隙
W．．．半切溝槽之寬度
T．．．第一電磁遮蔽層之厚度
第1圖：習知電磁遮蔽層接地連接至基板半切割邊緣之半導體封裝構造之截面示意圖。
第2圖：習知半導體封裝構造在半切割之後與單離切割之前的製程中截面示意圖。
第3A至3I圖：依據本發明之第一具體實施例，繪示一種形成雙面電磁遮蔽層之半導體封裝過程中各步驟形成元件之截面示意圖。
第4圖：依據本發明之第一具體實施例的該半導體封裝方法所使用基板母片之下表面示意圖。
第5圖：依據本發明之第一具體實施例的該半導體封裝方法所製造得到之一半導體封裝構造之截面示意圖。
第6圖：第5圖之半導體封裝構造之立體示意圖。
第7圖：依據本發明之第二具體實施例的另一種半導體封裝構造在表面接合至一外部印刷電路板之截面示意圖。
211．．．上表面
212．．．下表面
213．．．基板單元
215．．．對位標記
216．．．外接墊
220．．．晶片
222．．．銲線
230．．．封膠體
231．．．頂面
232．．．切割側面
240．．．半切溝槽
241．．．側邊
251．．．第一電磁遮蔽層
252．．．第二電磁遮蔽層
260．．．銲球
S．．．封膠體切除間隙
W．．．半切溝槽之寬度

Claims (8)

  1. 一種形成雙面電磁遮蔽層之半導體封裝方法，包含：提供一基板母片，該基板母片係具有一上表面與一下表面，該基板母片係包含複數個基板單元以及複數個在該些基板單元之間之切割道，該下表面於每一基板單元之角隅處係設有一接地連接之對位標記；設置複數個晶片於該些基板單元上；形成一封膠體於該基板母片之該上表面，以連續覆蓋該些基板單元與該些切割道；由該基板母片之該下表面形成複數個半切溝槽，係沿著該些切割道而形成並至少貫穿該基板母片；圖案化形成一第一電磁遮蔽層於該基板母片之該下表面，以覆蓋連接至該對位標記，並且該第一電磁遮蔽層係更形成於該些半切溝槽內，其中該第一電磁遮蔽層係完全覆蓋該對位標記並在該下表面形成有與該對位標記相同之一致形狀；沿著該些切割道之位置單體化切割該封膠體，以使該些基板單元分離為複數個半導體封裝構造；以及形成一第二電磁遮蔽層於單離後半導體封裝構造之封膠體之一頂面與複數個切割側面，並且該第二電磁遮蔽層更連接至該第一電磁遮蔽層。
  2. 根據申請專利範圍第1項之形成雙面電磁遮蔽層之 半導體封裝方法，其中該對位標記係為三角形並且只形成於每一基板單元中複數個角隅之其中之一。
  3. 根據申請專利範圍第1項之形成雙面電磁遮蔽層之半導體封裝方法，其中該基板母片之該下表面係設有複數個外接墊，係不被該第一電磁遮蔽層所覆蓋，並且在上述圖案化形成該第一電磁遮蔽層之步驟之後與上述單體化切割該封膠體之步驟之前，該方法另包含：設置複數個銲球於該些外接墊。
  4. 根據申請專利範圍第1、2或3項之形成雙面電磁遮蔽層之半導體封裝方法，其中前述單體化切割之封膠體切除間隙係小於對應半切溝槽之寬度減去該第一電磁遮蔽層之厚度值，以保留位在該些半切溝槽之側邊之該第一電磁遮蔽層。
  5. 根據申請專利範圍第4項之形成雙面電磁遮蔽層之半導體封裝方法，其中該些半切溝槽之深度係不小於該基板母片之厚度但小於該封膠體之厚度。
  6. 一種形成雙面電磁遮蔽層之半導體封裝構造，包含：一基板單元，係具有一上表面與一下表面，該下表面之角隅處係設有一接地連接之對位標記；一晶片設置於該基板單元上；一封膠體，係形成於該基板母片之該上表面，以覆蓋該基板單元，其中由該下表面之側邊形成有複數個半切溝槽之側邊；一第一電磁遮蔽層，係圖案化形成於該下表面，以 覆蓋連接至該對位標記，並且該第一電磁遮蔽層係更形成於該些半切溝槽之側邊，其中該第一電磁遮蔽層係完全覆蓋該對位標記並在該下表面形成有與該對位標記相同之一致形狀；以及一第二電磁遮蔽層，係形成於該封膠體之一頂面與複數個切割側面，並且該第二電磁遮蔽層更連接至該第一電磁遮蔽層。
  7. 根據申請專利範圍第6項之形成雙面電磁遮蔽層之半導體封裝構造，其中該對位標記係為三角形並且只形成於每一基板單元中複數個角隅之其中之一。
  8. 根據申請專利範圍第6或7項之形成雙面電磁遮蔽層之半導體封裝構造，其中該下表面係設有複數個外接墊，係不被該第一電磁遮蔽層所覆蓋，該半導體封裝構造係另包含複數個銲球，係設置於該些外接墊。
TW100115358A 2011-05-02 2011-05-02 形成雙面電磁遮蔽層之半導體封裝方法及構造 TWI417040B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW100115358A TWI417040B (zh) 2011-05-02 2011-05-02 形成雙面電磁遮蔽層之半導體封裝方法及構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100115358A TWI417040B (zh) 2011-05-02 2011-05-02 形成雙面電磁遮蔽層之半導體封裝方法及構造

Publications (2)

Publication Number Publication Date
TW201247093A TW201247093A (en) 2012-11-16
TWI417040B true TWI417040B (zh) 2013-11-21

Family

ID=48094702

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100115358A TWI417040B (zh) 2011-05-02 2011-05-02 形成雙面電磁遮蔽層之半導體封裝方法及構造

Country Status (1)

Country Link
TW (1) TWI417040B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI554196B (zh) * 2013-07-31 2016-10-11 環旭電子股份有限公司 電子封裝模組及其製造方法
CN104347595B (zh) * 2013-07-31 2017-04-12 环旭电子股份有限公司 电子封装模块及其制造方法
US10103125B2 (en) * 2016-11-28 2018-10-16 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure and method for forming the same
KR101992263B1 (ko) * 2017-11-01 2019-06-25 박경화 반도체 패키지 재활용 방법 및 재활용 반도체 패키지
CN109755105A (zh) * 2017-11-01 2019-05-14 朴京花 半导体封装回收利用方法、回收利用半导体封装以及夹具

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200847383A (en) * 2007-05-30 2008-12-01 Advanced Semiconductor Eng EMI shielded semiconductor package and method for manufacturing the same
TW201101452A (en) * 2009-06-22 2011-01-01 Advanced Semiconductor Eng Semiconductor device packages with electromagnetic interference shielding

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200847383A (en) * 2007-05-30 2008-12-01 Advanced Semiconductor Eng EMI shielded semiconductor package and method for manufacturing the same
TW201101452A (en) * 2009-06-22 2011-01-01 Advanced Semiconductor Eng Semiconductor device packages with electromagnetic interference shielding

Also Published As

Publication number Publication date
TW201247093A (en) 2012-11-16

Similar Documents

Publication Publication Date Title
TWI606563B (zh) 薄型晶片堆疊封裝構造及其製造方法
JP5400094B2 (ja) 半導体パッケージ及びその実装方法
JP5215605B2 (ja) 半導体装置の製造方法
JP5215587B2 (ja) 半導体装置
WO2017114323A1 (zh) 封装结构、电子设备及封装方法
US10818637B2 (en) Thin bonded interposer package
US20080157328A1 (en) Semiconductor device and method for manufacturing same
TW200416787A (en) Semiconductor stacked multi-package module having inverted second package
US9490221B2 (en) Semiconductor device having multiple magnetic shield members
TW201501226A (zh) 半導體封裝及封裝半導體裝置之方法
JP2008277570A (ja) 半導体装置及びその製造方法
TWI420630B (zh) 半導體封裝結構與半導體封裝製程
TWI582919B (zh) 無基板扇出型多晶片封裝構造及其製造方法
TW201715621A (zh) 模封互連基板及其製造方法
TWI417040B (zh) 形成雙面電磁遮蔽層之半導體封裝方法及構造
CN106560917A (zh) 半导体封装结构
TWI380424B (en) Window type semiconductor package
TW201239998A (en) Method for mold array process to prevent peripheries of substrate exposed
US8872329B1 (en) Extended landing pad substrate package structure and method
US20140077387A1 (en) Semiconductor package and fabrication method thereof
TWI509759B (zh) 切割道在散熱片之無基板封裝構造及其製造方法
US20150091154A1 (en) Substrateless packages with scribe disposed on heat spreader
US9190354B2 (en) Semiconductor device and manufacturing method of the same
TW202103271A (zh) 電子封裝件及其製法
US11227814B2 (en) Three-dimensional semiconductor package with partially overlapping chips and manufacturing method thereof

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees