TWI509759B - 切割道在散熱片之無基板封裝構造及其製造方法 - Google Patents
切割道在散熱片之無基板封裝構造及其製造方法 Download PDFInfo
- Publication number
- TWI509759B TWI509759B TW102129702A TW102129702A TWI509759B TW I509759 B TWI509759 B TW I509759B TW 102129702 A TW102129702 A TW 102129702A TW 102129702 A TW102129702 A TW 102129702A TW I509759 B TWI509759 B TW I509759B
- Authority
- TW
- Taiwan
- Prior art keywords
- heat sink
- wafer
- package structure
- pads
- substrate
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
本發明係有關於半導體封裝構造,特別係有關於一種切割道在散熱片之無基板封裝構造及其製造方法。
近來散熱型覆晶封裝構造逐漸被普遍使用,其係在覆晶封裝構造之封膠體外表面貼附一散熱片,目前有兩種習知結構。其一作法為在覆晶接合與模封封裝之後黏附一散熱片,使用導熱介面材料(TIM)連接散熱片與封膠體外表面,但散熱片外置方式將導致封裝成本較高且對於封裝構造的翹曲度必須在特殊的控制下;另一作法為在覆晶接合之後與在模封封裝之前先在基板上固定散熱片,再置入模具模穴,進行模封以形成封膠體在基板與散熱片之間,封膠體直接貼附散熱片之內表面,散熱片內置方式對於散熱片與基板兩者的水平度要求甚高,基板的些許翹曲都會造成溢膠在散熱片之外表面。此外,習知基板係以線路層的定位標記作為單體化切割的定位基準點。
中華民國發明專利編號I245350號揭示「具增層結構之半導體封裝件及其製法」,一種具增層結構之晶圓級半導體封裝構造,包括硬質底座、固定於硬質底座上且具貫穿孔之硬質框架(Frame)以及收納於硬質框架之貫穿孔中之晶片,並且在晶片與硬質框架間之間隙中充填有介
質(Interface),一增層結構形成於晶片與硬質框架上且與晶片電性連接,以取代基板。其中,硬質底座之材質係可為金屬材料。雖然省略了習知覆晶封裝類型之基板與底部填充膠之設置,卻也增加了硬質框架、介質與增層結構之設置。並且,由於缺乏基板,故不具有單體化切割的定位基準點,在增層結構形成之後,難以執行準確的單體化切割。
為了解決上述之問題,本發明之主要目的係在於提供一種切割道在散熱片之無基板封裝構造及其製造方法,可省略基板與底部填充膠之設置成本並具有應用於單體化切割的良好定位效果,更能符合底面積(footprint)尺寸微小化與高散熱性之要求。
本發明之次一目的係在於提供一種切割道在散熱片之無基板封裝構造及其製造方法,完全沒有習知散熱片與基板兩者水平度誤差造成的模封溢膠、封裝翹曲與熱阻增加之問題,並可節省封裝成本。
本發明之再一目的係在於提供一種切割道在散熱片之無基板封裝構造及其製造方法,改善在單體化切割與/或產品運算作動之過程習知散熱片易由封膠體頂面剝離的問題。
本發明的目的及解決其技術問題是採用以下技術方案來實現的。本發明揭示一種切割道在散熱片之無基板封裝構造,主要包含一散熱片、一晶片以及一封膠體。該散熱片係具有一散熱面與一黏晶面,該散熱面係形成有複數個切割道凹槽,該些切割道凹槽內係設有複數個第一開孔,以使該些切割道凹槽連通至該黏晶面。該晶片係設置於該散熱片之該黏晶面上,該晶片在遠離該散熱片之一第一表面係設有複數個外接墊。該封膠體係形成於該散熱
片之該黏晶面上,以密封該晶片但不覆蓋該些外接墊,並且該封膠體係經由填入該些第一開孔而流佈於該些切割道凹槽內,以構成一顯露在該散熱面之切割道圖形。本發明另揭示該無基板封裝構造之製造方法。
本發明的目的及解決其技術問題還可採用以下技術措施進一步實現。
在前述之無基板封裝構造中,該些切割道凹槽係可相互連通成一棋盤形狀之口字形。
在前述之無基板封裝構造中,該些切割道凹槽係可被對切成一位於該散熱片周邊之環形缺口。
在前述之無基板封裝構造中,該晶片係可設有一第一重配置線路層,其係電性連接該晶片之複數個銲墊至該些外接墊,使得該些外接墊之間距大於該些銲墊之間距。
在前述之無基板封裝構造中,該第一重配置線路層與該些銲墊係可形成於該晶片之該第一表面,以提供晶背至該散熱片之散熱路徑。
在前述之無基板封裝構造中,該第一重配置線路層係可形成於該晶片之該第一表面,該些銲墊係形成於該晶片之一第二表面,該晶片係更設有一在該第二表面之第二重配置線路層以及複數個貫穿該第一表面至該第二表面之矽穿孔,以電性導通該些銲墊至該第一重配置線路層,以提供由晶片主動面至該散熱片之散熱路徑。
在前述之無基板封裝構造中,可另包含有複數個外端子,係接合至該些外接墊而突出於該封膠體。
在前述之無基板封裝構造中,該封膠體在該散熱片上之厚度係可大於該晶片設置於該散熱片上之厚度,以使該封膠體覆蓋該晶片之該第一表面,並且該封膠體係
具有複數個第二開孔,以顯露該些外接墊。故該晶片能被該封膠體完整密封,得到較佳的晶片保護效果。
在前述之無基板封裝構造中,可另包含一非導電黏著層,係形成於該散熱片之該黏晶面與該晶片之一第二表面之間,可避免該晶片漏電流至該散熱片。
10‧‧‧切割工具
100‧‧‧無基板封裝構造
110‧‧‧散熱片
111‧‧‧散熱面
112‧‧‧黏晶面
113‧‧‧切割道凹槽
114‧‧‧第一開孔
120‧‧‧晶片
121‧‧‧第一表面
122‧‧‧第二表面
123‧‧‧外接墊
124‧‧‧銲墊
130‧‧‧封膠體
131‧‧‧切割道圖形
132‧‧‧第二開孔
140‧‧‧外端子
150‧‧‧非導電黏著層
161‧‧‧第一重配置線路層
200‧‧‧無基板封裝構造
262‧‧‧第二重配置線路層
263‧‧‧矽穿孔
第1圖:依據本發明之第一具體實施例,一種切割道在散熱片之無基板封裝構造之截面示意圖。
第2圖:依據本發明之第一具體實施例,繪示該無基板封裝構造之晶片第一表面設有第一重配置線路層之示意圖。
第3A至3F圖:依據本發明之第一具體實施例,繪示該無基板封裝構造之製造方法中各步驟之元件截面示意圖。
第4A與4B圖:依據本發明之第一具體實施例,繪示該無基板封裝製程中已承載晶片之散熱片在未單體化切割前之立體示意圖與其黏晶面之示意圖。
第5圖:依據本發明之第一具體實施例,沿第4A圖5-5剖線之散熱片在未單體化切割前之截面示意圖。
第6圖:依據本發明之第二具體實施例,另一種切割道在散熱片之無基板封裝構造之截面示意圖。
以下將配合所附圖示詳細說明本發明之實施例,然應注意的是,該些圖示均為簡化之示意圖,僅以示意方法來說明本發明之基本架構或實施方法,故僅顯示與
本案有關之元件與組合關係,圖中所顯示之元件並非以實際實施之數目、形狀、尺寸做等比例繪製,某些尺寸比例與其他相關尺寸比例或已誇張或是簡化處理,以提供更清楚的描述。實際實施之數目、形狀及尺寸比例為一種選置性之設計,詳細之元件佈局可能更為複雜。
依據本發明之第一具體實施例,一種切割道在散熱片之無基板封裝構造舉例說明於第1圖之截面示意圖。該無基板封裝構造100係主要包含一散熱片110、一晶片120以及一封膠體130。該晶片120係具有一第一表面121與一第二表面122,其中該第一表面121係具體可為晶背,該第二表面122係具體可為晶片主動面,第2圖係為該晶片之該第一表面之示意圖。該散熱片110係具有一散熱面111與一黏晶面112,第4A與4B圖分別為該散熱片在未單體化切割前之立體示意圖與其黏晶面之示意圖。第5圖係為該散熱片沿第4A圖5-5剖線在未單體化切割前之截面示意圖。
該散熱片110係可為一表面鍍鎳之銅金屬片。該散熱片110之該散熱面111係形成有複數個切割道凹槽113。該些切割道凹槽113之深度約為該散熱片110之一半厚度或更少。該些切割道凹槽113內係設有複數個第一開孔114,以使該些切割道凹槽113連通至該黏晶面112。在本結構中,該些切割道凹槽113係可相互連通成一棋盤形狀之口字形。該些第一開孔114係可為槽孔型態(如第4A與4B圖所示)。在一具體結構中,該些切割道凹槽113係可被對切成一位於該散熱片110周邊之環形缺口。
該晶片120係為一具有積體電路之半導體基板。該晶片120係設置於該散熱片110之該黏晶面112上,該晶片120在遠離該散熱片110之一第一表面121係設有
複數個外接墊123。再如第1及2圖所示,該晶片120係可設有一第一重配置線路層161,其係電性連接該晶片120之複數個銲墊124至該些外接墊123,使得該些外接墊123之間距大於該些銲墊124之間距。其中,該些銲墊124係為該晶片120之主動面上積體電路元件之原始設計端點。該第一重配置線路層161係以積體電路製程的物理氣相沉積、化學氣相沉積、濺鍍或電鍍等技術配合晶圓級蝕刻操作直接形成於該晶片120上。此外,該第一重配置線路層161與該些銲墊124係可形成於該晶片120之該第一表面121,以提供晶背至該散熱片110之散熱路徑。在一具體結構中,該無基板封裝構造100係可另包含一非導電黏著層150,例如環氧黏膠或PI膠帶,係形成於該散熱片110之該黏晶面112與該晶片120之一第二表面122之間,可避免該晶片120漏電流至該散熱片110。然而,非限定地,該晶片120與該散熱片110之間亦可為一導電黏著層,例如金-矽或鋁-矽等共晶接合層(eutectic bonding layer),故具有更好的導熱效能。
該封膠體130係可為一種模封形成之熱固性或光固性電絕緣材料,常見為模封環氧化合物(EMC),但非限定地,該封膠體130亦可為印刷或點膠方式形成。該封膠體130係形成於該散熱片110之該黏晶面112上,以密封該晶片120但不覆蓋該些外接墊123,並且該封膠體130係經由填入該些第一開孔114而流佈於該些切割道凹槽113內,以構成一顯露在該散熱面111之切割道圖形131。由於該散熱片110之金屬光澤與由該封膠體130構成之切割道圖形131之膠體顏色兩者差異甚大,可由一光學檢測機快速判斷出單體化切割之切割路徑,故可省略習知基板線路層的定位標記。
較佳地,該封膠體130在該散熱片110上之厚度係可大於該晶片120設置於該散熱片110上之厚度,以使該封膠體130覆蓋該晶片120之該第一表面121,並且該封膠體130係具有複數個第二開孔132,以顯露該些外接墊123。故該晶片120能被該封膠體130完整密封,得到較佳的晶片保護效果。
此外,該無基板封裝構造100係可另包含有複數個外端子140,係可通過該些第二開孔132接合至該些外接墊123並且突出於該封膠體130。該些外端子140係可為銲球,或者亦可為凸柱、導電膠、或銲料。
因此,本發明在第一具體實施例所提供一種切割道在散熱片之無基板封裝構造及其製造方法,可省略基板與底部填充膠之設置成本並具有應用於單體化切割的良好定位效果,更能符合底面積(footprint)尺寸微小化與高散熱性之要求。該無基板封裝構造100完全沒有習知散熱片與基板兩者水平度誤差造成的模封溢膠、封裝翹曲與熱阻增加之問題,並可節省封裝成本。此外,該無基板封裝構造100亦可改善在單體化切割與/或產品運算作動之過程習知散熱片易由封膠體頂面剝離的問題。
於第3A至3F圖中,本發明另揭示該無基板封裝構造100之製造方法。首先,如第3A圖所示並配合參閱第4A、4B與5圖,提供一散熱片110,係具有一散熱面111與一黏晶面112,該散熱面111係形成有複數個切割道凹槽113,該些切割道凹槽113內係設有複數個第一開孔114,以連通至該黏晶面112。在第3A圖中雖繪示該些切割道凹槽113之槽寬係大於該些第一開孔114之孔寬,乃是為了方便理解該些第一開孔114位於該些切割道凹槽113之底部並可清楚以圖面表示出兩者凹槽與開孔之不
同,然而在一實際應用中,該些切割道凹槽113之槽寬與該些第一開孔114之孔寬係可為相同(如第4A圖所示)。之後,如第3B圖所示,藉由一非導電黏著層150設置一晶片120於該散熱片110之該黏晶面112上,該晶片120在遠離該散熱片110之一第一表面121係設有複數個外接墊123,故不需要習知承載晶片之電路基板。之後,如第3C圖所示,可利用轉移模封方法形成一封膠體130於該散熱片110之該黏晶面112上,以密封該晶片120,並且該封膠體130係經由填入該些第一開孔114而流佈於該些切割道凹槽113內,以構成一顯露在該散熱面111之切割道圖形131,在本步驟中,該些切割道凹槽113內之該封膠體130係可相互連通成一棋盤形狀之切割道圖形131。此外,在本實施例中,該封膠體130在該散熱片110上之厚度係可大於該晶片120設置於該散熱片110上之厚度,以使該封膠體130完整覆蓋該晶片120之該第一表面121。之後,如第3D圖所示,以穿透模封通孔(Through Mold Via,TMV)技術形成該封膠體130之複數個第二開孔132,以使該封膠體130不覆蓋該些外接墊123。之後,如第3E圖所示,可利用植球迴焊技術將複數個外端子140接合至該些外接墊123而突出於該封膠體130;在一變化實施例中,亦可先接合該些外端子140,再形成該封膠體130,而該封膠體130係可為印刷或點膠方式形成。最後,如第3F圖所示,以例如鋸切刀輪或是雷射光切割器之切割工具10,沿著該切割道圖形131之中心切割該散熱片110與該封膠體130,以進行單體化切割(singulation),便可製作出如第1圖所示之切割道在散熱片之無基板封裝構造100。
依據本發明之第二具體實施例,另一種切割道在散熱片之無基板封裝構造100舉例說明於第6圖之截面
示意圖。該無基板封裝構造100係主要包含一散熱片110、一晶片120以及一封膠體130。該晶片120係具有一第一表面121與一第二表面122,其中該第一表面121係具體可為晶背,該第二表面122係具體可為晶片主動面。該散熱片110係具有一散熱面111與一黏晶面112。該散熱片110之該散熱面111係形成有複數個切割道凹槽113,該些切割道凹槽113內係設有複數個第一開孔114,以使該些切割道凹槽113連通至該黏晶面112。該晶片120係設置於該散熱片110之該黏晶面112上,該晶片120在遠離該散熱片110之該第一表面121係設有複數個外接墊123。該封膠體130係形成於該散熱片110之該黏晶面112上,以密封該晶片120但不覆蓋該些外接墊123,並且該封膠體130係經由填入該些第一開孔114而流佈於該些切割道凹槽113內,以構成一顯露在該散熱面111之切割道圖形131。
在本實施例中,該晶片120係可設有一第一重配置線路層161,其係電性連接該晶片120之複數個銲墊124至該些外接墊123,使得該些外接墊123之間距大於該些銲墊124之間距。更具體地,該第一重配置線路層161係可形成於該晶片120之該第一表面121,該些銲墊124係形成於該晶片120之一第二表面122,該晶片120係更設有一在該第二表面122之第二重配置線路層262以及複數個貫穿該第一表面121至該第二表面122之矽穿孔263,以電性導通該些銲墊124至該第一重配置線路層161,以提供由晶片主動面至該散熱片110之散熱路徑。
因此,本發明在第二具體實施例所提供一種切割道在散熱片之無基板封裝構造,可省略基板與底部填充膠之設置成本並具有應用於單體化切割的良好定位效果,更能符合底面積(footprint)尺寸微小化與高散熱性之要求。
以上所述,僅是本發明的較佳實施例而已,並非對本發明作任何形式上的限制,雖然本發明已以較佳實施例揭露如上,然而並非用以限定本發明,任何熟悉本項技術者,在不脫離本發明之技術範圍內,所作的任何簡單修改、等效性變化與修飾,均仍屬於本發明的技術範圍內。
100‧‧‧無基板封裝構造
110‧‧‧散熱片
111‧‧‧散熱面
112‧‧‧黏晶面
113‧‧‧切割道凹槽
114‧‧‧第一開孔
120‧‧‧晶片
121‧‧‧第一表面
122‧‧‧第二表面
123‧‧‧外接墊
124‧‧‧銲墊
130‧‧‧封膠體
131‧‧‧切割道圖形
132‧‧‧第二開孔
140‧‧‧外端子
150‧‧‧非導電黏著層
161‧‧‧第一重配置線路層
Claims (10)
- 一種切割道在散熱片之無基板封裝構造,主要包含:一散熱片,係具有一散熱面與一黏晶面,該散熱面係形成有複數個切割道凹槽,該些切割道凹槽內係設有複數個第一開孔,以使該些切割道凹槽連通至該黏晶面;一晶片,係設置於該散熱片之該黏晶面上,該晶片在遠離該散熱片之一第一表面係設有複數個外接墊;以及一封膠體,係形成於該散熱片之該黏晶面上,以密封該晶片但不覆蓋該些外接墊,並且該封膠體係經由填入該些第一開孔而流佈於該些切割道凹槽內,以構成一顯露在該散熱面之切割道圖形。
- 依據申請專利範圍第1項之切割道在散熱片之無基板封裝構造,其中該些切割道凹槽係相互連通成一棋盤形狀之口字形。
- 依據申請專利範圍第2項之切割道在散熱片之無基板封裝構造,其中該些切割道凹槽係被對切成一位於該散熱片周邊之環形缺口。
- 依據申請專利範圍第1項之切割道在散熱片之無基板封裝構造,其中該晶片係設有一第一重配置線路層,其係電性連接該晶片之複數個銲墊至該些外接墊。
- 依據申請專利範圍第4項之切割道在散熱片之無基板封裝構造,其中該第一重配置線路層與該些銲墊係形成於該晶片之該第一表面。
- 依據申請專利範圍第4項之切割道在散熱片之無基板封裝構造,其中該第一重配置線路層係形成於該晶片之該第一表面,該些銲墊係形成於該晶片之一第二表 面,該晶片係更設有一在該第二表面之第二重配置線路層以及複數個貫穿該第一表面至該第二表面之矽穿孔,以電性導通該些銲墊至該第一重配置線路層。
- 依據申請專利範圍第1項之切割道在散熱片之無基板封裝構造,另包含有複數個外端子,係接合至該些外接墊而突出於該封膠體。
- 依據申請專利範圍第1項之切割道在散熱片之無基板封裝構造,其中該封膠體在該散熱片上之厚度係大於該晶片設置於該散熱片上之厚度,以使該封膠體覆蓋該晶片之該第一表面,並且該封膠體係具有複數個第二開孔,以顯露該些外接墊。
- 依據申請專利範圍第1項之切割道在散熱片之無基板封裝構造,另包含一非導電黏著層,係形成於該散熱片之該黏晶面與該晶片之一第二表面之間。
- 一種切割道在散熱片之無基板封裝構造之製造方法,至少包含以下之步驟:提供一散熱片,係具有一散熱面與一黏晶面,該散熱面係形成有複數個切割道凹槽,該些切割道凹槽內係設有複數個第一開孔,以連通至該黏晶面;設置一晶片於該散熱片之該黏晶面上,該晶片在遠離該散熱片之一第一表面係設有複數個外接墊;以及形成一封膠體於該散熱片之該黏晶面上,以密封該晶片但不覆蓋該些外接墊,並且該封膠體係經由填入該些第一開孔而流佈於該些切割道凹槽內,以構成一顯露在該散熱面之切割道圖形。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102129702A TWI509759B (zh) | 2013-08-19 | 2013-08-19 | 切割道在散熱片之無基板封裝構造及其製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102129702A TWI509759B (zh) | 2013-08-19 | 2013-08-19 | 切割道在散熱片之無基板封裝構造及其製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201508875A TW201508875A (zh) | 2015-03-01 |
TWI509759B true TWI509759B (zh) | 2015-11-21 |
Family
ID=53186333
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102129702A TWI509759B (zh) | 2013-08-19 | 2013-08-19 | 切割道在散熱片之無基板封裝構造及其製造方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI509759B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106298695B (zh) | 2015-06-05 | 2019-05-10 | 台达电子工业股份有限公司 | 封装模组、封装模组堆叠结构及其制作方法 |
CN105655310B (zh) * | 2015-12-31 | 2018-08-14 | 华为技术有限公司 | 封装结构、电子设备及封装方法 |
TWI705547B (zh) * | 2019-03-12 | 2020-09-21 | 力成科技股份有限公司 | 晶片封裝結構及其製造方法 |
KR102629840B1 (ko) * | 2019-10-15 | 2024-01-25 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200926365A (en) * | 2007-12-03 | 2009-06-16 | Powertech Technology Inc | Wafer level chip scale package and method for fabricating the same |
TW201216416A (en) * | 2010-10-12 | 2012-04-16 | Powertech Technology Inc | Semiconductor package with reinforced base |
TW201239998A (en) * | 2011-03-16 | 2012-10-01 | Walton Advanced Eng Inc | Method for mold array process to prevent peripheries of substrate exposed |
US20130095586A1 (en) * | 2011-10-13 | 2013-04-18 | Eui-seok Kim | Method of cutting light emitting element packages employing ceramic substrate, and method of cutting multilayered object |
-
2013
- 2013-08-19 TW TW102129702A patent/TWI509759B/zh active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200926365A (en) * | 2007-12-03 | 2009-06-16 | Powertech Technology Inc | Wafer level chip scale package and method for fabricating the same |
TW201216416A (en) * | 2010-10-12 | 2012-04-16 | Powertech Technology Inc | Semiconductor package with reinforced base |
TW201239998A (en) * | 2011-03-16 | 2012-10-01 | Walton Advanced Eng Inc | Method for mold array process to prevent peripheries of substrate exposed |
US20130095586A1 (en) * | 2011-10-13 | 2013-04-18 | Eui-seok Kim | Method of cutting light emitting element packages employing ceramic substrate, and method of cutting multilayered object |
Also Published As
Publication number | Publication date |
---|---|
TW201508875A (zh) | 2015-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102194804B (zh) | 封装结构 | |
KR102239259B1 (ko) | 고효율 열 경로 및 몰딩된 언더필을 구비한 적층형 반도체 다이 조립체 | |
TWI506689B (zh) | 半導體裝置之製造方法 | |
CN104037153B (zh) | 3d封装件及其形成方法 | |
TWI508255B (zh) | 散熱型覆晶封裝構造 | |
TWI514542B (zh) | 具有圍繞矽穿封裝孔(TPV)的末端部分之開口的晶粒封裝及使用該晶粒封裝之層疊封裝(PoP) | |
CN109427702A (zh) | 散热器件和方法 | |
JP4539773B2 (ja) | 半導体装置およびその製造方法 | |
US20180190562A1 (en) | Electronic device having a grooved chip | |
US8058706B2 (en) | Delamination resistant packaged die having support and shaped die having protruding lip on support | |
US9548220B2 (en) | Method of fabricating semiconductor package having an interposer structure | |
US20200203246A1 (en) | Chip package | |
CN111244050B (zh) | 芯片级集成微流体散热模块及制备方法 | |
TWI509759B (zh) | 切割道在散熱片之無基板封裝構造及其製造方法 | |
JP2022027650A (ja) | 液体冷却リッドを含むパッケージ半導体装置及び形成方法 | |
JP2010232471A (ja) | 半導体装置の製造方法および半導体装置 | |
US11380601B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
TWI417040B (zh) | 形成雙面電磁遮蔽層之半導體封裝方法及構造 | |
US20150091154A1 (en) | Substrateless packages with scribe disposed on heat spreader | |
US11075186B2 (en) | Semiconductor package | |
US9559036B1 (en) | Integrated circuit package with plated heat spreader | |
US20220344175A1 (en) | Flip chip package unit and associated packaging method | |
CN110729204A (zh) | 半导体衬底、半导体封装及其形成方法 | |
CN113451244A (zh) | 双面散热的mosfet封装结构及其制造方法 | |
JP2015070146A (ja) | 半導体装置 |