TWI508255B - 散熱型覆晶封裝構造 - Google Patents

散熱型覆晶封裝構造 Download PDF

Info

Publication number
TWI508255B
TWI508255B TW102123545A TW102123545A TWI508255B TW I508255 B TWI508255 B TW I508255B TW 102123545 A TW102123545 A TW 102123545A TW 102123545 A TW102123545 A TW 102123545A TW I508255 B TWI508255 B TW I508255B
Authority
TW
Taiwan
Prior art keywords
heat
wafer
chip package
package structure
heat sink
Prior art date
Application number
TW102123545A
Other languages
English (en)
Other versions
TW201503315A (zh
Inventor
Shou Chian Hsu
Hiroyuki Fujishima
Original Assignee
Powertech Technology Inc
Mocrotech Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powertech Technology Inc, Mocrotech Technology Inc filed Critical Powertech Technology Inc
Priority to TW102123545A priority Critical patent/TWI508255B/zh
Publication of TW201503315A publication Critical patent/TW201503315A/zh
Application granted granted Critical
Publication of TWI508255B publication Critical patent/TWI508255B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

散熱型覆晶封裝構造
本發明係有關於半導體封裝技術，特別係有關於一種散熱型覆晶封裝構造。
熱介面材料(thermal interface material,TIM)是一種高導熱膠體材料，普遍使用於發熱源與散熱片之間的熱耦合黏貼。然而當熱介面材料使用於覆晶封裝構造時，熱介面材料本身仍有些許熱阻特性，故熱介面材料的厚度需要越薄越好，才能發揮所預期的導熱效果，但這將造成覆晶封裝構造的製作技術困難度與封裝成本之提高。並且，熱介面材料的黏著力並不強，容易由覆晶晶片上表面剝離或位移。雖然習知一種散熱器可由平面板片狀變更為具有周邊下彎之結合環以黏合至基板的型態，但運用於覆晶封裝構造時，會妨礙底部填充膠體的形成，並且基板之表面尺寸需要在周邊預留不被底部填充膠體沾黏且可安裝散熱器之下彎結合環之空間，而具有結合環之蓋形散熱器之材料成本亦高於平板狀之散熱片。
為了解決上述之問題，本發明之主要目的係在於提供一種散熱型覆晶封裝構造，用以改善傳統散熱片以熱介面材料(TIM)貼附於覆晶晶片上表面所造成的易於剝離與材料成本增加之問題。
本發明之次一目的係在於提供一種散熱型覆晶封裝構造，用以確保散熱片在覆晶晶片上的水平度。
本發明的目的及解決其技術問題是採用以下技術方案來實現的。本發明揭示一種散熱型覆晶封裝構造，包含一基板、至少一設置於該基板上之晶片、以及一散熱片。該晶片係具有一第一表面與一第二表面，複數個凸塊係突出地設置於該第一表面，以接合至該基板，複數個導熱孔係埋設於該晶片內並具有顯露於該第二表面之複數個端部。該散熱片之內表面係設置有複數個導熱柱，該些導熱柱係熱耦合連接至該些導熱孔之該些端部。
本發明的目的及解決其技術問題還可採用以下技術措施進一步實現。
在前述之散熱型覆晶封裝構造中，可另包含有一第一填充膠體與一第二填充膠體，該第一填充膠體係形成於該基板與該晶片之間，以密封該些凸塊，該第二填充膠體係形成於該晶片與該散熱片之間，以密封該些導熱柱。因此，該第一填充膠體與該第二填充膠體可在一底部填充製程中同時形成，該散熱片可穩固地結合於該晶片上。
在前述之散熱型覆晶封裝構造中，可另包含有一模封膠體，係形成於該基板上，以密封該第一填充膠體與該第二填充膠體，但不覆蓋該散熱片之一外表面。利用該些導熱柱之接合與該第二填充膠體之黏著以增進該散熱片與該晶片之結合力，該模封膠體之模封灌膠壓力並不會造成該散熱片之位移，並且在該些導熱柱之固定間隙維持下該散熱片在該晶片上的水平度良好，該模封膠體不會溢膠污染到該散熱片之該外表面。
在前述之散熱型覆晶封裝構造中，該散熱片之尺寸係可不大於該晶片之尺寸，以使該模封膠體包覆該散 熱片之周邊，以覆蓋該散熱片之可能毛邊並能以晶粒取放方式安裝該散熱片。
在前述之散熱型覆晶封裝構造中，該些導熱柱 係可為等間距地佈滿該散熱片之該內表面，以使一或更多的導熱柱接觸到該晶片之該第二表面。故該些導熱柱呈無對位方向性，可在一大面積金屬板中裁出所欲尺寸之散熱片。
在前述之散熱型覆晶封裝構造中，該晶片內係 可設置有複數個矽穿孔，該些矽穿孔係電性導通至對應之凸塊，並與對應之導熱柱熱耦合連接。故可在具矽穿孔(TSV)之晶片堆疊體(chip cube)上安裝散熱片。
在前述之散熱型覆晶封裝構造中，該些導熱孔 係可為非連通地接近該第一表面，以避免該些導熱孔連接到訊號作用之凸塊。
在前述之散熱型覆晶封裝構造中，該些導熱柱 係可縱向對準地結合於該些導熱孔，以達到直接焊著之熱耦合連接。
在前述之散熱型覆晶封裝構造中，該晶片之該 第二表面係可覆蓋有一金屬平面，其係熱耦合連接至該些導熱孔之該些端部，該些導熱柱係非對準於該些導熱孔之方式接合至該金屬平面，故該些導熱柱之尺寸、形狀與數量可不需要對應於該些導熱孔。
在前述之散熱型覆晶封裝構造中，該晶片之該 第二表面係可為一非主動表面，以利鋪設該金屬平面及其下方之絕緣層。
100‧‧‧散熱型覆晶封裝構造
110‧‧‧基板
111‧‧‧接合墊
120‧‧‧晶片
121‧‧‧第一表面
122‧‧‧第二表面
123‧‧‧凸塊
124‧‧‧導熱孔
125‧‧‧端部
126‧‧‧保護層
127‧‧‧絕緣層
128‧‧‧銲料
129‧‧‧銲墊
130‧‧‧散熱片
131‧‧‧導熱柱
132‧‧‧內表面
133‧‧‧外表面
134‧‧‧接合劑
140‧‧‧第一填充膠體
150‧‧‧第二填充膠體
160‧‧‧模封膠體
170‧‧‧銲球
200‧‧‧散熱型覆晶封裝構造
280‧‧‧金屬平面
300‧‧‧散熱型覆晶封裝構造
380‧‧‧矽穿孔
391、392、393‧‧‧晶片
第1圖：依據本發明之第一具體實施例，一種散熱型覆 晶封裝構造之截面示意圖。
第2圖：依據本發明之第一具體實施例，該散熱型覆晶封裝構造之立體示意圖。
第3圖：依據本發明之第一具體實施例，繪示該散熱型覆晶封裝構造之散熱片結合在晶片上之立體示意圖。
第4A至4D圖：依據本發明之第一具體實施例，繪示該散熱型覆晶封裝構造之製造方法中各步驟之元件截面示意圖。
第5圖：依據本發明之第二具體實施例，另一種散熱型覆晶封裝構造之截面示意圖。
第6圖：依據本發明之第三具體實施例，另一種散熱型覆晶封裝構造之截面示意圖。
以下將配合所附圖示詳細說明本發明之實施例，然應注意的是，該些圖示均為簡化之示意圖，僅以示意方法來說明本發明之基本架構或實施方法，故僅顯示與本案有關之元件與組合關係，圖中所顯示之元件並非以實際實施之數目、形狀、尺寸做等比例繪製，某些尺寸比例與其他相關尺寸比例或已誇張或是簡化處理，以提供更清楚的描述。實際實施之數目、形狀及尺寸比例為一種選置性之設計，詳細之元件佈局可能更為複雜。
依據本發明之第一具體實施例，一種散熱型覆晶封裝構造舉例說明於第1圖之截面示意圖、第2圖之立體示意圖、第3圖為其散熱片結合在晶片上之立體示意圖、以及第4A至4D圖繪示其製造方法中各步驟之元件截面示意圖。該散熱型覆晶封裝構造100係包含一基板110、至少一設置於該基板110上之晶片120、以及一設置於該 晶片120上之散熱片130。該基板110係可為一半導體封裝之晶片載板並具有晶片導電連接之傳輸路徑。
該晶片120係具有一第一表面121與一第二表 面122，複數個凸塊123係突出地設置於該第一表面121，以供接合至該基板110之複數個接合墊111。在本實施例中，該第一表面121係可為一形成有積體電路元件之主動表面，其表面係覆蓋有一保護層126，該些凸塊123係可為端面形成有銲料之導電柱，例如端面設置有錫銀等無鉛銲料之銅柱(Cu pillar)。複數個導熱孔124係埋設於該晶片120內並具有顯露於該第二表面122之複數個端部125。該晶片120在鑽設該些導熱孔124預定位置之開孔之後，可先在孔底與孔壁沉積上一層絕緣層127再於孔內電鍍形成導熱性良好之金屬，例如銅，以形成該些導熱孔124。
在一具體結構中，該些導熱孔124係可為非連 通地接近該第一表面121，以避免該些導熱孔124連接到訊號作用之凸塊123。例如，該些導熱孔124之深度係貫穿該晶片120之半導體層之三分之二以上，可停止於該保護層126且不與該些凸塊123下方之銲墊129電性連接。
該散熱片130之主體係為平板狀並且應具有優 於該晶片120之導熱係數。該散熱片130之內表面132係設置有複數個導熱柱131，該些導熱柱131係熱耦合連接至該些導熱孔124之該些端部125。在本較佳實施例中，該些導熱柱131係可縱向對準地結合於該些導熱孔124，以達到直接焊著之熱耦合連接，故該些導熱柱131能以銲料接合之方式結合該些導熱孔124之該些端部125。而該散熱片130之尺寸係可不大於該晶片120之尺寸，以使一模封膠體160能包覆該散熱片130之周邊(如第2圖所示)，以覆蓋該散熱片130之可能毛邊並能以晶粒取放方式安裝 該散熱片130。較佳地，該些導熱柱131係可為等間距地佈滿該散熱片130之該內表面132，以使一或更多的導熱柱131接觸到該晶片120之該第二表面122。故該些導熱柱131呈無對位方向性，可在一大面積金屬板中裁出所欲尺寸之散熱片130。
如第3圖所示，該晶片120在運作時產生之熱 量可經由該些導熱孔124以及該散熱片130之該些導熱柱131快速地傳導到該散熱片130之外表面133，以進行高效率導散熱。
該散熱型覆晶封裝構造100係可另包含有一第 一填充膠體140與一第二填充膠體150，該第一填充膠體140係形成於該基板110與該晶片120之間，以密封該些凸塊123，該第二填充膠體150係形成於該晶片120與該散熱片130之間，以密封該些導熱柱131。因此，該第一填充膠體140與該第二填充膠體150可在一底部填充製程中同時形成，該散熱片130可穩固地結合於該晶片120上。 此外，該散熱型覆晶封裝構造100係可另包含有該模封膠體160，係形成於該基板110上，以密封該第一填充膠體140與該第二填充膠體150，但不覆蓋該散熱片130之外表面133。利用該些導熱柱131之接合與該第二填充膠體150之黏著以增進該散熱片130與該晶片120之結合力，該模封膠體160之模封灌膠壓力並不會造成該散熱片130之位移，並且在該些導熱柱131之固定間隙維持下該散熱片130在該晶片120上的水平度良好，該模封膠體160不會溢膠污染到該散熱片130之該外表面133。更具體地，可在該基板110之下表面設置複數個銲球170，以供對外表面接合。
因此，本發明提供之一種散熱型覆晶封裝構造 100係用以改善傳統散熱片以熱介面材料(TIM)貼附於覆晶晶片上表面所造成的易於剝離與材料成本增加之問題，並確保散熱片130在覆晶晶片120上的水平度。
關於該散熱型覆晶封裝構造100之製造方法可 參閱第4A至4D圖。如第4A圖所示，具有該些導熱孔124之晶片120係以第一表面121朝向該基板110之方式覆晶接合至該基板110，以位在該些凸塊123之端面之銲料係接合在該基板110之對應接合墊111上。可利用同一覆晶接合機，如第4B與4C圖所示，將該散熱片130接合於該晶片120之第二表面122上，該散熱片130之該些導熱柱131之端面係可預先形成有接合劑134，該接合劑134係較佳可為銲料，或可為高導熱性之導電膠、非導電膠或是金屬共晶界面，以該些接合劑134熱耦合連接該些導熱孔124之端部125。如第4D圖所示，利用點膠與毛細作用，使該第一填充膠體140形成於該基板110與該晶片120之間，以密封該些凸塊123，以及使該第二填充膠體150形成於該晶片120與該散熱片130之間，以密封該些導熱柱131。 再將該第一填充膠體140與該第二填充膠體150熱固化，以在該基板110上穩固結合該晶片120與該散熱片130。 最後，再如第1圖所示，以轉移模封技術可形成該模封膠體160於該基板110上，且該散熱片130與該晶片120兩者有良好的水平度，該模封膠體160不會溢膠污染到該散熱片130之該外表面133。
依據本發明之第二具體實施例，另一種散熱型 覆晶封裝構造舉例說明於第5圖之截面示意圖。該散熱型覆晶封裝構造200係包含一基板110、至少一設置於該基板110上之晶片120、以及一設置於該晶片120上之散熱片130。其中與第一具體實施例相同名稱與相同功能之元 件將沿用相同圖號且不予贅述其細部結構。
該晶片120係具有一第一表面121與一第二表 面122，複數個凸塊123係突出地設置於該第一表面121，以接合至該基板110，複數個導熱孔124係埋設於該晶片120內並具有顯露於該第二表面122之複數個端部125。該散熱片130之內表面132係設置有複數個導熱柱131，該些導熱柱131係熱耦合連接至該些導熱孔124之該些端部125。
在本較佳實施例中，該晶片120之該第二表面 122係可覆蓋有一金屬平面280，其係熱耦合連接至該些導熱孔124之該些端部125，該些導熱柱131係可非對準於該些導熱孔124之方式接合至該金屬平面280(如第5圖所示之導熱柱131可不對準在該些導熱孔124)，故該些導熱柱131之尺寸、形狀與數量可不需要對應於該些導熱孔124。此外，該晶片120之該第二表面122係可為一非主動表面，即無積體電路形成於該第二表面122，以利鋪設該金屬平面280及其下方之絕緣層127。其中，該絕緣層127係可形成於該晶片120之該第二表面122以及該些導熱孔124之孔壁與孔底。
因此，本發明提供之一種散熱型覆晶封裝構造 200係用以改善傳統散熱片以熱介面材料(TIM)貼附於覆晶晶片上表面所造成的易於剝離與材料成本增加之問題，並確保散熱片130在覆晶晶片120上的水平度。
依據本發明之第三具體實施例，另一種散熱型 覆晶封裝構造舉例說明於第6圖之截面示意圖。該散熱型覆晶封裝構造300係包含一基板110、至少一設置於該基板110上之晶片120、以及一設置於該晶片120上之散熱片130。其中與第一具體實施例相同名稱與相同功能之元 件將沿用相同圖號且不予贅述其細部結構。
該晶片120係具有一第一表面121與一第二表 面122，複數個凸塊123係突出地設置於該第一表面121，以接合方式電性連接至該基板110，複數個導熱孔124係埋設於該晶片120內並具有顯露於該第二表面122之複數個端部125。該散熱片130之內表面132係設置有複數個導熱柱131，該些導熱柱131係熱耦合連接至該些導熱孔124之該些端部125。
在本較佳實施例中，該晶片120係為一晶片堆 疊體(chip cube)之上層晶片，該晶片堆疊體之其它晶片391、392、393係可與該上層晶片120具有相同結構。每一晶片120、391、392、393內係可設置有複數個矽穿孔380，該些矽穿孔380係電性導通至對應之凸塊123，並與對應之導熱柱131熱耦合連接。故可在具矽穿孔(TSV)之晶片堆疊體(chip cube)上安裝散熱片130。此外，為了避免該些晶片120、391、392、393之矽穿孔380電性短路於該散熱片130，該散熱片130本身可為一非導電性之陶瓷板，或者其下方之導熱柱131可為非導電性，或者導熱柱131之表面形成有一絕緣層或一氧化層，或者接合劑134為非導電性膠。
因此，本發明提供之一種散熱型覆晶封裝構造 300係用以改善傳統散熱片以熱介面材料(TIM)貼附於覆晶晶片上表面所造成的易於剝離與材料成本增加之問題，並確保散熱片130在覆晶晶片120上的水平度。
以上所述，僅是本發明的較佳實施例而已，並 非對本發明作任何形式上的限制，雖然本發明已以較佳實施例揭露如上，然而並非用以限定本發明，任何熟悉本項技術者，在不脫離本發明之技術範圍內，所作的任何簡單 修改、等效性變化與修飾，均仍屬於本發明的技術範圍內。
100‧‧‧散熱型覆晶封裝構造
110‧‧‧基板
111‧‧‧接合墊
120‧‧‧晶片
121‧‧‧第一表面
122‧‧‧第二表面
123‧‧‧凸塊
124‧‧‧導熱孔
125‧‧‧端部
126‧‧‧保護層
127‧‧‧絕緣層
128‧‧‧銲料
129‧‧‧銲墊
130‧‧‧散熱片
131‧‧‧導熱柱
132‧‧‧內表面
133‧‧‧外表面
134‧‧‧接合劑
140‧‧‧第一填充膠體
150‧‧‧第二填充膠體
160‧‧‧封膠體
170‧‧‧銲球

Claims (8)

  1. 一種散熱型覆晶封裝構造，包含：一基板；至少一晶片，係設置於該基板上，該晶片係具有一第一表面與一第二表面，複數個凸塊係突出地設置於該第一表面，以接合至該基板，複數個導熱孔係埋設於該晶片內並具有顯露於該第二表面之複數個端部；以及一散熱片，其內表面係設置有複數個導熱柱，該些導熱柱係熱耦合連接至該些導熱孔之該些端部；其中該些導熱柱係為等間距地佈滿該散熱片之該內表面，以使一或更多的導熱柱接觸到該晶片之該第二表面；其中該晶片內係設置有複數個矽穿孔，該些矽穿孔係電性導通至對應之凸塊，並與對應之導熱柱熱耦合連接。
  2. 依據申請專利範圍第1項之散熱型覆晶封裝構造，另包含有一第一填充膠體與一第二填充膠體，該第一填充膠體係形成於該基板與該晶片之間，以密封該些凸塊，該第二填充膠體係形成於該晶片與該散熱片之間，以密封該些導熱柱。
  3. 依據申請專利範圍第2項之散熱型覆晶封裝構造，另包含有一模封膠體，係形成於該基板上，以密封該第一填充膠體與該第二填充膠體，但不覆蓋該散熱片之一外表面。
  4. 依據申請專利範圍第3項之散熱型覆晶封裝構造，其中該散熱片之尺寸係不大於該晶片之尺寸，以使該模封膠體包覆該散熱片之周邊。
  5. 依據申請專利範圍第1項之散熱型覆晶封裝構造，其中該些導熱孔係非連通地接近該第一表面。
  6. 依據申請專利範圍第1項之散熱型覆晶封裝構造，其中該些導熱柱係縱向對準地結合於該些導熱孔。
  7. 依據申請專利範圍第1項之散熱型覆晶封裝構造，其中該晶片之該第二表面係覆蓋有一金屬平面，其係熱耦合連接至該些導熱孔之該些端部，該些導熱柱係非對準於該些導熱孔之方式接合至該金屬平面。
  8. 依據申請專利範圍第7項之散熱型覆晶封裝構造，其中該晶片之該第二表面係為一非主動表面。
TW102123545A 2013-07-01 2013-07-01 散熱型覆晶封裝構造 TWI508255B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW102123545A TWI508255B (zh) 2013-07-01 2013-07-01 散熱型覆晶封裝構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102123545A TWI508255B (zh) 2013-07-01 2013-07-01 散熱型覆晶封裝構造

Publications (2)

Publication Number Publication Date
TW201503315A TW201503315A (zh) 2015-01-16
TWI508255B true TWI508255B (zh) 2015-11-11

Family

ID=52718506

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102123545A TWI508255B (zh) 2013-07-01 2013-07-01 散熱型覆晶封裝構造

Country Status (1)

Country Link
TW (1) TWI508255B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10490473B2 (en) 2018-02-01 2019-11-26 Industrial Technology Research Institute Chip package module and circuit board structure comprising the same

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI553799B (zh) * 2015-08-26 2016-10-11 力成科技股份有限公司 半導體封裝結構
US11329026B2 (en) * 2016-02-17 2022-05-10 Micron Technology, Inc. Apparatuses and methods for internal heat spreading for packaged semiconductor die
TWI616999B (zh) * 2017-07-20 2018-03-01 華騰國際科技股份有限公司 具有堆疊式積體電路晶片之記憶體製作方法
JP2019057529A (ja) 2017-09-19 2019-04-11 東芝メモリ株式会社 半導体装置
CN108323046A (zh) * 2018-03-14 2018-07-24 杭州波拓科技有限公司 一种用于无人机图传模块增强屏蔽和加强散热的轻质外壳
US11646242B2 (en) 2018-11-29 2023-05-09 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
WO2020153983A1 (en) 2019-01-23 2020-07-30 Qorvo Us, Inc. Rf semiconductor device and manufacturing method thereof
US20200235066A1 (en) 2019-01-23 2020-07-23 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
US11923238B2 (en) 2019-12-12 2024-03-05 Qorvo Us, Inc. Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive
TWI736488B (zh) * 2020-12-11 2021-08-11 欣興電子股份有限公司 晶片封裝結構及其製造方法
TWI755319B (zh) * 2020-12-30 2022-02-11 立錡科技股份有限公司 晶片封裝結構

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200504968A (en) * 2003-07-17 2005-02-01 Advanced Semiconductor Eng Flip chip package for measurable bond lines thickness of thermal interface materials
TW200608588A (en) * 2004-08-25 2006-03-01 Taiwan Semiconductor Mfg Co Ltd Structures and methods for heat dissipation of semiconductor integrated circuits
TW200830488A (en) * 2007-01-10 2008-07-16 Siliconware Precision Industries Co Ltd Heat-dissipating semiconductor package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200504968A (en) * 2003-07-17 2005-02-01 Advanced Semiconductor Eng Flip chip package for measurable bond lines thickness of thermal interface materials
TW200608588A (en) * 2004-08-25 2006-03-01 Taiwan Semiconductor Mfg Co Ltd Structures and methods for heat dissipation of semiconductor integrated circuits
TW200830488A (en) * 2007-01-10 2008-07-16 Siliconware Precision Industries Co Ltd Heat-dissipating semiconductor package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10490473B2 (en) 2018-02-01 2019-11-26 Industrial Technology Research Institute Chip package module and circuit board structure comprising the same

Also Published As

Publication number Publication date
TW201503315A (zh) 2015-01-16

Similar Documents

Publication Publication Date Title
TWI508255B (zh) 散熱型覆晶封裝構造
TWI506689B (zh) 半導體裝置之製造方法
TWI485817B (zh) 微電子封裝及其散熱方法
CN109427702A (zh) 散热器件和方法
TWI773404B (zh) 半導體封裝
JP6242231B2 (ja) 半導体装置及びその製造方法
TWI604591B (zh) 薄型扇出式多晶片堆疊封裝構造及其製造方法
TWI360188B (en) A semiconductor package assembly and methods of fo
CN107978566A (zh) 堆叠封装结构的制造方法
TW201448137A (zh) 功率覆蓋結構及其製造方法
TW201501248A (zh) 功率覆蓋結構及其製造方法
KR101069499B1 (ko) 반도체 디바이스 및 그 제조 방법
JP2019071412A (ja) チップパッケージ
CA2676495A1 (en) Mechanical barrier element for improved thermal reliability of electronic components
TWI531283B (zh) 連接基板及層疊封裝結構
JP2012212786A (ja) 半導体装置の製造方法
JP2014007228A (ja) 半導体装置及びその製造方法
US11640930B2 (en) Semiconductor package having liquid-cooling lid
TWI659509B (zh) 電子封裝件及其製法
TW201448139A (zh) 嵌埋式基板封裝構造及其製造方法
CN101335224B (zh) 半导体封装结构及其制造方法
TWI495078B (zh) 連接基板及層疊封裝結構
TWI509759B (zh) 切割道在散熱片之無基板封裝構造及其製造方法
TWI397164B (zh) 矽穿孔連通延伸之晶片封裝構造
TWI688067B (zh) 半導體裝置及其製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees