JP2022027650A - 液体冷却リッドを含むパッケージ半導体装置及び形成方法 - Google Patents

液体冷却リッドを含むパッケージ半導体装置及び形成方法 Download PDF

Info

Publication number
JP2022027650A
JP2022027650A JP2021124798A JP2021124798A JP2022027650A JP 2022027650 A JP2022027650 A JP 2022027650A JP 2021124798 A JP2021124798 A JP 2021124798A JP 2021124798 A JP2021124798 A JP 2021124798A JP 2022027650 A JP2022027650 A JP 2022027650A
Authority
JP
Japan
Prior art keywords
integrated circuit
circuit die
cover
lid
passages
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021124798A
Other languages
English (en)
Inventor
勝聰 蕭
Sheng-Tsung Hsiao
仁佑 王
Jen Yu Wang
仲融 呉
Chung-Jung Wu
棟▲りょう▼ 邵
Tung-Liang Shao
志航 董
Chih-Hang Tung
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of JP2022027650A publication Critical patent/JP2022027650A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/427—Cooling by change of state, e.g. use of heat pipes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】液体冷却リッドを含むパッケージ半導体装置及び形成方法を提供する。【解決手段】半導体装置１００は、第１の集積回路ダイ１１８と、第１の集積回路ダイに結合され、第１の集積回路ダイとは反対側のその表面に複数の通路１４２を有するリッド１４０と、リッド１４０の、第１の集積回路ダイとは反対側に結合された冷却カバー１６８と、管部品１８２を介して冷却カバー１６８に接合され、冷却カバー１６８により液体冷媒を複数の通路１４２に供給する伝熱ユニット１８０と、を備える。【選択図】図１３Ａ

Description

本願は、２０２０年７月３０日に提出された米国仮出願第６３／０５８、６３３号の優先権を主張し、当該出願の全ての内容は本明細書中に参考として援用される。
本発明は、液体冷却リッドを含むパッケージ半導体装置及び形成方法に関する。
半導体業界では、種々の電子部品（例えば、トランジスタ、ダイオード、抵抗、コンデンサ等）の集積密度の向上による急速な成長が進んでいる。大部分では、最小の特徴量が反復的に減少することに起因して、より多くの構成要素を所定の領域に統合することができる。電子デバイスの微細化の要求が成長しているため、半導体ダイの微細化・高密度化が要求されている。このような包装システムの一例として、ＰＯＰ（パッケージオンパッケージ）技術がある。ＰＯＰ装置では、ボトム半導体パッケージの上にトップ半導体パッケージが積層され、高集積化、部品密度化が図られている。ＰＯＰ技術は、一般に、プリント基板（ＰＣＢ）上に、機能を高め、かつ、小型で半導体装置を製造することができる。
本開示は、添付図面を参照しながら、適切な実施形態について詳細に説明する。なお、業界標準では、様々なバターンがスケールに描かれていない。実際には、議論の明確にするために、各バターンの寸法を任意に増減させることが可能である。
図１Ａは、本開示の実施形態に係るパッケージ部品を形成するプロセスの中間段階を示す断面図である。 図１Ｂは、本開示の実施形態に係るパッケージ部品を形成するプロセスの中間段階を示す断面図である。 図２は、本開示の実施形態に係るパッケージ部品を形成するプロセスの中間段階を示す断面図である。 図３は、本開示の実施形態に係るパッケージ部品を形成するプロセスの中間段階を示す断面図である。 図４は、本開示の実施形態に係るパッケージ部品を形成するプロセスの中間段階を示す断面図である。 図５は、本開示の実施形態に係るパッケージ部品を形成するプロセスの中間段階を示す断面図である。 図６は、本開示の実施形態に係るパッケージ部品を形成するプロセスの中間段階を示す断面図である。 図７は、本開示の実施形態に係るパッケージ部品を形成するプロセスの中間段階を示す断面図である。 図８は、本開示の実施形態に係るパッケージ部品を形成するプロセスの中間段階を示す断面図である。 図９Ａは、本開示の実施形態に係るパッケージ部品を形成するプロセスの中間段階を示す断面図である。 図９Ｂは、本開示の実施形態に係るパッケージ部品を形成するプロセスの中間段階を示す断面図である。 図９Ｃは、本開示の実施形態に係るパッケージ部品を形成するプロセスの中間段階を示す断面図である。 図９Ｄは、本開示の実施形態に係るパッケージ部品を形成するプロセスの中間段階を示す断面図である。 図９Ｅは、本開示の実施形態に係るパッケージ部品を形成するプロセスの中間段階を示す断面図である。 図９Ｆは、本開示の実施形態に係るパッケージ部品を形成するプロセスの中間段階を示す断面図である。 図９Ｇは、本開示の実施形態に係るパッケージ部品を形成するプロセスの中間段階を示す断面図である。 図９Ｈは、本開示の実施形態に係るパッケージ部品を形成するプロセスの中間段階を示す断面図である。 図９Ｉは、本開示の実施形態に係るパッケージ部品を形成するプロセスの中間段階を示す断面図である。 図９Ｊは、本開示の実施形態に係るパッケージ部品を形成するプロセスの中間段階を示す断面図である。 図９Ｋは、本開示の実施形態に係るパッケージ部品を形成するプロセスの中間段階を示す断面図である。 図９Ｌは、本開示の実施形態に係るパッケージ部品を形成するプロセスの中間段階を示す断面図である。 図１０は、本開示の実施形態に係るパッケージ部品を形成するプロセスの中間段階を示す断面図である。 図１１は、本開示の実施形態に係るパッケージ部品を形成するプロセスの中間段階を示す断面図である。 図１２は、本開示の実施形態に係るパッケージ部品を形成するプロセスの中間段階を示す断面図である。 図１３Ａは、本開示の実施形態に係るパッケージ部品を形成するプロセスの中間段階を示す断面図である。 図１３Ｂは、本開示の実施形態に係るパッケージ部品を形成するプロセスの中間段階を示す断面図である。 図１４Ａは、本開示の実施形態に係るパッケージ部品を形成するプロセスの中間段階を示す断面図である。 図１４Ｂは、本開示の実施形態に係るパッケージ部品を形成するプロセスの中間段階を示す断面図である。 図１４Ｃは、本開示の実施形態に係るパッケージ部品を形成するプロセスの中間段階を示す断面図である。 図１５は、本開示の実施形態に係るパッケージ部品を形成するプロセスの中間段階を示す断面図である。 図１６は、本開示の実施形態に係るパッケージ部品を形成するプロセスの中間段階を示す断面図である。 図１７Ａは、本開示の実施形態に係るパッケージ部品を形成するプロセスの中間段階を示す断面図である。 図１７Ｂは、本開示の実施形態に係るパッケージ部品を形成するプロセスの中間段階を示す断面図である。 図１８は、本開示の実施形態に係るパッケージ部品を形成するプロセスの中間段階を示す断面図である。 図１９は、本開示の実施形態に係るパッケージ部品を形成するプロセスの中間段階を示す断面図である。 図２０は、本開示の実施形態に係るパッケージ部品を形成するプロセスの中間段階を示す断面図である。 図２１は、本開示の実施形態に係るパッケージ部品を形成するプロセスの中間段階を示す断面図である。 図２２Ａは、本開示の実施形態に係るパッケージ部品を形成するプロセスの中間段階を示す断面図である。 図２２Ｂは、本開示の実施形態に係るパッケージ部品を形成するプロセスの中間段階を示す断面図である。 図２２Ｃは、本開示の実施形態に係るパッケージ部品を形成するプロセスの中間段階を示す断面図である。 図２３は、本開示の実施形態に係るパッケージ部品を形成するプロセスの中間段階を示す断面図である。
また、下記の開示は、課題を解決するためになされたものであり、発明の要旨を逸脱しない範囲で種々の変更を行うことが可能である。以下、本開示を簡略化するために構成及び配置に関する具体的な例を説明する。もちろん、これらは一例に過ぎず、これらに限定されるものではない。例えば、以下の説明において、第２の特徴の上方にまたは上に第１の特徴を形成するとは、第１の特徴と第２の特徴とが直接接して形成されている態様を含んでもよいし、第１の特徴と第２の特徴とが直接接していなくてもよいように、第１の特徴と第２の特徴との間に付加的なバターンが形成されている態様を含んでもよい。また、本開示は、各実施例において、参照符号及び／またはキャラクターを繰り返してもよい。なお、この繰り返しは、説明を簡単にするためのものであり、本開示の各種の実施形態の「及び」／「または」という組み合わせの関係を限定するものではない。
また、簡単に説明するために、本開示において、「～の下に」、「～の下方に」、「～より低い」、「～の上に」、「アッパー」等の空間的な相対的な用語を用いて、図面に示すように、一つの素子または特徴と他の素子又は特徴との関係を説明する可能性がある。なお、空間的な相対的な用語とは、図面に示す方向又は位置だけではなく、装置の使用中や動作中の異なる方向又は位置も含むものとする。前記装置は他の方向で（９０度又は他の方向）回転させてもよく、本開示では、空間的な相対的な用語についても同様に解釈することができる。
各実施例はパッケージ半導体デバイスを提供し、それはマイクロチャネルを有するカバーを含み、該マイクロチャネルは液体冷却剤により冷却される。カバーは誘電体－誘電体接合、ガラスフリット接合、接着剤（例えば、熱インタフェース材料（ＴＩＭ）又は他の接着剤）等によりパッケージ半導体デバイスの様々な集積回路ダイに結合することができる。カバーはシリコン、ガラス、金属、ポリマー等の材料で形成されてもよく、それは従来の半導体処理装置と互換性がある。
カバーに含まれるマイクロチャネルは、互いに平行な複数のマイクロチャネルまたは互いに平行な第１の複数のマイクロチャネルと、互いに平行であって第１の複数のマイクロチャネルに垂直な第２の複数のマイクロチャネルとを含んでもよい。マイクロチャネルは、断面視で矩形状、三角形状、Ｕ字状等であってもよい。半導体装置を封止する集積回路チップは、封止剤により封止され、基板に実装されてもよい。カバーの面積は集積回路ダイの面積、基板の面積、封止剤及び集積回路ダイの組み合わせ面積などに等しいことができる。マイクロチャネルは、上記カバーまたはカバーの一部を覆っていてもよい。例えば、マイクロチャネルは上記カバーの面積をカバーすることができ、該面積は集積回路ダイの一つの面積、集積回路ダイの一つの面積より小さい面積、集積回路ダイとシール剤の中間部分の組み合わせ面積などである。マイクロチャネルをカバーの集積回路ダイと反対の表面に設置することができ、かつ冷却カバーにより液体冷却剤をマイクロチャネルに供給することができ、該冷却カバーはカバーの集積回路ダイと反対の表面に結合される。
リッドにマイクロチャネルを形成しかつ液体冷却剤でリッドを冷却してリッドの冷却能力を向上させる。直接誘電体－誘電体接合によりカバーを集積回路ダイに結合してカバーと集積回路ダイとの間の熱伝導性を改善し、これはカバーの冷却能力をさらに向上させる。シリコン等でカバーを形成することによりダイソー切断、ウェットエッチング等のプロセスを許容してマイクロチャネルを形成することを可能にし、これにより低コストでカバーを形成することを可能にする。
図１Ａ及び図１Ｂは、実施形態に係るウエハ１０２に接合された第１集積回路チップ１１８及び第２集積回路チップ１２０の断面図及び平面図を示している。図１Ａ及び図１Ｂはそれぞれ二つのデバイス領域１００Ａ－１００Ｂ及び四つのデバイス領域１００Ａ－１００Ｄを含むウェハ１０２を示し、次のステップでそれを均一化して複数の半導体デバイス１００を形成することができる。しかしながら、ウェハ１０２は任意の数のデバイス領域を含むことができる。
ウェハ１０２はドープ又はアンドープの半導体基板、例えばシリコン、又は絶縁体上の半導体（ＳＯＩ）基板の活性層を含むことができる。ウェハ１０２は以下を含むことができる。ゲルマニウム等の他の半導体材料、炭化ケイ素、ガリウム砒素、リン化ガリウム、リン化インジウム、ガリウム砒素、及び／又はアンチモン化インジウムを含む化合物半導体、ＳｉＧｅ、ＧａＡｓＰ、ＡｌＩｎＡｓ、ＡｌＧａＡｓ、ＧａＩｎＡｓ、ＧａＩｎＰ、及び／又はＧａＩｎＡｓＰを含む合金半導体、又はそれらの組み合わせ。また、多層またはグラジエント基板などの他の基板を用いてもよい。いくつかの実施例において、ウェハ１０２は挿入式ウェハであってもよく、その後に各デバイス領域１００Ａ－１００Ｂを均一化して挿入部材を形成する。ウェハ１０２が挿入式ウェハの実施例において、ウェハ１０２に能動素子がなく、かつ第一集積回路ダイ１１８と第二集積回路ダイ１２０との間に相互接続を提供することができる。挿入式ウェハは選択可能な受動素子を含むことができる。ウェハ１０２は前側（例えば、図１Ａにおける上向きの表面）及び裏側（例えば、図１Ａにおける下向きの表面）を含む。
デバイスはウェハ１０２の前側（例えば、能動面で）に形成することができる。デバイスは選択可能な能動素子（例えば、トランジスタ、ダイオードなど）、コンデンサ、抵抗器などを含むことができる。いくつかの実施例において、裏側（例えば、非アクティブ表面）にデバイスがなくてもよい。ウエハ１０２の前側上方に層間絶縁体（ＩＬＤ）を形成してもよい。ＩＬＤは、デバイスを取り囲んで覆っていてもよい。ＩＬＤは、例えば、ＰＳＧ（リンシリケートガラス）、ホウケイ酸ガラス（ＢＳＧ）、ホウケイ酸ガラス（ＢＰＳＧ）、ノンドープのケイ酸塩ガラス（ＵＳＧ）等の材料により形成された一又は複数の誘電体層を含んでいてもよい。
配線構造１０６は、ウエハ１０２の前側上方に形成されていてもよい。配線構造１０６はウェハ１０２の前側のデバイスを相互接続することができ、かつ各デバイス領域１００Ａ－１００Ｄにおいてウェハ１０２に接合された第一集積回路ダイ１１８と第二集積回路ダイ１２０との間に相互接続を提供することができる。配線構造１０６は一つ又は複数の積層された第一誘電体層１０８に形成された一層又は複数層の第一導電部材１１０を含むことができる。積層された第一誘電体層１０８は誘電材料、例えばローｋ誘電材料、エキストラローｋ（ＥＬＫ）誘電体材料等を含むことができる。第１誘電体層１０８は、例えば、化学気相成長（ＣＶＤ）、原子層堆積（ＡＬＤ）、物理気相成長（ＰＶＤ）、プラズマ増強化学気相成長（ＰＥＣＶＤ）などの適宜なプロセスを用いて成膜することができる。
第１導電部材１１０は、配線と配線の層とを接続する導電性のビアを含んでいてもよい。導電性貫通孔は第一誘電体層１０８内の対応する誘電体層を貫通することができ、それにより導線の層間に垂直接続を提供する。第一導電部材１１０は任意の許容可能なプロセスにより形成することができ、例えば嵌め込みプロセス、デュアルダマシンプロセス等である。
いくつかの実施例において、ダマシン法を用いて第一導電部材１１０を形成することができ、そのうちフォトリソグラフィ及びエッチング技術の組み合わせを利用して対応する第一誘電体層１０８をパターン化して第一導電部材１１０の所望のパターンに対応する溝を形成する。任意の拡散バリア層及び／又は選択可能な粘着層を堆積し、その後に導電材料でトレンチを充填することができる。バリア層に用いられる適切な材料はチタン、窒化チタン、酸化チタン、タンタル、窒化タンタル、酸化チタン、これらの組み合わせ等を含み、かつ導電性材料に用いられる適切な材料は銅、銀、金、タングステン、アルミニウム、ルテニウム、コバルト、モリブデン、これらの組み合わせ等を含む。いくつかの実施例において、先端（ＦＥＯＬ）プロセスにより第一導電部材を堆積することができ、これは高温材料を導電性材料に用いることを可能にする。実施例において、銅又は銅合金のシード層を堆積しかつ電解メッキにより溝を充填することにより第一導電部材１１０を形成することができる。化学機械平坦化（ＣＭＰ）プロセス等は対応する第一誘電体層１０８の表面から過剰の導電性材料を除去し、かつ第一誘電体層１０８及び第一導電部材１１０の表面を平坦化して後続の処理に用いることができる。
図１Ａにおいて相互接続構造１０６をウェハ１０２の表面に延伸するが、いくつかの実施例において、各デバイス領域１００Ａ－１００Ｄに各相互接続構造１０６を形成することができ、かつ各相互接続構造１０６を互いに分離することができる。例えば、図１Ａの第一誘電体層１０８における破線に示すように、相互接続構造１０６は各デバイス領域１００Ａ－１００Ｂにおいて個別の配線構造１０６に分割されてもよい。適切なエッチングプロセスを用いて相互接続構造１０６を分離することができ、例えば等方性エッチングプロセス（例えば、ウェットエッチングプロセス）、異方性エッチングプロセス（例えば、ドライエッチングプロセス）、複数のプロセス又はそれらの組み合わせ等である。
ウエハ１０２に形成された導電スルーホール１０４を形成することができる。導電性ビア１０４は、配線構造１０６の第１の導電部材１１０と電気的に接続されていてもよい。例として、ウェハ１０２に溝を形成することにより導電ビア１０４を形成することができ、例えばエッチング、ミリング、レーザ技術、それらの組み合わせ等である。薄誘電体は、例えば酸化法を用いて溝内に形成することができる。開口部には、ＣＶＤ法、ＡＬＤ法、ＰＶＤ法、熱酸化法、これらの組み合わせ等により、バリア層をコンフォーマルに堆積することができる。バリア層は酸化物、窒化物又は窒素酸化物で形成することができ、例えば窒化チタン、酸窒化チタン、窒化タンタル、酸窒化タンタル、窒化タングステン、これらの組み合わせ等である。バリア層の上方および開口に導電性材料を堆積させてもよい。導電材は、無電解めっきプロセス、ＣＶＤ、ＰＶＤ、これらの組み合わせ等により形成することができる。導電性材料としては、例えば、銅、タングステン、アルミニウム、銀、金、これらの組み合わせ等が挙げられる。ウエハ１０２の表面からは、例えばＣＭＰなどにより過剰な導電性材料およびバリア層が除去される。バリア層および導電性材料の残部は、導電性ビア１０４を形成する。
示された実施例において、導電貫通孔１０４はまだウェハ１０２の裏側に露出していない。逆に、導電貫通孔１０４はウェハ１０２内に埋め込まれる。以下に詳細に説明するように、次の処理において、導電貫通孔１０４はウェハ１０２の裏側に露出する。露出した後、導電貫通孔１０４はシリコン貫通孔又は基板貫通孔（ＴＳＶ）と呼ばれてもよい。
さらに図１Ａにおいて、配線構造１０６に外部接続するためのボンディングパッド１１２を形成する。ボンディングパッド１１２は、第１誘電体層１０８の最上層の主面上に、その延在するバンプ部分を含む。また、ボンディングパッド１１２には、第１誘電体層１０８の最上層を貫通するビア部が形成されている。ビア部は、第１導電部材１１０と物理的に接触して電気的に接続されていてもよい。その結果、ボンディングパッド１１２はウェハ１０２に形成されたデバイス及び導電ビア１０４と電気的に接続することができる。ボンディングパッド１１２は、第１導電部材１１０と同じ材料で形成されていてもよいし、同じ工程で形成されていてもよい。
導電性接続部１１４は、ボンディングパッド１１２の上方に形成されている。導電性接続部材１１４はボールアレイ（ＢＧＡ）連結部材、半田ボール、金属柱、制御可能な崩壊チップ接続（Ｃ４）バンプ、マイクロバンプ、無電解ニッケル－無電解パラジウム－金めっき技術（ＥＮＥＰＩＧ）で形成されたバンプなどであってもよい。導電性接続部材１１４は導電性材料、例えば半田、銅、アルミニウム、金、ニッケル、銀、パラジウム、スズ等又はそれらの組み合わせを含むことができる。いくつかの実施例において、まず蒸発、電気めっき、印刷、半田転写、ボール植等により半田層を形成することにより導電性接続部材１１４を形成することができる。はんだ層を形成すると、リフローを実施して材料を所望のバンプ形状に成形することができる。いくつかの実施例において、導電性接続部材１１４は金属柱（例えば銅カラム）を含み、それはスパッタリング、印刷、電気メッキ、化学メッキ、ＣＶＤ等により形成することができる。金属ピラーは、はんだがなく、実質的に垂直な側壁を有していてもよい。いくつかの実施例において、金属柱の頂部に金属被覆層（図示せず）を形成する。金属被覆層は、電気めっきプロセスにより形成されたニッケル、スズ、スズー鉛、金、銀、パラジウム、インジウム、ニッケルパラジウム金、ニッケル金等又はこれらの組み合わせを含んでいてもよい。
第１集積回路ダイ１１８と第２集積回路ダイ１２０は、ウェハ１０２に接続されている。図１Ｂに示すように、第一集積回路ダイ１１８のうちの一つと第二集積回路ダイ１２０の四つは各デバイス領域１００Ａ－１００Ｄに結合することができる。しかしながら、各素子領域１００Ａ－１００Ｄに任意の数の第一集積回路ダイ１１８及び第二集積回路ダイ１２０を形成することができる。第一集積回路ダイ１１８と第二集積回路ダイ１２０は同じ高さを有するように示されるが、第一集積回路ダイ１１８と第二集積回路ダイ１２０のそれぞれは異なる高さを有してもよい。
第１集積回路ダイ１１８及び第２集積回路ダイ１２０のそれぞれはその前側（例えば、能動面）に形成されたボンディングパッド１１６を含むことができる。ボンディングパッド１１６は、ボンディングパッド１１２と同じであってもよいし、類似していてもよい。第１の集積回路ダイ１１８と第２の集積回路ダイ１２０は、ボンディングパッド１１６、導電性連結部材１１４、ボンディングパッド１１２を介して、ウエハ１０２と機械的、電気的に接合されていてもよい。第一集積回路ダイ１１８及び第二集積回路ダイ１２０をウェハ１０２の上方に配置することができ、かつリフロープロセスを実行することにより導電性接続部材１１４を逆流させかつ導電性接続部材１１４を介してボンディングパッド１１２をボンディングパッド１１６に接合することができる。
第一集積回路ダイ１１８及び第二集積回路ダイ１２０のそれぞれは論理ダイ（例えば、中央処理ユニット（ＣＰＵ）、ＧＰＵ（ＧＰＵ）、システムオンチップ（ＳｏＣ）、アプリケーションプロセッサ（ＡＰ）、マイクロコントローラなど）、メモリダイ（例えば、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）ダイ、スタティックランダムアクセスメモリ（ＳＲＡＭ）ダイ、高帯域幅メモリ（ＨＢＭ）ダイなど）、電源管理ダイ（例えば、電源管理集積回路（ＰＭＩＣ）ダイ）、無線周波数（ＲＦ）ダイ、センサダイ、微小電気機械システム（ＭＥＭＳ）ダイ、信号処理ダイ（例えば、デジタル信号処理（ＤＳＰ）ダイなど）、フロントエンドダイ（例えば、アナログフロントエンド（ＡＦＥ）ダイ）など又はそれらの組み合わせであってもよい。いくつかの実施例において、第一集積回路ダイ１１８はＳｏＣであってもよく、第二集積回路ダイ１２０はＨＢＭダイであってもよい。
図２において、底部充填物１２２は第一集積回路ダイ１１８と第二集積回路ダイ１２０と相互接続構造１０６との間に形成され、ボンディングパッド１１２、ボンディングパッド１１６及び導電性接続部材１１４を取り囲む。アンダーフィル１２２は応力を低減しかつ導電性接続部材１１４の逆流による継手を保護することができる。底部充填物１２２は第一集積回路ダイ１１８及び第二集積回路ダイ１２０を取り付けた後に毛細管流動プロセスにより形成することができ、又は第一集積回路ダイ１１８及び第二集積回路ダイ１２０を取り付ける前に適切な堆積方法により形成することができる。
図３において、密封剤１２４は各アセンブリ上及び周囲に形成される。形成された後、封止剤１２４は第一集積回路ダイ１１８、第二集積回路ダイ１２０及び底部充填物１２２を密封する。各デバイス領域１００Ａ－１００Ｂに単独の配線構造１０６を含む実施例において、封止剤はさらに配線構造１０６を密封することができる。封止剤１２４は、型プラスチック、エポキシ樹脂等であってもよい。圧縮成形、トランスファー成形等により封止剤１２４を印加することができ、かつウェハ１０２の上方に形成することができ、それにより第一集積回路ダイ１１８及び／又は第二集積回路ダイ１２０が埋め込まれるか又は覆われる。封止剤１２４は、第１の集積回路プラグ１１８および／または第２の集積回路プラグ１２０の間の間隙領域にさらに形成されていてもよい。封止剤１２４は液体又は半液体の形態で塗布することができ、その後に硬化される。
図４において、密封剤１２４に対して平坦化プロセスを実行することにより第一集積回路ダイ１１８及び第二集積回路ダイ１２０を露出させる。平坦化プロセスはさらに第一集積回路ダイ１１８及び／又は第二集積回路ダイ１２０の材料を除去することができ、第一集積回路ダイ１１８及び第二集積回路ダイ１２０を露出するまで停止する。プロセス変化において、平坦化プロセスの後に、第一集積回路ダイ１１８、第二集積回路ダイ１２０及び封止剤１２４の上面は基本的に共平面（例えば、面一）であってもよい。平坦化工程は、例えば、化学機械研磨（ＣＭＰ）、研磨工程などであってもよい。いくつかの実施例において、例えば、第一集積回路ダイ１１８及び／又は第二集積回路ダイ１２０が露出した場合、平坦化を省略することができる。
図５において、キャリア基板１３０は放出層１３２により密封剤１２４、第一集積回路ダイ１１８及び第二集積回路ダイ１２０に接合される。キャリア基板１３０は、ガラスキャリア基板、セラミックキャリア基板等であってもよい。キャリア基板１３０はウェハであってもよく、それにより複数のパッケージを同時にキャリア基板１３０に形成することができる。
放出層１３２はポリマー材料で形成されてもよく、放出層は担体基板１３０と共に次のステップで形成しようとする上面の構造から除去されてもよい。いくつかの実施例において、放出層１３２は光熱変換（ＬＴＨＣ）放出コーティングのようなエポキシ樹脂基熱放出材料であり、該材料は加熱される時にその粘性を失う。他の実施例において、放出層１３２は紫外線（ＵＶ）接着剤であってもよく、それはＵＶ光に曝露する時にその接着性能を失う。放出層１３２は液体の形式で割り当てられかつ硬化されてもよく、担体基板１３０に積層された積層膜であってもよく、又は類似体であってもよい。離型層１３２の頂面を面一とし、頂面を平面性とすることができる。さらに図５において、担体基板１３０を密封剤１２４、第一集積回路ダイ１１８及び第二集積回路ダイ１２０に接合した後、デバイスを反転することができ、それによりウェハ１０２の裏側が上向きになる。
図６において、薄化円１０２を減少させる。薄化は、ＣＭＰ工程、研磨工程、エッチバック工程、その組み合わせ等により行うことができる。ウエハ１０２の裏面には、薄膜化が施されている。該薄化は導電性貫通孔１０４を露出させる。薄化した後、プロセス変化内に、導電貫通孔１０４の表面とウェハ１０２の裏側の表面は面一である（例えば、面一である）。露出した導電性ビア１０４は、基板貫通ビアまたはシリコン貫通ビア（ＴＳＶ）と呼ばれてもよい。薄化ウエハ１０２の後に、導電貫通孔１０４はウエハ１０２を貫通する基板の電気的接続を提供することができる。
図７において、ウェハ１０２の裏面にダイ接続部材１３４が形成される。プラグ接続部材は導電性貫通孔１０４と物理的に接触しかつ電気的に結合することができる。ダイ接続部材１３４は導電性柱、パッドなどであってもよく、外部接続を行う。ダイ接続部材１３４は銅、アルミニウムなどの金属で形成することができ、かつ例えばメッキなどにより形成することができる。ダイパッド１３４は、ウエハ１０２に形成されたデバイスおよび配線構造１０６と電気的に接続されている。
図８において、例えばデバイス領域１００Ａ－１００Ｂの間のスクライブ領域（図７参照）に沿って鋸切断を行うことにより単一化プロセスを実行する。鋸切断は、各半導体装置１００を互いに分離する。得られた単一の半導体装置１００は、任意のデバイス領域１００Ａー１００Ｂに由来することができる。個片化工程は、ウエハ１０２を分割して基板１０３を形成する。単化プロセスは封止剤１２４と配線構造１０６を鋸で貫通してもよい。
さらに図８において、キャリア基板の接合を実行することによりキャリア基板１３０と封止剤１２４、第一集積回路ダイ１１８及び第二集積回路ダイ１２０を分離する（又は“非接合”）。いくつかの実施例において、非接合はレーザ又はＵＶ光などの光を放出層１３２に投射することを含み、それにより放出層１３２が光の熱量で分解され、かつ担体基板１３０が除去されてもよい。また、単一化工程の実行前または後に、キャリア基板の非接合を行ってもよい。
図９Ａにおいて、カバー１４０は半導体装置１００に取り付けられる。図９Ａに示すように、カバー１４０は密封剤１２４及び第一集積回路ダイ１１８及び第二集積回路ダイ１２０の裏側に取り付けられる。いくつかの実施例において、カバー１４０はシリコン、ガラス、金属、ポリマーなどの材料を含むことができる。カバー１４０の厚さは、１０μｍ～１０、０００μｍ程度とすることができる。半導体装置１００は、リッド１４０に溶融接合等により接合されていてもよい。いくつかの実施例において、任意の接着剤材料（例えば、ダイアタッチフィルム）を使用せずに誘電体－誘電体接合により半導体デバイス１００をカバー１４０に接合することができる。この接合には、予備接合とアニールとが含まれていてもよい。予備接合の間に、小さい圧力を印加して半導体デバイス１００をカバー１４０に押し付ける。予備接合は例えば室温の低温（例えば、約１５℃～約３０℃の範囲内の温度）で行われる。いくつかの実施例において、カバー１４０の裏側に酸化物、例えば天然酸化物が形成され、かつ接合に用いられる。その後、その後のアニールステップにおいて接合強度を向上させ、ここで、半導体デバイス１００及びカバー１４０は約１００℃～約４００℃の範囲内の温度の高温でアニーリングする。アニールした後、溶融キーなどのキーを形成して半導体装置１００をカバー１４０に接合する。例えば、該キーは半導体装置１００とカバー１４０との間の共有結合であってもよい。溶融接合によりカバー１４０を第一集積回路ダイ１１８及び第二集積回路ダイ１２０に直接接合することによりカバーと第一集積回路ダイ１１８と第二集積回路ダイ１２０との間の熱抵抗を低減することができ、これによりカバー１４０の冷却能力を向上させることができる。
いくつかの実施例において、カバー１４０は接着剤を介して半導体装置に結合することができる。カバー１４０は、誘電体ー誘電体との接合または誘電体ー誘電体の接合に代えて、接着剤を介して半導体装置１００に接続されてもよい。接着剤は熱界面材料（ＴＩＭ）又は他の接着剤であってもよい。ＴＩＭは、熱伝導性に優れた接着材であってもよい。接着剤は、任意の適切な接着剤、エポキシ樹脂、ダイアタッチフィルム（ＤＡＦ）等であってもよい。カバー１４０と封止剤１２４、第一集積回路ダイ１１８及び／又は第二集積回路ダイ１２０のいずれかとの間に接着剤を堆積することができる。
いくつかの実施例において、カバー１４０はガラスフリットを介して半導体装置１００に接合することができる。リッド１４０は、誘電体ー誘電体接合または誘電体ー誘電体接合に代えて、ガラスフリットを介して半導体装置１００に接合されていてもよい。ガラスフリット接合はカバー１４０と半導体デバイス１００との間にガラス材料、例えばガラスペースト、ガラスはんだ等を堆積し、ガラス材料を加熱してガラス材料を逆流させることを含むことができる。カバー１４０と封止剤１２４、第一集積回路ダイ１１８及び／又は第二集積回路ダイ１２０のいずれかとの間にガラス材料を堆積することができる。
図９Ａ及び図９Ｂに示すように、カバー１４０はカバー１４０の半導体装置１００に接合された表面と反対の表面に形成されたチャネル１４２を含むことができる。図９Ｂ～図９Ｌには、各実施形態に係る各種通路１４２～１４２Ｆを含むカバー１４０の種々の図が示されている。図９Ｂ、図９Ｉ、図９Ｋ及び図９Ｌに提供されたカバー１４０の平面図において、第一集積回路ダイ１１８、第二集積回路ダイ１２０及び半導体デバイス１００の位置は破線で示される。図９Ｂにおいて、各チャネル１４２は互いに平行である。図９Ｂに示す実施例において、チャネル１４２が覆う面積は各半導体デバイス１００の第一集積回路ダイ１１８及び第二集積回路ダイ１２０がカバーする面積と同じであってもよい。このように、各半導体ダイ１００において、チャネル１４２の周辺は第一集積回路ダイ１１８及び第二集積回路ダイ１２０を含む周辺に位置合わせすることができる。チャネル１４２の最外側壁は、第１集積プラグ１１８及び第２集積回路プラグ１２０の両側壁に位置合わせされていてもよい。
図９Ｃ、図９Ｄ、図９Ｇは、図９Ａの領域１４４の詳細断面図を示している。図９Ｅ及び図９Ｈは、カバー１４０の切り欠き部分の斜視図を示している。いくつかの実施例によれば、図９Ｃ～９Ｈはチャネル１４２の様々な輪郭を示す。図９Ｃにおいて、チャネル１４２Ａは基本的に垂直な側壁及び円形エッジを有する基本的に矩形の断面を有する。チャネル１４２Ａは、Ｕ字状であってもよい。図９Ｄ及び図９Ｅにおいて、チャネル１４２Ｂは基本的に垂直な側壁を有しかつ基本的に矩形である。流路１４２Ａ及び流路１４２Ｂは、例えば、メカニカルダイソー等の機械的プロセスにより形成することができる。通路１４２Ａ及び通路１４２Ｂの形状は、機械的なダイカットのパラメータを制御し、機械的なダイカットのための適切なブレードを選択して制御することができる。図９Ｆにおいて、チャネル１４２Ｃは断面図においてＵ字形であり、かつカバー１４０の半導体デバイス１００と結合される表面に向かう方向に幅が徐々に細くなってもよい。流路１４２Ｃは、レーザ切断等により形成することができる。チャネル１４２Ｄは断面視で三角形であってもよく、かつカバー１４０の半導体デバイス１００と結合される表面に向かう方向に幅が徐々に細くなってもよい。チャネル１４２Ｄは、例えば、フォトリソグラフィ技術およびエッチング技術を用いて形成することができる。いくつかの実施例において、エッチング技術は等方性エッチング、例えばウェットエッチング等を含むことができる。いくつかの実施例において、チャネル１４２ Ｄを形成するためのエッチング剤は水酸化カリウム（ＫＯＨ）を含むことができる。通路１４２の幅Ｗは、約１μｍ～約２、０００μｍ、深さＤは約１μｍ～約１０、０００μｍ、ピッチＰは約１．１μｍ～約１０、０００μｍであってもよい。
図９Ｉ及び図９Ｊは、カバー１４０の底面図及びカバー１４０の切り欠き部分の斜視図を示している。図９Ｉ及び図９Ｊにおいて、カバー１４０に形成されたチャネル１４２Ｅは互いに平行な第一チャネル１４２Ｅ．ｉ及び互いに平行でありかつ第一チャネル１４２Ｅ．ｉに垂直である第二チャネル１４２Ｅ．ｉｉを含む。チャネル１４２Ｅはチャネル１４２－１４２Ｄを形成するための任意の方法で形成することができ、かつ以上の図９Ｃ～図９Ｈで説明した任意の輪郭を含むことができる。
図９Ｋ及び図９Ｌにおいて、通路１４２Ｆ及び１４２Ｇはカバー１４０の上記実施例とは異なる領域に形成される。図９Ｋにおいて、チャネル１４２Ｆはカバー１４０の面積をカバーすることができ、それは第一集積回路ダイ１１８の一つでカバーされた面積に等しい。チャネル１４２Ｆの外側壁は、第１集積回路プラグ１１８の側壁と位置合わせされていてもよい。チャネル１４２Ｆの周辺は第一集積回路ダイ１１８の周辺に位置合わせされてもよく、かつチャネル１４２で覆われた面積は第一集積回路ダイ１１８の面積と等しくてもよい。いくつかの実施例において、カバー１４０に形成されたチャネル１４２は第一集積回路ダイ１１８又は第二集積回路ダイ１２０のいずれかとアライメントすることができる。
図９Ｌにおいて、チャネル１４２Ｇは第一集積回路ダイ１１８の部分上方のカバー１４０の矩形領域をカバーすることができる。いくつかの実施例において、チャネル１４２Ｇは第一集積回路ダイ１１８のホットスポット領域の上方に形成されてもよい。いくつかの実施例において、チャネル１４２Ｇのいくつかの側壁は第一集積回路ダイ１１８の側壁と整列することができ、かつチャネル１４２Ｇの他の側壁は第一集積回路ダイ１１８の周辺内に位置することができる。チャネル１４２Ｇは、第１集積回路チップ１１８又は第２集積回路プラグ１２０のいずれかの部分の上方に形成されていてもよい。
図９Ａ～図９Ｌに示した実施形態のチャネル１４２によれば、半導体装置１００に冷却を行うことができる。以下に説明するように、冷却カバー（例えば冷却カバー１６８、次に図１３Ａ及び図１３Ｂについて説明する）はその後にカバー１４０に取り付けることができ、かつ通路１４２に液体冷却剤などの冷却剤を提供することができる。供給通路１４２はカバー１４０の冷却能力を改善し、これはカバー１４０に使用されるシリコン等の材料を銅のような材料に代替し、かつコストを低減することを可能にする。いくつかの実施例において、通路１４２を含むカバー１４０は約４Ｗ／ｍｍ２より大きい冷却能力を有し、かつ約２２ ｍｍ２・Ｋ／Ｗより小さい熱吸引力を有することができる。カバー１４０の材料は半導体処理装置と互換性があり、かつ半導体装置の製造プロセスに容易に集積することができる。
図１０において、導電性接続部材１４６はダイ接続部材１３４に形成される。導電性接続部材１４６はボールアレイ（ＢＧＡ）連結部材、半田ボール、金属柱、制御可能な崩壊チップ接続（Ｃ４）バンプ、マイクロバンプ、無電解ニッケル－無電解パラジウム－金めっき技術（ＥＮＥＰＩＧ）で形成されたバンプなどであってもよい。導電性接続部材１４６は導電性材料、例えば半田、銅、アルミニウム、金、ニッケル、銀、パラジウム、スズ等又はそれらの組み合わせを含むことができる。いくつかの実施例において、まず蒸発、電気めっき、印刷、半田転写、ボール植等により半田層を形成することにより導電性接続部材１４６を形成することができる。構造上に半田層を形成すると、リフローを実行することができ、材料を所望のバンプ形状に成形する。別の実施例において、導電性接続部材１４６は金属柱（例えば銅柱）を含み、それはスパッタリング、印刷、電気メッキ、化学メッキ、ＣＶＤ等により形成される。導電性接続部材が金属柱を含む実施例において、金属柱は半田がなくかつ基本的に垂直な側壁を有することができる。いくつかの実施例において、金属柱の頂部に金属被覆層（図示せず）を形成する。金属被覆層は、電気めっきプロセスにより形成されたニッケル、スズ、スズー鉛、金、銀、パラジウム、インジウム、ニッケルパラジウム金、ニッケル金等又はこれらの組み合わせを含んでいてもよい。
図１１において、例えば半導体装置１００の間のスクライブ領域に沿って鋸切断を行うことにより、カバー１４０に均一化プロセスを実行する。ダイシングは、単一の半導体装置１００が接合されたリッド１４０の部分同士を分離する。
図１２において、基板１５０は各半導体装置１００及びカバー１４０の各部分に結合される。基板１５０は半導体材料で製造されてもよく、例えばシリコン、ゲルマニウム、ダイヤモンド等である。いくつかの実施例において、化合物材料、例えばシリコンゲルマニウム、炭化ケイ素、ガリウムヒ素、ヒ化インジウム、リン化インジウム、炭化ケイ素ゲルマニウム、リン化ヒ素ガリウム、リン化ガリウムインジウム、これらの組み合わせ等を用いることができる。追加的に、基板１５０は絶縁体上のシリコン（ＳＯＩ）基板であってもよい。一般的に、ＳＯＩ基板は半導体材料層、例えばエピタキシャル成長されたシリコン、ゲルマニウム、シリコンゲルマニウム、ＳＯＩ、絶縁体上のシリコンゲルマニウム（ＳＧＯＩ）又はそれらの組み合わせを含む。いくつかの実施例において、基板１５０は絶縁コア、例えばガラス繊維強化樹脂コアに基づくことができる。いくつかの実施例において、コア材料はガラス繊維樹脂であってもよく、例えばＦＲ４である。いくつかの実施例において、コア材料はビスマレイミド－トリアジン（ＢＴ）樹脂、他のプリント回路基板（ＰＣＢ）材料又は他の膜を含むことができる。基板１５０には、味の素堆積膜（ＡＢＦ）などの堆積膜やその他の積層体を用いることができる。
基板１５０はアクティブ及び受動素子（図示せず）を含むことができる。様々なデバイス、例えばトランジスタ、コンデンサ、抵抗、それらの組み合わせ等を含むことができる。デバイスは、任意の適切な方法を用いて形成することができる。また、基板１５０は、メタライズ層（図示せず）と、導電性の貫通孔１５６とを有していてもよい。金属化層は能動素子及び受動素子の上方に形成されて各素子を接続して機能回路を形成するように設計することができる。金属化層は誘電材料（例えば、低ｋ誘電材料）及び導電性材料（例えば、銅）の交互層で形成され、かつ導電性材料層を相互接続させる貫通孔を有する。メタライズ層は、任意の適切なプロセス（例えば、蒸着、ダマシン、デュアルダマシン法等）により形成することができる。いくつかの実施例において、基板１５０は基本的に能動及び受動部品がない。
基板１５０は、基板１５０の第１の側に形成されたボンディングパッド１５２と、基板１５０の第１の側とは反対側の基板１５０の第２の側に形成されたボンディングパッド１５４とを有していてもよい。ボンディングパッド１５２は、導電性接続部材１４６に接続されていてもよい。いくつかの実施例において、基板１５０の第一側及び第二側の誘電体層（図示せず）に溝（図示せず）を形成することによりボンディングパッド１５２及びボンディングパッド１５４を形成することができる。また、ボンディングパッド１５２及びボンディングパッド１５４が誘電体層に埋め込まれるように溝を形成してもよい。いくつかの実施例において、溝が省略され、かつボンディングパッド１５２及びボンディングパッド１５４が誘電体層に形成されてもよい。いくつかの実施例において、ボンディングパッド１５２及びボンディングパッド１５４は銅、チタン、ニッケル、金、パラジウムなど又はそれらの組み合わせで製造された薄いシード層（単独で図示せず）を含む。ボンディングパッド１５２及びボンディングパッド１５４の導電性材料は薄いシード層の上に堆積することができる。導電性材料は、無電解めっき法、無電解めっき法、ＣＶＤ法、原子層堆積法（ＡＬＤ）、ＰＶＤ法等により形成することができる。実施例において、ボンディングパッド１５２及びボンディングパッド１５４の導電性材料は銅、タングステン、アルミニウム、銀、金など又はそれらの組み合わせを含む。
いくつかの実施例において、ボンディングパッド１５２及びボンディングパッド１５４はＵＢＭであり、それは三層の導電性材料、例えばチタン層、銅層及びニッケル層を含む。材料及び層の他の配置を用いることができ、例えばクロム／クロム－銅合金／銅／金の配置、チタン／チタンタングステン／銅の配置又は銅／ニッケル／金の配置はボンディングパッド１５２及びボンディングパッド１５４の形成に用いることができる。ボンディングパッド１５２及びボンディングパッド１５４に用いることができる任意の適切な材料又は材料層は、本願の範囲に含まれることが意図される。いくつかの実施例において、導電貫通孔１５６は基板１５０を貫通し、かつボンディングパッド１５２のうちの少なくとも一つをボンディングパッド１５４のうちの少なくとも一つに結合する。
基板１５０は、ボンディングパッド１５２、導電性接続部材１４６およびダイパッド１３４を介して、半導体装置１００と機械的および電気的に接合されていてもよい。基板１５０は半導体装置１００の上方に配置されてもよく、かつリフロープロセスを実行することにより導電性接続部材１４６を逆流させ、導電性接続部材１４６を介してボンディングパッド１５２をダイ接続部材１３４に接合することができる。
次に、半導体装置１００と基板１５０との間に底部充填物１５８を形成することができ、それはボンディングパッド１５２、ダイ接続部材１３４及び導電性接続部材１４６を取り囲む。アンダーフィル１５８は、応力を低減し、導電性接続部材１４６のリフローによる継手を保護することができる。アンダーフィル１５８は基板１５０を半導体装置１００に取り付けた後に毛細管流動プロセスにより形成することができ、又は基板１５０を取り付ける前に適切な堆積方法により形成することができる。
さらに図１２において、環状構造１６６はカバー１４０と基板１５０に取り付けることができる。環状構造１６６はまずカバー１４０又は基板１５０に取り付けられ、その後にカバー１４０又は基板１５０のうちの他方に取り付けられる。環状構造１６６は半導体デバイス１００を保護するために取り付けられてもよく、それにより基板１５０の安定性を向上させ、及び／又は半導体デバイス１００及び基板１５０からの熱量を放散する。環状構造１６６は高い熱伝導率を有する材料で形成されてもよく、例えば鋼、ステンレス鋼、銅、アルミニウム、それらの組み合わせ等である。いくつかの実施例において、環状構造１６６は他の金属が塗布された金属であってもよく、例えば金である。
接着剤１６４は環状構造１６６をカバー１４０に取り付けるために用いられ、かつ接着剤１６２は環状構造１６６を基板１５０に取り付けるために用いられる。接着剤１６４及び接着剤１６２は、熱界面材料（ＴＩＭ）やその他の接着剤であってもよい。ＴＩＭは、熱伝導性に優れた接着材であってもよい。接着剤は、任意の適切な接着剤、エポキシ樹脂、ダイアタッチフィルム（ＤＡＦ）等であってもよい。いくつかの実施例において、接着剤１６４はＴＩＭであってもよく、かつ接着剤１６２は相対的に低い熱伝導率を有する接着剤であってもよい。環状構造１６６は、半導体装置１００を取り囲んでいてもよい。図１２に示すように、カバー１４０、接着剤１６４、環状構造１６６、接着剤１６２及び基板１５０の側面は互いに位置合わせすることができる。
図１３Ａ及び図１３Ｂにおいて、冷却カバー１６８はカバー１４０に取り付けられる。いくつかの実施例において、図１３Ａに示す実施例のように、冷却カバー１６８は接着剤を用いてカバー１４０に取り付けられてもよく、それは接着剤１６４及び接着剤１６２と同じであるか又は類似する。別の実施例において、図１３Ｂに示す実施例のように、冷却カバー１６８はねじ式締結部材１７０を用いてカバー１４０に取り付けることができる。冷却カバー１６８がねじ型締結部材１７０を用いてカバー１４０に取り付けられる実施例において、第一スペーサ１７２はベース１５０とカバー１４０との間に設置されてもよく、かつ第二スペーサ１７４はカバー１４０とねじ型締結具１７０との間に設置されてもよい。第１スペーサ１７２及び第２スペーサ１７４は、冷却リッド１６８、リッド１４０及び基板１５０の適切なアライメント及び間隔を提供するために用いられる。ねじ式締結部材１７０は貫通孔を貫通することができ、該貫通孔は冷却カバー１６８、カバー１４０及び基板１５０を貫通して形成される。いくつかの実施例において、ねじ型締結部材１７０、第一スペーサ１７２及び第二スペーサ１７４と冷却カバー１６８、カバー１４０及び基板１５０のうちのいずれかとの間にＯリング又は他のスペーサを挿入することにより、基板１０３、第一集積回路ダイ１１８及び第二集積回路ダイ１２０を含む空間を密封することができる。
冷却カバー１６８はカバー１４０の通路１４２に冷却剤、例えば液体冷媒を提供するように構成されてもよい。このように、冷却カバーはカバー１４０の通路１４２と流体連通することができる。いくつかの実施例において、冷却剤は水、誘電体冷却剤、プロピレングリコールに基づく冷却剤、相変化材料、他の従来の冷却剤等を含むことができる。チャネル１４２が互いに平行である実施例において、冷却剤はチャネル１４２の縦軸に垂直な方向に沿ってチャネル１４２を流れ、図１３Ａ及び図１３Ｂ中の矢印に示すとおりである。いくつかの実施例において、冷却剤はチャネル１４２の縦軸に平行な方向に沿ってチャネル１４２を流れることができる。冷却カバー１６８の幅は基板１５０の幅に等しくてもよく、かつ図２１に示すように、冷却カバー１６８、カバー１４０、接着剤１６４、環状構造１６６、接着剤１６２及び基板１５０の側面は互いに位置合わせすることができる。
冷却剤は伝熱ユニット１８０を介して冷却カバー１６８に提供することができ、該伝熱ユニットは冷却器、ポンプ、その組み合わせ等を含むことができる。伝熱ユニット１８０は管部品１８２を介して冷却カバー１６８に接続されてもよく、該管部品は接着剤又は他の接着剤、ねじ型部品、クイックコネクタ等により冷却カバー１６８に接続されてもよい。単一の伝熱ユニット１８０は一つ以上の冷却カバー１６８に取り付けられてもよい。伝熱ユニット１８０は、冷却水を毎分約０．０１～約１０００リットルの範囲内の流速で冷却キャップ１６８に供給することができる。いくつかの実施例において、伝熱ユニット１８０は施設用の水ポンプを冷却カバー１６８に送るポンプを含むことができる。いくつかの実施例において、伝熱ユニット１８０及び冷却カバー１６８は操作期間だけで冷却剤を通路１４２に供給することができ、かつ操作中に、気体はカバー１４０の通路１４２を充填することができる。
通路１４２を提供して冷却水を通路１４２に流通させてカバー１４０の冷却能力を向上させる。これによりリッド１４０内の銅等の材料の代わりにシリコン等の材料を用いることができ、これによりコストを低減する。チャネル１４２は、ウェットエッチング、ダイカット、レーザダイシング等の低コスト方法により形成することができる。カバー１４０の材料は半導体処理装置と互換性があり、かつ半導体装置の製造プロセスに容易に集積することができる。
図１４Ａから図１７Ｂは、ウエハ１０２を単化する前にリッド２４０をウエハ１０２に接合する実施例を示している。なお、図１～図４で説明した各ステップは、図１４Ａ～図１４Ｃに示す工程の前に行ってもよい。図１４Ａ～図１４Ｃにおいて、カバー２４０は密封剤１２４、第一集積回路ダイ１１８及び第二集積回路ダイ１２０に接合される。いくつかの実施例において、カバー２４０はシリコン、ガラス、金属、ポリマーなどの材料を含むことができる。カバー２４０の厚さは、１０μｍ～１０、０００μｍ程度とすることができる。
図１４Ａに示す実施例において、リッド２４０は溶融接合等の方法により密封剤１２４、第一集積回路ダイ１１８及び第二集積回路ダイ１２０に接合することができる。具体的には、任意の接着剤材料（例えば、ダイアタッチフィルム）を使用しない場合、誘電体－誘電体接合によりカバー２４０を密封剤１２４、第一集積回路ダイ１１８及び第二集積回路ダイ１２０に接合することができる。この接合には、予備接合とアニールとが含まれていてもよい。予備接合の間に、小さい圧力を印加してカバー２４０を密封剤１２４、第一集積回路ダイ１１８及び第二集積回路ダイ１２０に押し付ける。予備接合は例えば室温の低温（例えば、約１５℃～約３０℃の範囲内の温度）で行われる。いくつかの実施例において、例えば天然酸化物の酸化物はカバー２４０の底面及び密封剤１２４、第一集積回路ダイ１１８及び第二集積回路ダイ１２０の上面に形成され、かつ接合に用いられる。その後、その後のアニールステップにおいて接合強度を向上させ、ここで、カバー２４０及び封止剤１２４、第一集積回路ダイ１１８及び第二集積回路ダイ１２０を約１００℃～約４００℃の範囲内の温度の高温でアニールする。アニールした後、溶融キーなどのキーを形成することにより、カバー２４０を密封剤１２４、第一集積回路ダイ１１８及び第二集積回路ダイ１２０に接合する。例えば、キーはカバー２４０と密封剤１２４、第一集積回路ダイ１１８と第二集積回路ダイ１２０との間の共有結合であってもよい。いくつかの実施例において、図１４Ａは密封剤１２４、第一集積回路ダイ１１８及び第二集積回路ダイ１２０を共平面を有する表面として示すが、密封剤１２４、第一集積回路ダイ１１８又は第二集積回路ダイ１２０のうちのいずれか一つの表面が凹むことができる。前記実施例において、リッド２４０は密封剤１２４、第一集積回路ダイ１１８及び／又は第二集積回路ダイ１２０のウェハ１０２から最も遠いいずれの表面に接合されてもよい。
図１４Ｂにおいて、第二集積回路ダイ１２０の上面は密封剤１２４と第一集積回路ダイ１１８の上面の下方に凹み、かつカバー２４０は溶融接合及び接着剤２０２の組み合わせにより密封剤１２４、第一集積回路ダイ１１８及び第二集積回路ダイ１２０に接合される。接着剤２０２は、図１２で説明した接着剤１６４及び接着剤１６２と同様であってもよいし、類似していてもよい。以上の図１４Ｂに示す実施例で説明したように、密封剤１２４と第一集積回路ダイ１１８の表面は溶融接合によりリッド２４０に接合することができる。図１４Ｂは、第２の集積回路チップ１２０の表面に接着剤２０２が塗布され、リッド２４０が第２の集積回路チップ１２０に接合されていることを示している。しかしながら、接着剤２０２は密封剤１２４、第一集積回路ダイ１１８及び／又は第二集積回路ダイ１２０のいずれかに印加されて密封剤１２４、第一集積回路ダイ１１８及び／又は第二集積回路ダイ１２０をカバー２４０に接合することができ、かつ溶融接合を用いてカバー２４０を残りの密封剤１２４、第一集積回路ダイ１１８及び／又は第二集積回路ダイ１２０に接合することができる。
図１４Ｃにおいて、ガラスフリット接合はリッド２４０を封止剤１２４、第一集積回路ダイ１１８及び第二集積回路ダイ１２０に接合するために用いられる。封止剤１２４、第一集積回路ダイ１１８及び／又は第二集積回路ダイ１２０のいずれかの上面はいずれも凹むことができる。図１４Ｃに示す実施例では、第一集積回路ダイ１１８と第二集積回路ダイ１２０の上面が凹んでいる。ガラスペースト、ガラスはんだ等のガラス材料２０４を密封剤１２４、第一集積回路ダイ１１８及び／又は第二集積回路ダイ１２０のいずれかに印加することができ、例えば第一集積回路ダイ１１８及び第二集積回路ダイ１２０である。ガラス材料２０４は、スクリーン印刷、スピンコート等により堆積することができる。カバー２４０はシール剤１２４、第一集積回路ダイ１１８及び第二集積回路ダイ１２０と整列することができ、かつガラス材料２０４は加熱されてガラス材料を還流しかつカバーを密封剤１２４、第一集積回路ダイ１１８及び第二集積回路ダイ１２０に接合することができる。いくつかの実施例において、ガラスフリット接合及び溶融接合の組み合わせはカバー２４０を封止剤１２４、第一集積回路ダイ１１８及び第二集積回路ダイ１２０に接合するために用いられる。ガラスフリット接合によりリッド２４０を封止剤１２４に接合し、第一集積回路ダイ１１８及び第二集積回路ダイ１２０は封止剤１２４、第一集積回路ダイ１１８及び第二集積回路ダイ１２０の上方に平坦な表面を提供することを助けることができる。
図１５において、図１４の構造は反転され、かつウェハ１０２の裏側の上方にダイ接続部材１３４及び導電性接続部材１４６が形成される。プラグ接続部材は導電性貫通孔１０４と物理的に接触しかつ電気的に結合することができる。ダイ接続部材１３４は導電性柱、パッドなどであってもよく、外部接続を行う。ダイ接続部材１３４は銅、アルミニウムなどの金属で形成することができ、かつ例えばメッキなどにより形成することができる。ダイパッド１３４は、ウエハ１０２に形成されたデバイスおよび配線構造１０６と電気的に接続されている。
導電性接続部材１４６はボールアレイ（ＢＧＡ）連結部材、半田ボール、金属柱、制御可能な崩壊チップ接続（Ｃ４）バンプ、マイクロバンプ、無電解ニッケル－無電解パラジウム－金めっき技術（ＥＮＥＰＩＧ）で形成されたバンプなどであってもよい。導電性接続部材１４６は導電性材料、例えば半田、銅、アルミニウム、金、ニッケル、銀、パラジウム、スズ等又はそれらの組み合わせを含むことができる。いくつかの実施例において、まず蒸発、電気めっき、印刷、半田転写、ボール植等により半田層を形成することにより導電性接続部材１４６を形成することができる。構造上に半田層を形成すると、リフローを実行することができ、材料を所望のバンプ形状に成形する。別の実施例において、導電性接続部材１４６は金属柱（例えば銅柱）を含み、それはスパッタリング、印刷、電気メッキ、化学メッキ、ＣＶＤ等により形成される。導電性接続部材が金属柱を含む実施例において、金属柱は半田がなくかつ基本的に垂直な側壁を有することができる。いくつかの実施例において、金属柱の頂部に金属被覆層（図示せず）を形成する。金属被覆層は、電気めっきプロセスにより形成されたニッケル、スズ、スズー鉛、金、銀、パラジウム、インジウム、ニッケルパラジウム金、ニッケル金等又はこれらの組み合わせを含んでいてもよい。
図１６において、スクライブ領域に沿って鋸切断を行うことにより単一化プロセスを実行し、それにより半導体装置２００を形成する。鋸切断は、各半導体装置２００を互いに分離する。単化プロセス中にキャップ２４０、封止剤１２４、配線構造１０６及びウエハ１０２を鋸断することができる。個片化工程は、ウエハ１０２を分割して基板１０３を形成する。各半導体デバイス２００は一つの第一集積回路ダイ１１８及び四つの第二集積回路ダイ１２０を含むことができる、しかし、任意の数量の第一集積回路ダイ１１８及び第二集積回路ダイ１２０はいずれも各半導体デバイス２００に含まれてもよい。図１６に示すように、リッド２４０、密封剤１２４、相互接続構造１０６及び基板１０３の側面は互いに位置合わせすることができる。
さらに図１６において、カバー２４０にチャネル２４２を形成することができる。なお、単一化工程の実行前又は後に、カバー２４０に流路２４２を形成してもよい。チャネル２４２はチャネル１４２と同じであるか又は類似することができ、かつ以上の図９Ａ～図９Ｌに関連する任意のプロセスにより形成することができる。また、チャネル２４２は以上の図９Ａ～図９Ｌに検討された任意の面積（例えば、チャネル２４２は第一集積回路ダイ１１８、第二集積回路ダイ１２０、密封剤１２４の中間部分の面積に等しいことができる、第一集積回路ダイ１１８の面積に等しい面積である、第一集積回路ダイ１１８の面積の面積より小さい、等）をカバーすることができる。
図１７Ａ及び図１７Ｂにおいて、基板１５０は基板１０３に結合され、かつ冷却カバー１６８はカバー２４０に結合される。基板１５０は、図１２で説明した基板１５０と同様であってもよいし、類似していてもよい。基板１５０のボンディングパッド１５２はリフロー導電性接続部材１４６により基板１０３のダイ接続部材１３４に接合することができ、かつ底部充填物１５８は導電性接続部材１４６、ダイ接続部材１３４及びボンディングパッド１５２を取り囲むことができる。ボンディングパッド１５２およびアンダーフィル１５８は、図１２で説明したボンディングパッド１５２およびアンダーフィル１５８と同様であってもよいし、類似していてもよい。
冷却カバー１６８は、カバー２４０に取り付けられてもよい。冷却カバー１６８は、図１３Ａ及び図１３Ｂで説明した冷却カバー１６８と同様であってもよいし、類似していてもよい。いくつかの実施例において、図１７Ｂに示す実施例のように、冷却カバー１６８はねじ式締結部材２７０を用いてカバー２４０に取り付けることができる。冷却カバー１６８がねじ型締結部材２７０を用いてカバー２４０に取り付けられる実施例において、第一スペーサ２７２は基板１５０と冷却カバー１６８との間に設置されてもよい。第１スペーサ２７２は、冷却リッド１６８と基板１５０との適切なアライメント及び間隔を提供するために用いられてもよい。ネジ型締付具２７０は貫通孔を貫通することができ、該貫通孔は冷却キャップ１６８及び基板１５０を貫通して形成される。いくつかの実施例において、ネジ型締付具２７０及び第一仕切り部品２７２と冷却キャップ１６８及び基板１５０のうちのいずれかとの間にＯリング又は他のガスケットを挿入することにより、基板１０３、第一集積回路ダイ１１８、第二集積回路ダイ１２０及びカバー２４０を含む空間を密封することができる。
このように、冷却カバー１６８は液体冷却剤などの冷却剤をカバー２４０の通路２４２に供給することができる。通路２４２を提供して冷媒を通路２４２に流通させてカバー２４０の冷却能力を向上させる。これによりリッド２４０内の銅等の材料の代わりにシリコン等の材料を用いることができ、これによりコストを低減する。チャネル２４２は、ウェットエッチング、ダイカット、レーザダイシング等の低コスト方法により形成することができる。カバー２４０の材料は半導体処理装置と互換性があり、かつ半導体装置の製造プロセスに容易に集積することができる。
環状構造２６６は、冷却キャップ１６８および基板１５０に取り付けられていてもよい。接着剤２６４は環状構造２６６を冷却カバー１６８に取り付けるために用いられ、かつ接着剤２６２は環状構造２６６を基板１５０に取り付けるために用いられる。環状構造２６６、接着剤２６４及び接着剤２６２は以上の図１２に説明した環状構造１６６、接着剤１６４及び接着剤１６２と同じであるか又は類似することができるが、環状構造２６６の高さは環状構造１６６の高さより大きくてもよい。このように、環状構造２６６は半導体装置２００を取り囲むことができ、リッド２４０、封止剤１２４、相互接続構造１０６及び基板１０３を含む。接着剤２６４及び接着剤２６２は、熱界面材（ＴＩＭ）やその他の接着剤であってもよい。
図１８～図２１は、ウエハ１０２上に導電性接続部１４６を形成した後、ウエハ１０２を単化して半導体装置３００を形成する実施の形態を示している。なお、図１～図７について説明した各ステップは、図１８に示す工程の前に行ってもよい。図１８において、導電性接続部材１４６はダイ接続部材１３４に形成される。導電性接続部材１４６は図１０で説明した導電性接続部材１４６と同じであるか又は類似することができる。
図１９において、例えばウェハ１０２のデバイス領域の間のスクライブ領域に沿って鋸切断を行うことにより単一化プロセスを実行する。鋸切断は、各半導体装置３００を互いに分離する。得られた単一の半導体装置３００は、任意のデバイス領域に由来することができる。個片化工程は、ウエハ１０２を分割して基板３０３を形成する。単化プロセスは封止剤１２４と配線構造１０６を鋸で貫通してもよい。
さらに図１９において、キャリア基板の接合を実行することによりキャリア基板１３０と封止剤１２４、第一集積回路ダイ１１８及び第二集積回路ダイ１２０を分離する（又は“非接合”）。いくつかの実施例において、非接合はレーザ又はＵＶ光などの光を放出層１３２に投射することを含み、それにより放出層１３２が光の熱量で分解され、かつ担体基板１３０が除去されてもよい。また、単一化工程の実行前または後に、キャリア基板の非接合を行ってもよい。
図２０において、基板１５０は基板３０３に結合される。基板１５０は、図１２で説明した基板１５０と同様であってもよいし、類似していてもよい。基板１５０のボンディングパッド１５２はリフロー導電性接続部材１４６により基板３０３のダイ接続部材１３４に接合され、かつ底部充填物１５８は導電性接続部材１４６、ダイ接続部材１３４及びボンディングパッド１５２を取り囲むことができる。ボンディングパッド１５２およびアンダーフィル１５８は、図１２で説明したボンディングパッド１５２およびアンダーフィル１５８と同様であってもよいし、類似していてもよい。
図２１において、カバー１４０は密封剤１２４、第一集積回路ダイ１１８及び第二集積回路ダイ１２０に結合され、かつ冷却カバー１６８はカバー１４０に結合される。カバー１４０は、図１１で説明した分割後のカバー１４０と同様であってもよいし、類似していてもよい。カバー１４０は上記方法により半導体装置３００に取り付けられてもよく、例えば溶融接合（例えば、誘電体－誘電体接合）、ガラスフリット接合、接着剤の通過、その組み合わせ等である。図２１に示すように、カバー１４０の幅は基板１５０の幅に等しいことができる。カバー１４０は図９Ａ～図９Ｌに示す任意の通路１４２を含むことができ、かつ通路１４２は上記カバー１４０の任意の面積をカバーすることができる。
また、環状構造１６６はカバー１４０及び基板１５０に取り付けられる。接着剤１６４は環状構造１６６をカバー１４０に取り付けるために用いられ、かつ接着剤１６２は環状構造１６６を基板１５０に取り付けるために用いられる。環状構造１６６、接着剤１６４及び接着剤１６２は、図１２で説明した環状構造１６６、接着剤１６４及び接着剤１６２と同様であってもよいし、類似していてもよい。環状構造１６６は、半導体装置３００を取り囲んでいてもよい。接着剤１６４及び接着剤１６２は、熱界面材料（ＴＩＭ）やその他の接着剤であってもよい。
冷却カバー１６８は、カバー１４０に取り付けられてもよい。冷却カバー１６８は、図１３Ａ及び図１３Ｂで説明した冷却カバー１６８と同様であってもよいし、類似していてもよい。冷却カバー１６８の幅は基板１５０の幅に等しくてもよく、かつ図２１に示すように、冷却カバー１６８、カバー１４０、接着剤１６４、環状構造１６６、接着剤１６２及び基板１５０の側面は互いに位置合わせすることができる。このように、冷却カバー１６８は液体冷却剤などの冷却剤をカバー１４０の通路１４２に供給することができる。通路１４２を提供して冷却水を通路１４２に流通させてカバー１４０の冷却能力を向上させる。これによりリッド１４０内の銅等の材料の代わりにシリコン等の材料を用いることができ、これによりコストを低減する。チャネル１４２は、ウェットエッチング、ダイカット、レーザダイシング等の低コスト方法により形成することができる。カバー１４０の材料は半導体処理装置と互換性があり、かつ半導体装置の製造プロセスに容易に集積することができる。
図２２Ａ～図２３は、半導体装置３００の幅よりも小さい幅のカバー４４０を半導体装置３００に接続した実施形態を示している。なお、図１～図７、図１８～図２０について説明した各ステップは、図２２Ａに示す工程の前に行ってもよい。図２２Ａ～図２２Ｃにおいて、カバー４４０は半導体装置３００の第一集積回路ダイ１１８に結合される。カバー４４０は図９Ａ～図１１で説明したカバー１４０と類似する材料及びプロセスにより形成することができるが、カバー４４０の幅は半導体装置３００の幅より小さく、かつ半導体装置３００にカップリングする前に単一化される。
いくつかの実施例において、カバー４４０はシリコン、ガラス、金属、ポリマーなどの材料を含むことができる。カバー４４０の厚さは、１０μｍ～１０、０００μｍ程度とすることができる。カバー４４０は上記方法により半導体装置３００に取り付けられてもよく、例えば溶融接合（例えば、誘電体－誘電体接合）、ガラスフリット接合、接着剤の通過、その組み合わせ等である。リッド４４０はウェハで形成されてもよく、ウェハに単一化プロセスを実行することにより各リッド４４０を形成することができる。また、スクライブ領域等に沿ってソーカットを行うことにより、単化工程を実施してもよい。なお、単一化工程の実行前又は後に、カバー４４０に流路４４２を形成してもよい。図２２Ａ～図２２Ｃに示すように、カバー４４０の幅及び面積は第一集積回路ダイ１１８の幅及び面積に等しいことができる。しかしながら、他の実施例において、カバー４４０の幅及び面積は第一集積回路ダイ１１８、第二集積回路ダイ１２０のうちのいずれか一つの幅及び面積、第一集積回路ダイ１１８、第二集積回路ダイ１２０の組み合わせ面積及びシール剤１２４の中間部分の面積などに等しいことができる。
図２２Ａ～図２２Ｃに示すように、カバー４４０はカバー４４０の半導体デバイス３００に接合された表面と反対の表面に形成されたチャネル４４２／４４２Ａを含むことができる。図２２Ａ～図２２Ｃにおいて、チャネル４４２／４４２Ａのそれぞれは互いに平行である。しかしながら、以上の図９Ａ～図９Ｊに議論されたいずれのチャネル輪郭はいずれもチャネル４４２／４４２Ａに用いることができる。図２２Ａ及び図２２Ｂに示す実施例において、カバー４４０のチャネル４４２で覆われた面積は半導体デバイス３００の第一集積回路ダイ１１８の面積と同じであってもよい。チャネル４４２の最外側壁は、第１集積回路プラグ１１８の側壁と位置合わせされていてもよいし、その内部に配置されていてもよい。図２２ Ｃに示す実施例では、カバー４４０の半導体デバイス３００の第一集積回路ダイ１１８の面積より小さい面積にチャネル４４２Ａが形成される。いくつかの実施例において、チャネル４４２Ａは第一集積回路ダイ１１８のホットスポット領域の上方に形成されてもよい。
図２３において、冷却カバー１６８はカバー４４０に結合され、かつ環状構造は冷却カバー１６８と基板１５０に取り付けられる。接着剤２６４は環状構造２６６を冷却カバー１６８に取り付けるために用いられ、かつ接着剤２６２は環状構造２６６を基板１５０に取り付けるために用いられる。環状構造２６６、接着剤２６４及び接着剤２６２は以上の図１２に説明した環状構造１６６、接着剤１６４及び接着剤１６２と同じであるか又は類似することができるが、環状構造２６６の高さは環状構造１６６の高さより大きくてもよい。このように、環状構造２６６はキャップ４４０及び半導体デバイス３００を取り囲むことができ、封止剤１２４、配線構造１０６及び基板３０３を含む。接着剤２６４及び接着剤２６２は、熱界面材（ＴＩＭ）やその他の接着剤であってもよい。
冷却カバー１６８は、カバー４４０に取り付けられてもよい。冷却カバー１６８は、図１３Ａ及び図１３Ｂで説明した冷却カバー１６８と同様であってもよいし、類似していてもよい。冷却カバー１６８の幅は基板１５０の幅に等しくてもよく、かつ図２１に示すように、冷却カバー１６８、接着剤２６４、環状構造２６６、接着剤２６２及び基板１５０の側面は互いに位置合わせすることができる。上述したように、冷却カバー１６８は液体冷却剤などの冷却剤をカバー４４０の通路４４２に供給することができる。通路４４２を設け、冷却水を通路４４２に流通させることにより、カバー４４０の冷却能力が向上する。これによりリッド４４０内の銅等の材料の代わりにシリコン等の材料を用いることができ、これによりコストを低減する。チャネル４４２は、ウェットエッチング、ダイカット、レーザダイシング等の低コスト方法により形成することができる。カバー４４０の材料は半導体処理装置と互換性があり、かつ半導体装置の製造プロセスに容易に集積することができる。
他の部品及びプロセスを含んでもよい。例えば、テスト構造を含むことにより３Ｄパッケージ又は３ＤＩＣデバイスの検証テストを補助することができる。テストストラクチャは、例えば、配線構造または基板上に形成されたテストパッド（３Ｄパッケージまたは３ＤＩＣに対するテストを許容する）、プローブおよび／またはプローブカードなどを含んでいてもよい。検証テストは中間構造及び最終構造上で実行することができる。付加的に、本明細書に開示された構造及び方法は既知の良好なダイの中間検証を結合したテスト方法と組み合わせて使用することができ、それにより収量を増加させかつコストを低減する。
実施例は様々な点を実現することができる。例えば、キャップを様々な半導体デバイスに結合しかつ液体冷却剤をキャップに形成されたチャネルに供給することは半導体デバイスに強化された冷却能力を提供することができ、同時に従来の半導体プロセス装置と互換性があるコスト効果を有するプロセスにより形成される。カバーは溶融接合等により半導体デバイスの集積回路ダイに直接接続することができ、これは熱抵抗を低減しかつ半導体デバイスの冷却能力をさらに向上させることができる。このようにして、冷却能力を向上させ、同時にコストを低減することができる。
実施例によれば、半導体装置は以下を含む：第一集積回路ダイ、カバーであって、第一集積回路ダイに結合され、該カバーはカバーの第一集積回路ダイと反対の表面に位置する複数のチャネルを含むもの、冷却カバーであって、第一集積回路ダイと逆にカバーに結合されるもの、及び伝熱ユニットであって、管部品により冷却カバーに結合され、該伝熱ユニットは冷却カバーにより液体冷媒を複数の通路に供給するように構成されるもの。実施例において、カバーは誘電体－誘電体により接合されて第一集積回路ダイに結合される。実施例において、半導体デバイスはさらに第一集積回路ダイを横方向に取り囲む封止剤を含み、カバーは誘電体－誘電体により接合されて封止剤に結合される。実施例において、半導体デバイスはさらに第一集積回路ダイを横方向に取り囲むシール剤を含み、カバーの幅は第一集積回路ダイの幅に等しい。実施例において、半導体デバイスはさらに第一集積回路ダイを横方向に取り囲むシール剤を含み、カバーの幅は冷却カバーの幅に等しくかつシール剤の幅より大きい。実施例において、半導体装置はさらにシール剤を取り囲む環状構造を含み、第一集積回路ダイ及び環状構造は基板に結合され、かつ基板の幅はカバーの幅に等しい。実施例において、複数のチャネルが周辺に設置され、該周辺の第一平面における第一面積が第一平面に平行な第二平面における第一集積回路ダイの第二面積よりも小さい。実施例において、第一集積回路ダイ及び複数の第二集積回路ダイが封止剤により横方向に囲まれ、カバーの外側表面が封止剤の外側表面に位置合わせされ、かつ複数のチャネルのチャネルの側壁が第二集積回路ダイの側面に位置合わせされる。実施例において、複数のチャネルは第一複数のチャネル及び第二複数のチャネルを含み、第一複数のチャネルのそれぞれは互いに平行に第一方向に延伸し、第二複数のチャネルのそれぞれは互いに平行に第二方向に延伸し、第二方向は第一方向に垂直である。
別の実施例によれば、半導体パッケージは以下を含む：基板、挿入部材であって、基板に結合されるもの、第一集積回路ダイであって、挿入部材の基板と反対側に結合されるもの、カバーであって、第一集積回路ダイの挿入部材とは反対側に結合され、該カバーがカバーの挿入部材と反対の表面に複数のチャネルを含み、該カバーが誘電体－誘電体を介して接合されて第一集積回路ダイに結合されるもの、及び冷却カバーであって、カバーに結合され、該冷却カバーがチャネル流体と連通するもの。実施例において、半導体パッケージはさらに環状構造を含み、該環状構造は冷却カバーと接触する第一接着剤により冷却カバーに結合され、該環状構造は第二接着剤により基板に結合される。実施例において、半導体パッケージはさらに環状構造を含み、該環状構造はリッドと接触する第一接着剤によりリッドに結合され、該環状構造は第二接着剤により基板に結合される。実施例において、半導体パッケージはさらに第一集積回路ダイを横方向に取り囲むシール剤及びシール剤中に位置する四つの第二集積回路ダイを含み、複数のチャネルの周辺は第一集積回路ダイの二つの側壁と各第二集積回路ダイの二つの側壁に位置合わせされる。実施例において、複数のチャネルの周辺は第一集積回路ダイの周辺に位置合わせされる。実施例において、複数のチャネルにおけるチャネルは断面図において三角形である。
別の実施例によれば、方法は以下を含む：集積回路ダイを基板に接合する、基板の上方に封止剤を形成しかつ集積回路ダイを横方向に取り囲む、カバーを集積回路ダイ及び封止剤に接合し、接合は誘電体－誘電体接合を形成することを含み、カバーは集積回路ダイ及び封止剤と逆の複数のチャネルを含む、分割カバー、冷却カバーをカバーに接合する、及び液体冷却剤を冷却カバーから複数のチャネルに流す。実施例において、該方法はさらにウェットエッチングプロセスを使用してカバーに複数のチャネルを形成することを含む。実施例において、該方法はさらにダイカットプロセスを用いてカバーに複数のチャネルを形成することを含む。実施例において、該方法はさらにリッドと同時に基板と封止剤を分割することを含む。実施例において、カバーを集積回路ダイ及びシール剤に接合することは集積回路ダイの上方に接着剤を堆積することをさらに含み、誘電体－誘電体接合はシール剤とカバーとの間に形成される。
以上、いくつかの実施形態の概要について説明したが、当業者であれば、本開示の態様をより好適に理解することができる。当業者であれば、本明細書に記載された実施形態と同様の目的を達成するために、他のプロセスや構造を設計、変更すること、および／または同一の効果を達成することは容易であることを理解されるべきである。当業者であれば、これらと均等な構成については、本発明の趣旨及び範囲から逸脱することなく、本発明の趣旨及び範囲から逸脱することなく、種々の変更、置換及び変更を加えることが可能であることを認識すべきである。

Claims (20)

  1. 第１の集積回路ダイと、
    前記第１の集積回路ダイに結合され、前記第１の集積回路ダイとは反対側のその表面に複数の通路を有するリッドと、
    前記リッドの前記第１の集積回路ダイとは反対側に結合された冷却カバーと、
    パイプフィッティングを介して前記冷却カバーに結合され、前記冷却カバーにより液体クーラントを前記複数の通路に供給するように構成された伝熱部と、を備える、半導体装置。
  2. 前記リッドは、誘電体と誘電体の結合により前記第１の集積回路ダイに結合されている、
    ことを特徴とする請求項１に記載の半導体装置。
  3. 前記第１の集積回路ダイを横方向で囲む密封剤をさらに備え、前記リッドは誘電体と誘電体の結合により前記密封剤に結合されている、
    ことを特徴とする請求項１に記載の半導体装置。
  4. 前記第１の集積回路ダイを横方向で囲む密封剤をさらに備え、前記リッドの幅は前記第１の集積回路ダイの幅と同じである、
    ことを特徴とする請求項１に記載の半導体装置。
  5. 前記第１の集積回路ダイを横方向で囲む密封剤をさらに備え、前記リッドの幅は、前記冷却カバーの幅と同じであり、前記密封剤の幅より広い、
    ことを特徴とする請求項１に記載の半導体装置。
  6. 前記密封剤を取り囲むリング構造をさらに備え、前記第１の集積回路ダイと前記リング構造は基板に結合され、前記基板の幅は前記リッドの幅と同じである、
    ことを特徴とする請求項５に記載の半導体装置。
  7. 前記複数の通路は、第１の平面に平行な第２の平面における前記第１の集積回路ダイの第２の領域より小さい第１の平面内の第１の領域を有する周囲内に配置されている、
    ことを特徴とする請求項１に記載の半導体装置。
  8. 前記第１の集積回路ダイと複数の第２の集積回路ダイとは密封剤により横方向で囲まれ、前記リッドの外側表面は前記密封剤の外側表面に位置合わせされ、前記複数の通路の通路の側壁は前記複数の第２の集積回路ダイの側表面に位置合わせされている、
    ことを特徴とする請求項１に記載の半導体装置。
  9. 前記複数の通路は第１の複数の通路と第２の複数の通路とを有し、前記各第１の複数の通路が第１の方向で互いに平行に延在し、前記各第２の複数の通路が第２の方向で互いに平行に延在し、前記第２の方向が前記第１の方向に垂直する、
    ことを特徴とする請求項１に記載の半導体装置。
  10. 基板と、
    前記基板に結合されたインターポーザと、
    前記インターポーザの前記基板とは反対側に結合された第１の集積回路ダイと、
    前記第１の集積回路ダイの前記インターポーザとは反対側に結合され、前記インターポーザとは反対側のその表面に複数のチャネルを有し、誘電体と誘電体の結合により前記第１の集積回路ダイに結合されたリッドと、
    前記リッドに結合され、前記複数の通路と流体連通している冷却カバーと、を備える、半導体パッケージ。
  11. リング構造をさらに備え、前記リング構造は、前記冷却カバーに接する第１の接着剤により前記冷却カバーに結合され、第２の接着剤により前記基板に結合されている、
    ことを特徴とする請求項１０に記載の半導体パッケージ。
  12. リング構造をさらに備え、前記リング構造は、前記リッドに接する第１の接着剤により前記リッドに結合され、第２の接着剤により前記基板に結合されている、
    ことを特徴とする請求項１０に記載の半導体パッケージ。
  13. 前記第１の集積回路ダイを横方向で囲む密封剤と、
    前記密封剤における４つの第２の集積回路ダイと、をさらに備え、
    前記複数の通路の周囲は、前記第１の集積回路ダイの２つの側壁及び前記各第２の集積回路ダイの２つの側壁にそれぞれ位置合わせされている、
    ことを特徴とする請求項１０に記載の半導体パッケージ。
  14. 前記複数の通路の周囲は、前記第１の集積回路ダイの周囲に位置合わせされている、
    ことを特徴とする請求項１０に記載の半導体パッケージ。
  15. 断面視において、前記複数の通路の通路は三角形である、
    ことを特徴とする請求項１０に記載の半導体パッケージ。
  16. 基板に集積回路ダイを接合するプロセスと、
    前記集積回路ダイを横方向で囲むように前記基板上に密封剤を形成するステップと、
    前記リッドは前記集積回路ダイ及び前記密封剤とは反対側に位置している複数の通路を有し、誘電体と誘電体の結合を含む接合により前記集積回路ダイと前記密封剤にリッドを接合するプロセスと、
    前記リッドを分離するステップと、
    前記リッドに冷却カバーを接合するステップと、
    前記冷却カバーから前記複数の通路に液体クーラントを流すステップと、を含む、前記方法。
  17. ウェットエッチングプロセスにより前記リッドに前記複数の通路を形成するプロセスをさらに含む、
    ことを特徴とする請求項１６に記載の方法。
  18. ダイソーイングプロセスにより前記リッドに前記複数の通路を形成するプロセスをさらに含む、
    ことを特徴とする請求項１６に記載の方法。
  19. 前記基板および前記密封剤を前記リッドと同時に分離するステップをさらに含む、
    ことを特徴とする請求項１６に記載の方法。
  20. 前記リッドを前記集積回路ダイ及び前記密封剤に接合するプロセスは、前記集積回路ダイ上に接着剤を堆積することをさらに含み、前記密封剤と前記リッドとの間に前記誘電体と誘電体の結合が形成されている、
    ことを特徴とする請求項１６に記載の方法。
JP2021124798A 2020-07-30 2021-07-29 液体冷却リッドを含むパッケージ半導体装置及び形成方法 Pending JP2022027650A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063058633P 2020-07-30 2020-07-30
US63/058,633 2020-07-30
US17/114,886 2020-12-08
US17/114,886 US11410910B2 (en) 2020-07-30 2020-12-08 Packaged semiconductor device including liquid-cooled lid and methods of forming the same

Publications (1)

Publication Number Publication Date
JP2022027650A true JP2022027650A (ja) 2022-02-10

Family

ID=77411532

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021124798A Pending JP2022027650A (ja) 2020-07-30 2021-07-29 液体冷却リッドを含むパッケージ半導体装置及び形成方法

Country Status (7)

Country Link
US (2) US11410910B2 (ja)
EP (1) EP3945565A1 (ja)
JP (1) JP2022027650A (ja)
KR (1) KR102501424B1 (ja)
CN (1) CN113675178B (ja)
DE (1) DE102020133291A1 (ja)
TW (1) TWI760125B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11574891B2 (en) * 2021-01-26 2023-02-07 Nanya Technology Corporation Semiconductor device with heat dissipation unit and method for fabricating the same
US11682602B2 (en) * 2021-02-04 2023-06-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacture
US20240038633A1 (en) * 2022-07-28 2024-02-01 Invensas Bonding Technologies, Inc. Embedded cooling systems and methods of manufacturing embedded cooling systems

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5520244A (en) 1992-12-16 1996-05-28 Sdl, Inc. Micropost waste heat removal system
US5403783A (en) 1992-12-28 1995-04-04 Hitachi, Ltd. Integrated circuit substrate with cooling accelerator substrate
US6983792B2 (en) * 2002-11-27 2006-01-10 The Aerospace Corporation High density electronic cooling triangular shaped microchannel device
US7071552B2 (en) 2004-03-29 2006-07-04 Intel Corporation IC die with directly bonded liquid cooling device
US7272006B2 (en) * 2005-09-30 2007-09-18 Intel Corporation IC coolant microchannel assembly with integrated attachment hardware
JP2008124430A (ja) 2006-10-18 2008-05-29 Hitachi Ltd パワー半導体モジュール
JP2008159619A (ja) * 2006-12-20 2008-07-10 Shinko Electric Ind Co Ltd 半導体装置
US7731079B2 (en) * 2008-06-20 2010-06-08 International Business Machines Corporation Cooling apparatus and method of fabrication thereof with a cold plate formed in situ on a surface to be cooled
US8519532B2 (en) * 2011-09-12 2013-08-27 Infineon Technologies Ag Semiconductor device including cladded base plate
US9391000B2 (en) * 2012-04-11 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for forming silicon-based hermetic thermal solutions
US9224673B2 (en) 2013-03-08 2015-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Packages for semiconductor devices, packaged semiconductor devices, and methods of cooling packaged semiconductor devices
US9449896B2 (en) * 2014-01-13 2016-09-20 Stmicroelectronics Sa Device comprising a three-dimensional integrated structure with simplified thermal dissipation, and corresponding fabrication method
US10541228B2 (en) * 2017-06-15 2020-01-21 Taiwan Semiconductor Manufacturing Company, Ltd. Packages formed using RDL-last process
DE102017120875B4 (de) 2017-06-15 2022-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Vorrichtung und Verfahren mit RDL-Last-Prozess-Geformtem Gehäuse
US10957611B2 (en) 2017-08-01 2021-03-23 Mediatek Inc. Semiconductor package including lid structure with opening and recess
US10461014B2 (en) * 2017-08-31 2019-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Heat spreading device and method
US11177201B2 (en) * 2017-11-15 2021-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages including routing dies and methods of forming same
WO2019132957A1 (en) * 2017-12-29 2019-07-04 Intel Corporation Microelectronic assemblies
US20190326257A1 (en) * 2018-04-24 2019-10-24 Rahul Agarwal High density fan-out packaging
US11075133B2 (en) * 2018-06-29 2021-07-27 Taiwan Semiconductor Manufacturing Company, Ltd. Underfill structure for semiconductor packages and methods of forming the same
EP3620741B1 (en) * 2018-09-04 2021-01-27 Ovh Thermal transfer device having a fluid conduit
US11177192B2 (en) 2018-09-27 2021-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device including heat dissipation structure and fabricating method of the same
US11139223B2 (en) * 2018-11-29 2021-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
US10964625B2 (en) * 2019-02-26 2021-03-30 Google Llc Device and method for direct liquid cooling via metal channels
US11011448B2 (en) * 2019-08-01 2021-05-18 Intel Corporation IC package including multi-chip unit with bonded integrated heat spreader

Also Published As

Publication number Publication date
TW202205574A (zh) 2022-02-01
KR20220015299A (ko) 2022-02-08
US20220310482A1 (en) 2022-09-29
US20220037231A1 (en) 2022-02-03
KR102501424B1 (ko) 2023-02-21
EP3945565A1 (en) 2022-02-02
US11410910B2 (en) 2022-08-09
CN113675178A (zh) 2021-11-19
DE102020133291A1 (de) 2022-02-03
US11996351B2 (en) 2024-05-28
TWI760125B (zh) 2022-04-01
CN113675178B (zh) 2024-03-26

Similar Documents

Publication Publication Date Title
CN109427702B (zh) 散热器件和方法
TWI681476B (zh) 具有無矽基底插板的封裝及其形成方法
TWI664685B (zh) 具有無矽基底的中介層的封裝及其形成方法
TWI744411B (zh) 半導體裝置、晶粒堆疊結構、封裝結構及其製造方法
TWI783269B (zh) 封裝、半導體封裝及其形成方法
KR20200037051A (ko) 집적 회로 패키지 및 방법
JP2022027650A (ja) 液体冷却リッドを含むパッケージ半導体装置及び形成方法
TW201714274A (zh) 三維晶片堆疊的方法與結構
TW201906025A (zh) 散熱方法
TWI727879B (zh) 封裝結構及製作所述封裝結構的方法
CN113241332B (zh) 具有微流道的半导体结构、芯片堆叠结构以及制备方法
KR20240005646A (ko) 집적 회로 패키지 및 방법
CN112582389A (zh) 半导体封装件、封装件及其形成方法
US20240006270A1 (en) Package with Improved Heat Dissipation Efficiency and Method for Forming the Same
CN220510018U (zh) 半导体装置
US20240145342A1 (en) Package with Heat Dissipation Structure and Method for Forming the Same
TWI842343B (zh) 裝置封裝、半導體封裝及封裝方法
CN221102070U (zh) 封装体
US20240105530A1 (en) Integrated Circuit Packages, Devices Using the Same, and Methods of Forming the Same
CN220934062U (zh) 冷却盖和包括其的封装的半导体装置
TW202418515A (zh) 封裝體及其製造方法
US20240105550A1 (en) Water Cooling System for Semiconductor Package
TW202345307A (zh) 裝置封裝、半導體封裝及封裝方法
TW202347663A (zh) 積體電路封裝裝置
KR20230043271A (ko) 반도체 칩 및 반도체 패키지