DE102020133291A1 - Packaged-halbleitervorrichtung mit flüssigkeitsgekühlter kappe und verfahren zu deren herstellung - Google Patents

Packaged-halbleitervorrichtung mit flüssigkeitsgekühlter kappe und verfahren zu deren herstellung Download PDF

Info

Publication number
DE102020133291A1
DE102020133291A1 DE102020133291.2A DE102020133291A DE102020133291A1 DE 102020133291 A1 DE102020133291 A1 DE 102020133291A1 DE 102020133291 A DE102020133291 A DE 102020133291A DE 102020133291 A1 DE102020133291 A1 DE 102020133291A1
Authority
DE
Germany
Prior art keywords
integrated circuit
cap
channels
circuit die
encapsulation material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020133291.2A
Other languages
English (en)
Inventor
Sheng-Tsung HSIAO
Jen Yu Wang
Chung-Jung Wu
Tung-Liang Shao
Chih-Hang Tung
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102020133291A1 publication Critical patent/DE102020133291A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/427—Cooling by change of state, e.g. use of heat pipes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Es werden Halbleitervorrichtungen, die Kappen mit flüssigkeitsgekühlten Kanälen aufweisen, und Verfahren zu deren Herstellung offenbart. Bei einer Ausführungsform weist eine Halbleitervorrichtung Folgendes auf: einen ersten integrierten Schaltungs-Die; eine Kappe, die mit dem ersten integrierten Schaltungs-Die verbunden ist, wobei die Kappe eine Mehrzahl von Kanälen in einer Oberfläche der Kappe aufweist, die dem ersten integrierten Schaltungs-Die gegenüberliegt; eine Kühlabdeckung, die mit der Kappe, die dem ersten integrierten Schaltungs-Die gegenüberliegt, verbunden ist; und eine Wärmeübertragungseinheit, die über ein Rohrformstück mit der Kühlabdeckung verbunden ist, wobei die Wärmeübertragungseinheit so konfiguriert ist, dass sie ein flüssiges Kühlmittel über die Kühlabdeckung für die Mehrzahl von Kanälen bereitstellt.

Description

  • Prioritätsanspruch und Querverweis
  • Die vorliegende Anmeldung beansprucht die Priorität der am 30. Juli 2020 eingereichten vorläufigen US-Patentanmeldung mit dem Aktenzeichen 63/058.633 und dem Titel „Semiconductor Device and Manufacturing Method thereof“ („Halbleitervorrichtung und Verfahren zu ihrer Herstellung“), die durch Bezugnahme in die vorliegende Anmeldung aufgenommen ist.
  • Hintergrund
  • Die Halbleiterindustrie hat auf Grund von ständigen Verbesserungen der Integrationsdichte verschiedener elektronischer Komponenten, wie zum Beispiel Transistoren, Dioden, Widerstände, Kondensatoren usw., ein rasches Wachstum erfahren. Größtenteils ist die Verbesserung der Integrationsdichte auf die wiederholte Verkleinerung der kleinsten Strukturbreite zurückzuführen, wodurch mehr Komponenten auf einer gegebenen Fläche integriert werden können. Da die Forderung nach einer Verkleinerung von elektronischen Vorrichtungen stärker geworden ist, ist ein Bedarf an kreativeren Packagingverfahren für Halbleiter-Dies entstanden. Ein Beispiel für solche Packagingsysteme ist die Package-on-Package-Technologie (PoP-Technologie). Bei einer PoP-Vorrichtung wird ein oberes Halbleiter-Package auf ein unteres Halbleiter-Package gestapelt, um einen hohen Integrationsgrad und eine hohe Komponentendichte zu erzielen. Die PoP-Technologie ermöglicht im Allgemeinen die Herstellung von Halbleitervorrichtungen mit verbesserten Funktionalitäten und kleinen Anschlussflächen auf einer gedruckten Leiterplatte (PCB).
  • Kurze Beschreibung der Zeichnungen
  • Aspekte der vorliegenden Offenbarung lassen sich am besten anhand der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen verstehen. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Merkmale nicht maßstabsgetreu dargestellt sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale zugunsten einer klaren Erläuterung willkürlich vergrößert oder verkleinert sein.
  • Die 1A bis 23 zeigen Schnittansichten von Zwischenstufen während Prozessen zum Herstellen von Package-Komponenten gemäß einigen Ausführungsformen.
  • Detaillierte Beschreibung
  • Die nachstehende Beschreibung liefert viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale des bereitgestellten Gegenstands. Nachstehend werden spezielle Beispiele für Komponenten und Anordnungen beschrieben, um die vorliegende Erfindung zu vereinfachen. Diese sind natürlich lediglich Beispiele und sollen nicht beschränkend sein. Zum Beispiel kann die Herstellung eines ersten Elements über oder auf einem zweiten Element in der nachstehenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Element in direktem Kontakt hergestellt werden, und sie kann auch Ausführungsformen umfassen, bei denen zusätzliche Elemente zwischen dem ersten und dem zweiten Element hergestellt werden können, sodass das erste und das zweite Element nicht in direktem Kontakt sind. Darüber hinaus können in der vorliegenden Erfindung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholt werden. Diese Wiederholung dient der Einfachheit und Übersichtlichkeit und schreibt an sich keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Konfigurationen vor.
  • Darüber hinaus können hier räumlich relative Begriffe, wie etwa „darunter befindlich“, „unter“, „untere(r)“/„unteres“, „darüber befindlich“, „obere(r)“/„oberes“ und dergleichen, zur einfachen Beschreibung der Beziehung eines Elements oder einer Struktur zu einem oder mehreren anderen Elementen oder Strukturen verwendet werden, die in den Figuren dargestellt sind. Die räumlich relativen Begriffe sollen zusätzlich zu der in den Figuren dargestellten Orientierung andere Orientierungen der in Gebrauch oder in Betrieb befindlichen Vorrichtung umfassen. Die Vorrichtung kann anders ausgerichtet werden (um 90 Grad gedreht oder in einer anderen Orientierung), und die räumlich relativen Deskriptoren, die hier verwendet werden, können entsprechend interpretiert werden.
  • Bei verschiedenen Ausführungsformen wird eine Packaged-Halbleitervorrichtung bereitgestellt, die eine Kappe mit Mikrokanälen aufweist, die mit einem flüssigen Kühlmittel gekühlt werden. Die Kappe kann mittels Dielektrikum-Dielektrikum-Bondung, Glasfrittenbondung, Klebstoffen, z. B. thermischen Grenzflächenmaterialien (TIMs) oder anderen thermischen Klebstoffen, oder dergleichen mit verschiedenen integrierten Schaltungs-Dies der Packaged-Halbleitervorrichtung verbunden werden. Die Kappe kann aus einem Material wie Silizium, Glas, Metall, Polymeren oder dergleichen hergestellt werden, das mit herkömmlichen Halbleiter-Bearbeitungsvorrichtungen kompatibel sein kann.
  • Die in der Kappe befindlichen Mikrokanäle können Folgendes umfassen: eine Mehrzahl von Mikrokanälen, die zueinander parallel sind; oder eine erste Mehrzahl von Mikrokanälen, die zueinander parallel sind, und eine zweite Mehrzahl von Mikrokanälen, die zueinander parallel sind und zu der ersten Mehrzahl von Mikrokanälen senkrecht sind. Die Mikrokanäle können in der Schnittansicht rechteckig, dreieckig, U-förmig oder dergleichen sein. Die integrierten Schaltungs-Dies der Packaged-Halbleitervorrichtung können mit einem Verkapselungsmaterial verkapselt werden und an einem Substrat befestigt werden. Eine Fläche der Kappe kann gleich dem Folgenden sein: einer Fläche eines der integrierten Schaltungs-Dies; einer Fläche des Substrats; einer vereinten Fläche des Verkapselungsmaterials und der integrierten Schaltungs-Dies; oder dergleichen. Die Mikrokanäle können die Kappe oder einen Teil davon bedecken. Zum Beispiel können die Mikrokanäle Folgendes bedecken: einen Bereich der Kappe, der gleich einer Fläche eines der integrierten Schaltungs-Dies ist; eine Fläche, die kleiner als eine Fläche eines der integrierten Schaltungs-Dies ist; eine vereinte Fläche der integrierten Schaltungs-Dies und dazwischen befindlicher Teile des Verkapselungsmaterials; oder dergleichen. Die Mikrokanäle können auf einer Oberfläche der Kappe, die den integrierten Schaltungs-Dies gegenüberliegt, angeordnet sein, und das flüssige Kühlmittel kann in die Mikrokanäle über eine Kühlabdeckung eingespeist werden, die mit der Oberfläche der Kappe verbunden ist, die den integrierten Schaltungs-Dies gegenüberliegt.
  • Durch Erzeugen der Mikrokanäle in der Kappe und Kühlen der Kappe mit dem flüssigen Kühlmittel wird die Kühlleistung der Kappe verbessert. Durch Verbinden der Kappe mit den integrierten Schaltungs-Dies durch Dielektrikum-Dielektrikum-Direktbondung wird die thermische Leitfähigkeit zwischen der Kappe und den integrierten Schaltungs-Dies verbessert, wodurch die Kühlleistung der Kappe weiter verbessert wird. Durch Herstellen der Kappe aus Silizium oder dergleichen können Verfahren wie Sägen, Nassätzen und dergleichen zum Erzeugen der Mikrokanäle verwendet werden, wodurch die Kappe kostengünstig hergestellt werden kann.
  • Die 1A und 1B zeigen eine Schnittansicht bzw. eine Top-Down-Ansicht von ersten integrierten Schaltungs-Dies 118 und zweiten integrierten Schaltungs-Dies 120, die an einen Wafer 102 gebondet sind, gemäß einigen Ausführungsformen. Die 1A und 1B zeigen, dass der Wafer 102 zwei Vorrichtungsbereiche 100A und 100B bzw. vier Vorrichtungsbereiche 100A bis 100D aufweist, die in späteren Schritten vereinzelt werden können, um eine Mehrzahl von Halbleitervorrichtungen 100 herzustellen. Der Wafer 102 kann jedoch jede Anzahl von Vorrichtungsbereichen aufweisen.
  • Der Wafer 102 kann ein Halbleitersubstrat, wie etwa dotiertes oder undotiertes Silizium, oder eine aktive Schicht eines Halbleiter-auf-Isolator-Substrats (SOI-Substrats) sein. Der Wafer 102 kann Folgendes aufweisen: andere Halbleitermaterialien, wie etwa Germanium; einen Verbindungshalbleiter, wie etwa Siliziumcarbid, Galliumarsen, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid; einen Legierungshalbleiter, wie etwa SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP und/oder GaInAsP; oder Kombinationen davon. Andere Substrate, wie etwa mehrschichtige oder Gradient-Substrate, können ebenfalls verwendet werden. Bei einigen Ausführungsformen kann der Wafer 102 ein Interposerwafer sein, wobei jeder der Vorrichtungsbereiche 100A und 100B später zu einem Interposer vereinzelt wird. Bei Ausführungsformen, bei denen der Wafer 102 ein Interposerwafer ist, kann der Wafer 102 keine aktiven Vorrichtungen aufweisen und kann Verbindungen zwischen den ersten integrierten Schaltungs-Dies 118 und den zweiten integrierten Schaltungs-Dies 120 herstellen. Der Interposerwafer kann optional passive Vorrichtungen aufweisen. Der Wafer 102 hat eine Vorderseite (z. B. die Seite, die in 1A nach oben zeigt) und eine Rückseite (z. B. die Seite, die in 1A nach unten zeigt).
  • Auf der Vorderseite (d. h., auf einer aktiven Seite) des Wafers 102 können Vorrichtungen hergestellt werden. Die Vorrichtungen können optional aktive Vorrichtungen (z. B. Transistoren, Dioden oder dergleichen), Kondensatoren, Widerstände oder dergleichen sein. Bei einigen Ausführungsformen kann die Rückseite (d. h., eine inaktive Seite) keine Vorrichtungen aufweisen. Über der Vorderseite des Wafers 102 kann ein Zwischenschichtdielektrikum (ILD) hergestellt werden. Das ILD kann die Vorrichtungen umschließen und bedecken. Das ILD kann eine oder mehrere dielektrische Schichten aufweisen, die aus Materialien wie Phosphorsilicatglas (PSG), Borsilicatglas (BSG), Borphosphorsilicatglas (BPSG), undotiertem Silicatglas (USG) oder dergleichen hergestellt sind.
  • Über der Vorderseite des Wafers 102 kann eine Interconnect-Struktur 106 hergestellt werden. Die Interconnect-Struktur 106 kann die Vorrichtungen auf der Vorderseite des Wafers 102 miteinander verbinden und kann Verbindungen zwischen den ersten integrierten Schaltungs-Dies 118 und den zweiten integrierten Schaltungs-Dies 120 herstellen, die an den Wafer 102 in jedem der Vorrichtungsbereiche 100A bis 100D gebondet sind. Die Interconnect-Struktur 106 kann eine oder mehrere Schichten von ersten leitfähigen Strukturelementen 110 aufweisen, die in einer oder mehreren aufeinandergestapelten ersten dielektrischen Schichten 108 hergestellt sind. Die aufeinandergestapelten ersten dielektrischen Schichten 108 können jeweils ein dielektrisches Material aufweisen, wie etwa ein dielektrisches Low-k-Material, ein dielektrisches Extrem-low-k-Material (dielektrisches ELK-Material) oder dergleichen. Die ersten dielektrischen Schichten 108 können mit einem geeigneten Verfahren abgeschieden werden, wie etwa chemische Aufdampfung (CVD), Atomlagenabscheidung (ALD), physikalische Aufdampfung (PVD), plasmaunterstützte chemische Aufdampfung (PECVD) oder dergleichen.
  • Die ersten leitfähigen Strukturelemente 110 können leitfähige Leitungen und leitfähige Durchkontaktierungen umfassen, die die Schichten von leitfähigen Leitungen miteinander verbinden. Die leitfähigen Leitungen können sich durch jeweilige der ersten dielektrischen Schichten 108 erstrecken, um vertikale Verbindungen zwischen Schichten der leitfähigen Leitungen herzustellen. Die ersten leitfähigen Strukturelemente 110 können mit einem geeigneten Verfahren wie Single-Damascene-Prozess, Dual-Damascene-Prozess oder dergleichen hergestellt werden.
  • Bei einigen Ausführungsformen können die ersten leitfähigen Strukturelemente 110 mit einem Damascene-Prozess hergestellt werden, bei dem eine jeweilige erste dielektrische Schicht 108 mit einer Kombination aus Fotolithografie- und Ätzverfahren strukturiert wird, um Gräben zu erzeugen, die der gewünschten Struktur der ersten leitfähigen Strukturelemente 110 entsprechen. Optional können eine Diffusionssperrschicht und/oder eine Haftschicht abgeschieden werden, und die Gräben können dann mit einem leitfähigen Material gefüllt werden. Geeignete Materialien für die Sperrschicht sind Titan, Titannidrid, Titanoxid, Tantal, Tantalnitrid, Tantaloxid, Kombinationen davon oder dergleichen. Für das leitfähige Material sind Kupfer, Silber, Gold, Wolfram, Aluminium, Ruthenium, Cobalt, Molybdän, Kombinationen davon oder dergleichen geeignet. Bei einigen Ausführungsformen können die ersten leitfähigen Strukturelemente 110 mit FEOL-Prozessen (FEOL: Front End of Line) abgeschieden werden, sodass Hochtemperaturmaterialen für das leitfähige Material verwendet werden können. Bei einer Ausführungsform können die ersten leitfähigen Strukturelemente 110 durch Abscheiden einer Seedschicht aus Kupfer oder einer Kupferlegierung und Füllen der Gräben mittels Elektroplattierung hergestellt werden. Zum Entfernen von überschüssigem leitfähigem Material von einer Oberfläche der jeweiligen ersten dielektrischen Schicht 108 und zum Planarisieren von Oberflächen der ersten dielektrischen Schicht 108 und der ersten leitfähigen Strukturelemente 110 für eine spätere Bearbeitung kann ein CMP-Prozess (CMP: chemisch-mechanische Planarisierung) oder dergleichen verwendet werden.
  • In 1A ist zwar gezeigt, dass sich die Interconnect-Struktur 106 quer über eine Oberfläche des Wafers 102 erstreckt, aber bei einigen Ausführungsformen können einzelne Interconnect-Strukturen 106 in jedem der Vorrichtungsbereiche 100A bis 100D hergestellt werden, und die einzelnen Interconnect-Strukturen 106 können voneinander getrennt werden. Wie zum Beispiel durch Strichlinien in den ersten dielektrischen Schichten 108 von 1B dargestellt ist, kann die Interconnect-Struktur 106 in einzelne Interconnect-Strukturen 106 in jedem der Vorrichtungsbereiche 100A bis 100D zertrennt werden. Die Interconnect-Struktur 106 kann mit einem geeigneten Ätzprozess, wie etwa einem isotropen Ätzprozess (z. B. einem Nassätzprozess), einem anisotropen Ätzprozess (z. B. einem Trockenätzprozess), mehreren Prozessen oder Kombinationen davon oder dergleichen zertrennt werden.
  • Dann können leitfähige Durchkontaktierungen 104 so hergestellt werden, dass sie sich in den Wafer 102 erstrecken. Die leitfähigen Durchkontaktierungen 104 können mit den ersten leitfähigen Strukturelementen 110 der Interconnect-Struktur 106 elektrisch verbunden werden. Als ein Beispiel können die leitfähigen Durchkontaktierungen 104 durch Erzeugen von Aussparungen in dem Wafer 102 zum Beispiel durch Ätzen, Fräsen, Laserverfahren, einer Kombination davon oder dergleichen hergestellt werden. In den Aussparungen kann ein dünnes dielektrisches Material zum Beispiel mit einem Oxidationsverfahren hergestellt werden. In den Öffnungen kann eine Sperrschicht zum Beispiel durch CVD, ALD, PVD, thermische Oxidation, eine Kombination davon oder dergleichen konform abgeschieden werden. Die Sperrschicht kann aus einem Oxid, einem Nitrid oder einem Oxidnitrid, wie etwa Titannidrid, Titanoxidnitrid, Tantalnitrid, Tantaloxidnitrid oder Wolframnitrid, oder einer Kombination davon und/oder dergleichen hergestellt werden. Über der Sperrschicht und in den Öffnungen kann ein leitfähiges Material abgeschieden werden. Das leitfähige Material mit einem elektrochemischen Plattierungsprozess, CVD, PVD, einer Kombination davon oder dergleichen abgeschieden werden. Beispiele für das leitfähige Material sind Kupfer, Wolfram, Aluminium, Silber, Gold, eine Kombination davon oder dergleichen. Überschüssiges leitfähiges Material und überschüssige Sperrschicht werden von der Oberfläche des Wafers 102 zum Beispiel mit einer CMP oder dergleichen entfernt. Verbliebene Teile der Sperrschicht und des leitfähigen Materials bilden die leitfähigen Durchkontaktierungen 104.
  • Bei der dargestellten Ausführungsform sind die leitfähigen Durchkontaktierungen 104 auf der Rückseite des Wafers 102 noch nicht freigelegt. Vielmehr sind die leitfähigen Durchkontaktierungen 104 in dem Wafer 102 vergraben. Wie später näher dargelegt wird, werden die leitfähigen Durchkontaktierungen 104 auf der Rückseite des Wafers 102 bei der späteren Bearbeitung freigelegt. Nach dem Freilegen können die leitfähigen Durchkontaktierungen 104 als Silizium-Durchkontaktierungen oder als Substrat-Durchkontaktierungen (TSVs) bezeichnet werden.
  • Außerdem werden in 1A Bondpads 112 für Außenanschlüsse mit der Interconnect-Struktur 106 hergestellt. Die Bondpads 112 umfassen Kontakthügelteile auf und entlang einer Hauptfläche einer obersten Schicht der ersten dielektrischen Schichten 108. Die Bondpads 112 umfassen außerdem Durchkontaktierungsteile, die sich durch die oberste Schicht der ersten dielektrischen Schichten 108 erstrecken. Die Durchkontaktierungsteile können die ersten leitfähigen Strukturelemente 110 physisch kontaktieren und mit diesen elektrisch verbunden werden. Dadurch können die Bondpads 112 mit den in dem Wafer 102 hergestellten Vorrichtungen und den leitfähigen Durchkontaktierungen 104 elektrisch verbunden werden. Die Bondpads 112 können aus den gleichen Materialein und mit den gleichen Prozessen wie die ersten leitfähigen Strukturelemente 110 hergestellt werden.
  • Über den Bondpads 112 werden leitfähige Verbindungselemente 114 hergestellt. Die leitfähigen Verbindungselemente 114 können BGA-Verbindungselemente (BGA: Ball Grid Array), Lotkugeln, Metallsäulen, C4-Kontakthügel (C4: Chipverbindung mit kontrolliertem Kollaps), Mikrobumps, mit dem ENEPIG-Verfahren hergestellte Kontakthügel (ENEPIG: Electroless Nickel Electroless Palladium Immersion Gold) oder dergleichen sein. Die leitfähigen Verbindungselemente 114 können ein leitfähiges Material, wie etwa Lot, Kupfer, Aluminium, Gold, Nickel, Silber, Palladium, Zinn oder dergleichen, oder eine Kombination davon aufweisen. Bei einigen Ausführungsformen werden die leitfähigen Verbindungselemente 114 dadurch hergestellt, dass zunächst eine Schicht aus Lot durch Aufdampfung, Elektroplattierung, Drucken, Lotübertragung, Kugelplatzierung oder dergleichen hergestellt wird. Nachdem die Schicht aus Lot hergestellt worden ist, kann ein Aufschmelzprozess durchgeführt werden, um das Material in die gewünschten Kontakthügelformen zu bringen. Bei einigen Ausführungsformen sind die leitfähigen Verbindungselemente 114 Metallsäulen (wie etwa Kupfersäulen), die durch Sputtern, Drucken, Elektroplattierung, stromlose Plattierung, CVD oder dergleichen hergestellt werden können. Die Metallsäulen können lotfrei sein und im Wesentlichen vertikale Seitenwände haben. Bei einigen Ausführungsformen wird eine metallische Packagingschicht auf den Metallsäulen hergestellt. Die metallische Packagingschicht kann Nickel, Zinn, Zinn-Blei, Gold, Silber, Palladium, Indium, Nickel-Palladium-Gold, Nickel-Gold oder dergleichen oder eine Kombination davon aufweisen und kann mit einem Plattierungsprozess hergestellt werden.
  • Die ersten integrierten Schaltungs-Dies 118 und die zweiten integrierten Schaltungs-Dies 120 werden mit dem Wafer 102 verbunden. Wie in 1B gezeigt ist, können einer der ersten integrierten Schaltungs-Dies 118 und vier der zweiten integrierten Schaltungs-Dies 120 in jedem der Vorrichtungsbereiche 100A bis 100D mit dem Wafer 102 verbunden werden. Die ersten integrierten Schaltungs-Dies 118 und die zweiten integrierten Schaltungs-Dies 120 können jedoch in jeder Anzahl in jedem der Vorrichtungsbereiche 100A bis 100D hergestellt werden. Die ersten integrierten Schaltungs-Dies 118 und die zweiten integrierten Schaltungs-Dies 120 sind zwar als Dies mit gleichen Höhen dargestellt, aber sie können jeweils unterschiedliche Höhen haben.
  • Die ersten integrierten Schaltungs-Dies 118 und die zweiten integrierten Schaltungs-Dies 120 können jeweils Bondpads 116 aufweisen, die auf einer Vorderseite (z. B. auf einer aktiven Seite) der Dies hergestellt sind. Die Bondpads 116 können den Bondpads 112 gleichen oder ähneln. Die ersten integrierten Schaltungs-Dies 118 und die zweiten integrierten Schaltungs-Dies 120 können mittels der Bondpads 116, der leitfähigen Verbindungselemente 114 und der Bondpads 112 mechanisch und elektrisch an den Wafer 102 gebondet werden. Die ersten integrierten Schaltungs-Dies 118 und die zweiten integrierten Schaltungs-Dies 120 können über dem Wafer 102 platziert werden, und ein Aufschmelzprozess kann durchgeführt werden, um die leitfähigen Verbindungselemente 114 aufzuschmelzen und die Bondpads 112 mittels der leitfähigen Verbindungselemente 114 an die Bondpads 116 zu bonden.
  • Die ersten integrierten Schaltungs-Dies 118 und die zweiten integrierten Schaltungs-Dies 120 können jeweils Folgendes sein: ein Logik-Die, z. B. ein Hauptprozessor-Die (CPU-Die), ein Grafikprozessor-Die (GPU-Die), ein SoC-Die (SoC: System-on-a-Chip), ein Anwendungsprozessor-Die (AP-Die), ein Microcontroller-Die oder dergleichen; ein Speicher-Die, z. B. ein DRAM-Die (DRAM: dynamischer Direktzugriffsspeicher), ein SRAM-Die (SRAM: statischer Direktzugriffsspeicher), ein HBM-Die (HBM: Speicher mit hoher Bandbreite) oder dergleichen; ein Power-Management-Die, z. B. ein PMIC-Die (PMIC: integrierter Power-Management-Schaltkreis); ein Hochfrequenz-Die (HF-Die); ein Sensor-Die; ein MEMS-Die (MEMS: mikroelektromechanisches System); ein Signalverarbeitungs-Die, z. B. ein DSP-Die (DSP: digitale Signalverarbeitung) oder dergleichen; ein Front-End-Die, z. B. ein analoger Front-End-Die (AFE-Die) oder dergleichen; oder eine Kombination davon. Bei einigen Ausführungsformen können die ersten integrierten Schaltungs-Dies 118 SoCs sein, und die zweiten integrierten Schaltungs-Dies 120 können HBM-Dies sein.
  • In 2 wird eine Unterfüllung 122 zwischen den ersten integrierten Schaltungs-Dies 118 und den zweiten integrierten Schaltungs-Dies 120 und der Interconnect-Struktur 106 so hergestellt, dass sie die Bondpads 112, die Bondpads 116 und die leitfähigen Verbindungselemente 114 umschließt. Die Unterfüllung 122 kann mechanische Spannungen reduzieren und die Verbindungsstellen schützen, die durch das Aufschmelzen der leitfähigen Verbindungselemente 114 entstanden sind. Die Unterfüllung 122 kann mit einem Kapillarfluss-Verfahren hergestellt werden, nachdem die ersten integrierten Schaltungs-Dies 118 und die zweiten integrierten Schaltungs-Dies 120 befestigt worden sind, oder sie kann mit einem geeigneten Abscheidungsverfahren hergestellt werden, bevor die ersten integrierten Schaltungs-Dies 118 und die zweiten integrierten Schaltungs-Dies 120 befestigt werden.
  • In 3 wird ein Verkapselungsmaterial 124 auf und um die verschiedenen Komponenten hergestellt. Nach seiner Herstellung verkapselt das Verkapselungsmaterial 124 die ersten integrierten Schaltungs-Dies 118, die zweiten integrierten Schaltungs-Dies 120 und die Unterfüllung 122. Bei Ausführungsformen, bei denen einzelne Interconnect-Strukturen 106 in jedem der Vorrichtungsbereiche 100A und 100B verwendet werden, kann das Verkapselungsmaterial 124 außerdem die Interconnect-Strukturen 106 verkapseln. Das Verkapselungsmaterial 124 kann eine Formmasse, ein Epoxid oder dergleichen sein. Das Verkapselungsmaterial 124 kann durch Formpressen, Pressspritzen oder dergleichen so über dem Wafer 102 aufgebracht werden, dass die ersten integrierten Schaltungs-Dies 118 und/oder die zweiten integrierten Schaltungs-Dies 120 vergraben oder bedeckt werden. Das Verkapselungsmaterial 124 kann außerdem in Spaltbereichen zwischen den ersten integrierten Schaltungs-Dies 118 und/oder den zweiten integrierten Schaltungs-Dies 120 hergestellt werden. Das Verkapselungsmaterial 124 kann in einer flüssigen oder halbflüssigen Form aufgebracht werden und dann gehärtet werden.
  • In 4 wird ein Planarisierungsprozess an dem Verkapselungsmaterial 124 durchgeführt, um die ersten integrierten Schaltungs-Dies 118 und die zweiten integrierten Schaltungs-Dies 120 freizulegen. Mit dem Planarisierungsprozess kann außerdem Material der ersten integrierten Schaltungs-Dies 118 und/oder die zweiten integrierten Schaltungs-Dies 120 so lange entfernt werden, bis die ersten integrierten Schaltungs-Dies 118 und die zweiten integrierten Schaltungs-Dies 120 freiliegen. Nach dem Planarisierungsprozess können Oberseiten der ersten integrierten Schaltungs-Dies 118, der zweiten integrierten Schaltungs-Dies 120 und des Verkapselungsmaterials 124 innerhalb von Prozessschwankungen im Wesentlichen koplanar (d. h. auf gleicher Höhe) sein. Der Planarisierungsprozess kann zum Beispiel eine chemisch-mechanische Polierung (CMP), ein Schleifprozess oder dergleichen sein. Bei einigen Ausführungsformen kann der Planarisierungsprozess entfallen, wenn die ersten integrierten Schaltungs-Dies 118 und/oder die zweiten integrierten Schaltungs-Dies 120 bereits freigelegt sind.
  • In 5 wird ein Trägersubstrat 130 über eine Ablöseschicht 132 an das Verkapselungsmaterial 124, die ersten integrierten Schaltungs-Dies 118 und die zweiten integrierten Schaltungs-Dies 120 gebondet. Das Trägersubstrat 130 kann ein Glas-Trägersubstrat, ein Keramik-Trägersubstrat oder dergleichen sein. Das Trägersubstrat 130 kann ein Wafer sein, sodass mehrere Packages gleichzeitig auf dem Trägersubstrat 130 hergestellt werden können.
  • Die Ablöseschicht 132 kann aus einem Polymer-basierten Material hergestellt werden, das zusammen mit dem Trägersubstrat 130 von darüber befindlichen Strukturen entfernt werden kann, die in späteren Schritten hergestellt werden. Bei einigen Ausführungsformen ist die Ablöseschicht 132 ein durch Wärme ablösbares Material auf Epoxidbasis, das beim Erwärmen sein Haftvermögen verliert, wie etwa ein LTHC-Ablösebelag (LTHC: Licht-Wärme-Umwandlung). Bei anderen Ausführungsformen kann die Ablöseschicht 132 ein Ultraviolett(UV)-Klebstoff sein, der sein Haftvermögen verliert, wenn er mit UV-Licht bestrahlt wird. Die Ablöseschicht 132 kann als eine Flüssigkeit verteilt werden und gehärtet werden, oder sie kann eine Laminatschicht, mit der das Trägersubstrat 130 beschichtet wird, oder dergleichen sein. Die Oberseite der Ablöseschicht 132 kann egalisiert werden und kann ein hohes Maß an Planarität haben. Außerdem kann in 5 nach dem Bonden des Trägersubstrats 130 an das Verkapselungsmaterial 124, an die ersten integrierten Schaltungs-Dies 118 und die zweiten integrierten Schaltungs-Dies 120 die Vorrichtung gewendet werden, sodass eine Rückseite des Wafers 102 nach oben zeigt.
  • In 6 wird der Wafer 102 gedünnt. Das Dünnen kann mit einem CMP-Prozess, einem Schleifprozess, einem Rückätzprozess, einer Kombination davon oder dergleichen erfolgen. Das Dünnen wird an der Rückseite des Wafers 102 durchgeführt. Durch das Dünnen werden die leitfähigen Durchkontaktierungen 104 freigelegt. Nach dem Dünnen können Oberseiten der leitfähigen Durchkontaktierungen 104 und die Rückseite des Wafers 102 innerhalb von Prozessschwankungen im Wesentlichen koplanar (d. h. auf gleicher Höhe) sein. Die freigelegten Durchkontaktierungen 104 können als Substrat-Durchkontaktierungen oder Silizium-Durchkontaktierungen (TSVs) bezeichnet werden. Nachdem der Wafer 102 gedünnt worden ist, können die leitfähigen Durchkontaktierungen 104 elektrische Verbindungen durch das Substrat des Wafers 102 herstellen.
  • In 7 werden Die-Verbindungselemente 134 auf der Rückseite des Wafers 102 hergestellt. Die Die-Verbindungselemente 134 können in physischem Kontakt mit den leitfähigen Durchkontaktierungen 104 sein und mit diesen elektrisch verbunden sein. Die Die-Verbindungselemente 134 können leitfähige Säulen, Pads oder dergleichen sein, mit denen Außenanschlüsse hergestellt werden. Die Die-Verbindungselemente 134 können aus einem Metall wie Kupfer, Aluminium oder dergleichen zum Beispiel durch Plattierung oder dergleichen hergestellt werden. Die Die-Verbindungselemente 134 werden mit in dem Wafer 102 hergestellten Vorrichtungen und der Interconnect-Struktur 106 elektrisch verbunden.
  • In 8 wird ein Vereinzelungsprozess durch Zersägen entlang Ritzgrabenbereichen, zum Beispiel zwischen den Vorrichtungsbereichen 100A und 100B (siehe 7), durchgeführt. Durch das Zersägen werden die einzelnen Halbleitervorrichtungen 100 voneinander getrennt. Die resultierenden vereinzelten Halbleitervorrichtungen 100 können aus einem der Vorrichtungsbereiche 100A und 100B stammen. Durch den Vereinzelungsprozess wird der Wafer 102 zertrennt, sodass Substrate 103 entstehen. Bei dem Vereinzelungsprozess können auch das Verkapselungsmaterial 124 und die Interconnect-Struktur 106 zertrennt werden.
  • In 8 wird außerdem eine Trägersubstrat-Ablösung durchgeführt, um das Trägersubstrat 130 von dem Verkapselungsmaterial 124, den ersten integrierten Schaltungs-Dies 118 und den zweiten integrierten Schaltungs-Dies 120 abzulösen. Bei einigen Ausführungsformen umfasst das Ablösen ein Projizieren von Licht, wie etwa Laserlicht oder UV-Licht, auf die Ablöseschicht 132, sodass sie sich durch die Wärme des Lichts zersetzt und das Trägersubstrat 130 entfernt werden kann. Die Ablösung des Trägersubstrats kann vor oder nach dem Durchführen des Vereinzelungsprozesses durchgeführt werden.
  • In 9A wird eine Kappe 140 an den Halbleitervorrichtungen 100 befestigt. Wie in 9A gezeigt ist, kann die Kappe 140 an dem Verkapselungsmaterial 124 und an Rückseiten der ersten integrierten Schaltungs-Dies 118 und der zweiten integrierten Schaltungs-Dies 120 befestigt werden. Bei einigen Ausführungsformen kann die Kappe 140 ein Material wie Silizium, Glas, ein Metall, ein Polymer oder dergleichen aufweisen. Die Kappe 140 kann eine Dicke von etwa 10 µm bis etwa 10.000 µm haben. Die Halbleitervorrichtungen 100 können durch Schmelzbonden oder dergleichen an die Kappe 140 gebondet werden. Bei einigen Ausführungsformen können die Halbleitervorrichtungen 100 durch Dielektrikum-Dielektrikum-Bondung ohne Verwendung eines Haftmaterials (z. B. einer Die-Befestigungsschicht) an die Kappe 140 gebondet werden. Die Bondung kann eine Vorbondung und einen Temperprozess umfassen. Während der Vorbondung wird eine geringe Druckkraft aufgebracht, um die Halbleitervorrichtungen 100 gegen die Kappe 140 zu drücken. Die Vorbondung wird bei einer niedrigen Temperatur, wie etwa bei Raumtemperatur (z. B. bei etwa 15 °C bis etwa 30 °C), durchgeführt. Bei einigen Ausführungsformen entsteht ein Oxid, wie etwa ein systemeigenes Oxid, auf der Rückseite der Kappe 140, das für die Bondung verwendet wird. Dann wird die Bondfestigkeit in einem anschließenden Temperschritt verbessert, in dem die Halbleitervorrichtungen 100 und die Kappe 140 bei einer hohen Temperatur, zum Beispiel bei etwa 100 °C bis etwa 400 °C, getempert werden. Durch das Tempern entstehen Bondstellen, wie etwa Schmelzbondstellen, die die Halbleitervorrichtungen 100 an die Kappe 140 bonden. Die Bondstellen können zum Beispiel kovalente Verbindungen zwischen den Halbleitervorrichtungen 100 und der Kappe 140 sein. Durch direktes Bonden der Kappe 140 an die ersten integrierten Schaltungs-Dies 118 und die zweiten integrierten Schaltungs-Dies 120 durch Schmelzbondung kann ein thermischer Widerstand zwischen der Kappe 140 und den ersten integrierten Schaltungs-Dies 118 und den zweiten integrierten Schaltungs-Dies 120 gesenkt werden, sodass die Kühlleistung der Kappe 140 verbessert werden kann.
  • Bei einigen Ausführungsformen kann die Kappe 140 mittels eines Klebstoffs mit den Halbleitervorrichtungen 100 verbunden werden. Die Kappe 140 kann mittels des Klebstoffs zusammen mit der Dielektrikum-Dielektrikum-Bondung oder statt der Dielektrikum-Dielektrikum-Bondung mit den Halbleitervorrichtungen 100 verbunden werden. Der Klebstoff kann ein thermisches Grenzflächenmaterial (TIM) oder ein anderer Klebstoff sein. Das TIM kann ein Haftmaterial mit einer guten thermischen Leitfähigkeit sein. Der Klebstoff kann ein geeigneter Klebstoff, ein geeignetes Epoxid, eine geeignete Die-Befestigungsschicht (DAF) oder dergleichen sein. Der Klebstoff kann zwischen der Kappe 140 und dem Verkapselungsmaterial 124, den ersten integrierten Schaltungs-Dies 118 und/oder den zweiten integrierten Schaltungs-Dies 120 abgeschieden werden.
  • Bei einigen Ausführungsformen kann die Kappe 140 durch Glasfrittenbondung mit den Halbleitervorrichtungen 100 verbunden werden. Die Kappe 140 kann durch Glasfrittenbondung zusammen mit der Dielektrikum-Dielektrikum-Bondung oder statt der Dielektrikum-Dielektrikum-Bondung mit den Halbleitervorrichtungen 100 verbunden werden. Die Glasfrittenbondung kann ein Abscheiden eines Glasmaterial, wie etwa einer Glaspaste, eines Glaslots oder dergleichen, zwischen der Kappe 140 und den Halbleitervorrichtungen 100 und ein Erwärmen des Glasmaterials so, dass es aufschmilzt, umfassen. Das Glasmaterial kann zwischen der Kappe 140 und dem Verkapselungsmaterial 124, den ersten integrierten Schaltungs-Dies 118 und/oder den zweiten Schaltungs-Dies 120 abgeschieden werden.
  • Wie in den 9A und 9B gezeigt ist, kann die Kappe 140 Kanäle 142 aufweisen, die in einer Oberfläche der Kappe 140 gegenüber einer Fläche hergestellt sind, an die die Halbleitervorrichtungen 100 gebondet werden. Die 9B bis 9L zeigen verschiedene Darstellungen der Kappe 140 mit verschiedenen Kanälen 142 bis 142G gemäß einigen Ausführungsformen. Positionen der ersten integrierten Schaltungs-Dies 118, der zweiten integrierten Schaltungs-Dies 120 und der Halbleitervorrichtungen 100 sind durch Strichlinien in Draufsichten der Kappe 140 dargestellt, die in den 9B, 9I, 9K und 9L gezeigt sind. In 9B sind die Kanäle 142 jeweils zueinander parallel. Bei der Ausführungsform, die in 9B gezeigt ist, kann eine Fläche, die von den Kanälen 142 bedeckt wird, gleich einer Fläche sein, die von den ersten integrierten Schaltungs-Dies 118 und den zweiten integrierten Schaltungs-Dies 120 der einzelnen Halbleitervorrichtungen 100 bedeckt wird. Daher kann eine Begrenzung der Kanäle 142 zu einer Begrenzung ausgerichtet werden, die die ersten integrierten Schaltungs-Dies 118 und die zweiten integrierten Schaltungs-Dies 120 in den einzelnen Halbleitervorrichtungen 100 umschließt. Äußerste Seitenwände der Kanäle 142 können jeweils zu zwei Seitenwänden der ersten integrierten Schaltungs-Dies 118 und der zweiten integrierten Schaltungs-Dies 120 ausgerichtet werden.
  • Die 9C, 9D, 9F und 9G zeigen detaillierte Schnittansichten eines Bereichs 144 von 9A. Die 9E und 9H zeigen perspektivische Darstellungen eines weggeschnittenen Teils der Kappe 140. Die 9C bis 9H zeigen verschiedene Profile der Kanäle 142 gemäß einigen Ausführungsformen. In 9C haben Kanäle 142A im Wesentlichen vertikale Seitenwände und im Wesentlichen rechteckige Querschnitte mit abgerundeten Ecken. Die Kanäle 142A können U-förmig sein. In den 9D und 9E haben Kanäle 142B im Wesentlichen vertikale Seitenwände und sind im Wesentlichen rechteckig. Die Kanäle 142A und die Kanäle 142B können mit einem mechanischen Verfahren, wie etwa durch mechanisches Die-Zersägen oder dergleichen, hergestellt werden. Die Form der Kanäle 142A und der Kanäle 142B kann dadurch gesteuert werden, dass Parameter des mechanischen Die-Zersägungsprozesses gesteuert werden und ein entsprechendes Messer für den mechanischen Die-Zersägungsprozess gewählt wird. In 9F werden Kanäle 142C so hergestellt, dass sie in einer Schnittansicht U-förmig sind und sich ihre Breite in einer Richtung zu der Oberfläche der Kappe 140, mit der die Halbleitervorrichtungen 100 verbunden sind, verjüngen kann. Die Kanäle 142C können durch Laserschneiden oder dergleichen hergestellt werden. Kanäle 142D können in einer Schnittansicht dreieckig sein, und ihre Breite kann sich in einer Richtung zu der Oberfläche der Kappe 140, mit der die Halbleitervorrichtungen 100 verbunden sind, verjüngen. Die Kanäle 142D können mit geeigneten Fotolithografie- und Ätzverfahren hergestellt werden. Bei einigen Ausführungsformen kann eine isotrope Ätzung, wie etwa eine Trockenätzung oder dergleichen, verwendet werden. Bei einigen Ausführungsformen kann ein Ätzmittel, das zum Herstellen der Kanäle 142D verwendet werden kann, Kaliumhydroxid (KOH) sein. Die Kanäle 142 können Breiten W von etwa 1,1 µm bis etwa 10.000 µm haben.
  • Die 9I und 9J zeigen eine Bottom-up-Darstellung der Kappe 140 bzw. eine perspektivische Darstellung eines weggeschnittenen Teils der Kappe 140. In den 9I und 9J umfassen Kanäle 142E, die in der Kappe 140 hergestellt sind, erste Kanäle 142E.i, die jeweils parallel zueinander sind, und zweite Kanäle 142E.ii, die jeweils parallel zueinander sind und senkrecht zu den ersten Kanälen 142E.i sind. Die Kanäle 142E können mit einem der Verfahren hergestellt werden, die zum Herstellen der Kanäle 142A bis 142D verwendet werden, und sie können eines der Profile haben, die vorstehend unter Bezugnahme auf die 9C bis 9H erörtert worden sind.
  • In den 9K und 9L werden Kanäle 142F und 142G in anderen Bereichen der Kappe 140 als bei den vorstehend beschriebenen Ausführungsformen hergestellt. In 9K können die Kanäle 142F einen Bereich der Kappe 140 bedecken, der gleich einer Fläche ist, die von einem der ersten integrierten Schaltungs-Dies 118 bedeckt wird. Äußere Seitenwände der Kanäle 142F können zu Seitenwänden des ersten integrierten Schaltungs-Dies 118 ausgerichtet werden. Eine Begrenzung der Kanäle 142F kann zu einer Begrenzung des ersten integrierten Schaltungs-Dies 118 ausgerichtet werden, und ein Bereich, der von den Kanälen 142 bedeckt wird, kann gleich einer Fläche des ersten integrierten Schaltungs-Dies 118 sein. Bei einigen Ausführungsformen können die Kanäle 142, die in der Kappe 140 hergestellt werden, zu einem der ersten integrierten Schaltungs-Dies 118 oder der zweiten integrierten Schaltungs-Dies 120 ausgerichtet werden.
  • In 9L können die Kanäle 142G einen rechteckigen Bereich der Kappe 140 über Teilen der ersten integrierten Schaltungs-Dies 118 bedecken. Bei einigen Ausführungsformen können die Kanäle 142G über Hot-Spot-Bereichen der ersten integrierten Schaltungs-Dies 118 hergestellt werden. Bei einigen Ausführungsformen können einige Seitenwände der Kanäle 142G zu Seitenwänden der ersten integrierten Schaltungs-Dies 118 ausgerichtet werden, und andere Seitenwände der Kanäle 142G können sich innerhalb von Begrenzungen der ersten integrierten Schaltungs-Dies 118 befinden. Die Kanäle 142G können über Teilen eines der ersten integrierten Schaltungs-Dies 118 oder der zweiten integrierten Schaltungs-Dies 120 erzeugt werden.
  • Die Kanäle 142 gemäß einer der Ausführungsformen, die in den 9A bis 9L gezeigt sind und unter Bezugnahme auf diese beschrieben worden sind, können zum Bereitstellen einer Kühlung für die Halbleitervorrichtungen 100 verwendet werden. Wie später dargelegt wird, kann anschließend eine Kühlabdeckung (wie etwa eine Kühlabdeckung 168, die später unter Bezugnahme auf die 13A und 13B erörtert wird) an der Kappe 140 befestigt werden und kann ein Kühlmittel, wie etwa ein flüssiges Kühlmittel, für die Kanäle 142 bereitstellen. Durch Vorsehen der Kanäle 142 wird die Kühlleistung der Kappe 140 verbessert, sodass Materialien wie Silizium und dergleichen statt Materialien wie Kupfer für die Kappe 140 verwendet werden können und dadurch Kosten gesenkt werden können. Bei einigen Ausführungsformen kann die Kappe 140 mit den Kanälen 142 eine Kühlleistung von mehr als etwa 4 W/mm2 und eine thermische Isolation von weniger als etwa 22 mm2 · K/W haben. Materialien der Kappe 140 können mit Halbleiter-Bearbeitungsvorrichtungen kompatibel sein und können problemlos in die Herstellungsprozesse für Halbleitervorrichtungen integriert werden.
  • In 10 werden leitfähige Verbindungselemente 146 auf den Die-Verbindungselementen 134 hergestellt. Die leitfähigen Verbindungselemente 146 können BGA-Verbindungselemente, Lotkugeln, Metallsäulen, C4-Kontakthügel, Mikrobumps, mit dem ENEPIG-Verfahren hergestellte Kontakthügel oder dergleichen sein. Die leitfähigen Verbindungselemente 146 können ein leitfähiges Material, wie etwa Lot, Kupfer, Aluminium, Gold, Nickel, Silber, Palladium, Zinn oder dergleichen, oder eine Kombination davon aufweisen. Bei einigen Ausführungsformen werden die leitfähigen Verbindungselemente 146 dadurch hergestellt, dass zunächst eine Schicht aus Lot durch Aufdampfung, Elektroplattierung, Drucken, Lotübertragung, Kugelplatzierung oder dergleichen hergestellt wird. Nachdem die Schicht aus Lot auf der Struktur hergestellt worden ist, kann ein Aufschmelzprozess durchgeführt werden, um das Material in die gewünschten Kontakthügelformen zu bringen. Bei einer anderen Ausführungsform sind die leitfähigen Verbindungselemente 146 Metallsäulen (wie etwa Kupfersäulen), die durch Sputtern, Drucken, Elektroplattierung, stromlose Plattierung, CVD oder dergleichen hergestellt werden. Bei Ausführungsformen, bei denen die leitfähigen Verbindungselemente 146 Metallsäulen sind, können die Metallsäulen lotfrei sein und im Wesentlichen vertikale Seitenwände haben. Bei einigen Ausführungsformen wird eine metallische Packagingschicht auf den Metallsäulen hergestellt. Die metallische Packagingschicht kann Nickel, Zinn, Zinn-Blei, Gold, Silber, Palladium, Indium, Nickel-Palladium-Gold, Nickel-Gold oder dergleichen oder eine Kombination davon aufweisen und kann mit einem Plattierungsprozess hergestellt werden.
  • In 11 wird ein Vereinzelungsprozess an der Kappe 140 durch Zersägen entlang Ritzgrabenbereichen, zum Beispiel zwischen den Halbleitervorrichtungen 100, durchgeführt. Durch das Zersägen werden Teile der Kappe 140 vereinzelt, an die voneinander getrennte Halbleitervorrichtungen 100 gebondet werden.
  • In 12 wird ein Substrat 150 mit jeder der Halbleitervorrichtungen 100 und jedem der Teile der Kappe 140 verbunden. Das Substrat 150 kann aus einem Halbleitermaterial wie etwa Silizium, Germanium, Diamant oder dergleichen hergestellt werden. Bei einigen Ausführungsformen können auch Verbundmaterialien wie Siliziumgermanium, Siliziumcarbid, Galliumarsen, Indiumarsenid, Indiumphosphid, Siliziumgermaniumcarbid, Galliumarsenphosphid, Galliumindiumphosphid, Kombinationen davon und dergleichen verwendet werden. Außerdem kann das Substrat 150 ein Silizium-auf-Isolator-Substrat (SOI-Substrat) sein. Im Allgemeinen ist ein SOI-Substrat eine Schicht aus einem Halbleitermaterial, wie etwa epitaxialem Silizium, Germanium, Siliziumgermanium, SOI oder Siliziumgermanium auf Isolator (SGOI), oder einer Kombination davon. Bei einigen Ausführungsformen kann das Substrat 150 auf einem isolierenden Kern, wie etwa einem Kern aus glasfaserverstärktem Harz, basieren. Bei einigen Ausführungsformen kann das Kernmaterial ein Glasfaser-Harz, wie etwa FR4, sein. Bei einigen Ausführungsformen kann das Kernmaterial Bismaleimid-Triazin-Harz (BT-Harz), andere Leiterplatten-Materialien (PCB-Materialien) oder andere Schichten umfassen. Aufbauschichten, wie etwa eine Ajinomoto-Aufbauschicht (ABF), oder andere Schichtstoffe können ebenfalls für das Substrat 150 verwendet werden.
  • Das Substrat 150 kann aktive und passive Vorrichtungen (nicht einzeln dargestellt) aufweisen. Es können viele verschiedene Vorrichtungen, wie etwa Transistoren, Kondensatoren oder Widerstände, und Kombinationen davon und dergleichen verwendet werden. Die Vorrichtungen können mit allen geeigneten Verfahren hergestellt werden. Das Substrat 150 kann Metallisierungsschichten (nicht dargestellt) und leitfähige Durchkontaktierungen 156 aufweisen. Die Metallisierungsschichten können über den aktiven und passiven Vorrichtungen hergestellt werden und sind so konzipiert, dass sie die verschiedenen Vorrichtungen zu funktionellen Schaltungen verbinden. Die Metallisierungsschichten können aus wechselnden Schichten aus dielektrischen Materialien (z. B. dielektrischen Low-k-Materialien) und leitfähigen Materialien (z. B. Kupfer) hergestellt werden, wobei Durchkontaktierungen die Schichten aus leitfähigen Materialien miteinander verbinden. Die Metallisierungsschichten können mit allen geeigneten Verfahren (wie etwa Abscheidung, Single-Damascene-Prozess, Dual-Damascene-Prozess oder dergleichen) hergestellt werden. Bei einigen Ausführungsformen weist das Substrat 150 im Wesentlichen keine aktiven und passiven Vorrichtungen auf.
  • Das Substrat 150 kann Bondpads 152, die auf einer ersten Seite des Substrats 150 hergestellt sind, und Bondpads 154 auf einer zweiten Seite des Substrats 150 aufweisen, die der ersten Seite des Substrats 150 gegenüberliegt. Die Bondpads 152 können mit den leitfähigen Verbindungselementen 146 verbunden werden. Bei einigen Ausführungsformen können die Bondpads 152 und die Bondpads 154 durch Erzeugen von Aussparungen (nicht einzeln dargestellt) in dielektrischen Schichten (nicht dargestellt) auf der ersten und der zweiten Seite des Substrats 150 hergestellt werden. Die Aussparungen können so erzeugt werden, dass die Bondpads 152 und 154 in die dielektrischen Schichten eingebettet werden. Bei einigen Ausführungsformen werden die Aussparungen weggelassen, und die Bondpads 152 und 154 können auf den dielektrischen Schichten hergestellt werden. Bei einigen Ausführungsformen weisen die Bondpads 152 und 154 eine dünne Seedschicht (nicht einzeln dargestellt) auf, die aus Kupfer, Titan, Nickel, Gold, Palladium oder dergleichen oder einer Kombination davon hergestellt ist. Über der dünnen Seedschicht können die leitfähigen Materialien für die Bondpads 152 und 154 abgeschieden werden. Die leitfähigen Materialien können mit einem elektrochemischen Plattierungsprozess, einem stromlosen Plattierungsprozess, CVD, ALD, PVD oder dergleichen oder einer Kombination davon abgeschieden werden. Bei einer Ausführungsform sind die leitfähigen Materialien für die Bondpads 152 und 154 Kupfer, Wolfram, Aluminium, Silber, Gold oder dergleichen oder eine Kombination davon.
  • Bei einigen Ausführungsformen sind die Bondpads 152 und 154 Metallisierungen unter dem Kontakthügel (UBMs), die drei Schichten aus leitfähigen Materialien aufweisen, wie etwa eine Schicht aus Titan, eine Schicht aus Kupfer und eine Schicht aus Nickel. Für die Herstellung der Bondpads 152 und 154 können auch andere Anordnungen von Materialien und Schichten verwendet werden, wie etwa eine Anordnung Chrom / Chrom-Kupfer-Legierung / Kupfer / Gold, eine Anordnung Titan / Titan-Wolfram / Kupfer oder eine Anordnung Kupfer / Nickel / Gold. Alle geeigneten Materialien oder Materialschichten, die für die Bondpads 152 und 154 verwendet werden können, sollen vollständig innerhalb des Schutzumfangs der vorliegenden Anmeldung liegen. Bei einigen Ausführungsformen erstrecken sich die Durchkontaktierungen 156 durch das Substrat 150, und sie verbinden mindestens eines der Bondpads 152 mit mindestens einem der Bondpads 154.
  • Das Substrat 150 kann mittels der Bondpads 152, der leitfähigen Verbindungselemente 146 und der Die-Verbindungselemente 134 mechanisch und elektrisch an die Halbleitervorrichtung 100 gebondet werden. Das Substrat 150 kann über der Halbleitervorrichtung 100 platziert werden, und ein Aufschmelzprozess kann durchgeführt werden, um die leitfähigen Verbindungselemente 146 aufzuschmelzen und die Bondpads 152 mittels der leitfähigen Verbindungselemente 146 an die Die-Verbindungselemente 134 zu bonden.
  • Dann kann eine Unterfüllung 158 zwischen der Halbleitervorrichtung 100 und dem Substrat 150 so hergestellt werden, dass sie die Bondpads 152, die Die-Verbindungselemente 134 und die leitfähigen Verbindungselemente 146 umschließt. Die Unterfüllung 158 kann mechanische Spannungen reduzieren und die Verbindungsstellen schützen, die durch das Aufschmelzen der leitfähigen Verbindungselemente 146 entstanden sind. Die Unterfüllung 158 kann mit einem Kapillarfluss-Verfahren hergestellt werden, nachdem das Substrat 150 an der Halbleitervorrichtung 100 befestigt worden ist, oder sie kann mit einem geeigneten Abscheidungsverfahren hergestellt werden, bevor das Substrat 150 befestigt wird.
  • In 12 kann eine Ringstruktur 166 an der Kappe 140 und dem Substrat 150 befestigt werden. Die Ringstruktur 166 kann zuerst entweder an der Kappe 140 oder dem Substrat 150 und dann an der jeweils anderen der Kappe 140 oder des Substrats 150 befestigt werden. Die Ringstruktur 166 kann befestigt werden, um die Halbleitervorrichtung 100 zu schützen, um dem Substrat 150 Stabilität zu verleihen und/oder um Wärme von der Halbleitervorrichtung 100 und dem Substrat 150 abzuführen. Die Ringstruktur 166 kann aus einem Material hergestellt werden, das eine hohe thermische Leitfähigkeit hat, wie etwa Stahl, nichtrostender Stahl, Kupfer oder Aluminium, oder einer Kombination davon oder dergleichen. Bei einigen Ausführungsformen kann die Ringstruktur 166 ein Metall sein, das mit einem anderen Metall, wie etwa Gold, beschichtet ist.
  • Zum Befestigen der Ringstruktur 166 an der Kappe 140 kann ein Klebstoff 164 verwendet werden, und zum Befestigen der Ringstruktur 166 an dem Substrat 150 kann ein Klebstoff 162 verwendet werden. Der Klebstoff 164 und der Klebstoff 162 können thermische Grenzflächenmaterialien (TIMs) oder andere Klebstoffe sein. Die TIMs können Haftmaterialien mit guten thermischen Leitfähigkeiten sein. Die Klebstoffe können alle geeigneten Klebstoffe, Epoxide, Die-Befestigungsschichten (DAFs) oder dergleichen sein. Bei einigen Ausführungsformen kann der Klebstoff 164 ein TIM sein, und der Klebstoff 162 kann ein Klebstoff mit einer relativ niedrigeren thermischen Leitfähigkeit sein. Die Ringstruktur 166 kann die Halbleitervorrichtung 100 umschließen. Wie in 12 gezeigt ist, können Seitenflächen der Kappe 140, des Klebstoffs 164, der Ringstruktur 166, des Klebstoffs 162 und des Substrats 150 zueinander ausgerichtet werden.
  • In den 13A und 13B wird eine Kühlabdeckung 168 an der Kappe 140 befestigt. Bei einigen Ausführungsformen, wie etwa der in 13A gezeigten Ausführungsform, kann die Kühlabdeckung 168 an der Kappe 140 mit einem Klebstoff befestigt werden, der dem Klebstoff 164 und dem Klebstoff 162 gleichen oder ähneln kann. Bei weiteren Ausführungsformen, wie etwa der in 13B gezeigten Ausführungsform, kann die Kühlabdeckung 168 an der Kappe 140 mit Schraub-Befestigungselementen 170 befestigt werden. Bei Ausführungsformen, bei denen die Kühlabdeckung 168 mittels der Schraub-Befestigungselemente 170 an der Kappe 140 befestigt wird, können erste Abstandshalter 172 zwischen dem Substrat 150 und der Kappe 140 angeordnet werden, und zweite Abstandshalter 174 können zwischen der Kappe 140 und den Schraub-Befestigungselementen 170 angeordnet werden. Die ersten Abstandshalter 172 und die zweiten Abstandshalter 174 können zum Bereitstellen einer korrekten Justierung und Beabstandung der Kühlabdeckung 168, der Kappe 140 und des Substrats 150 verwendet werden. Die Schraub-Befestigungselemente 170 können durch Öffnungen hindurchgehen, die durch die Kühlabdeckung 168, die Kappe 140 und das Substrat 150 erzeugt worden sind. Bei einigen Ausführungsformen können O-Ringe oder andere Dichtungen zwischen den Schraub-Befestigungselementen 170, den ersten Abstandshaltern 172 und den zweiten Abstandshaltern 174 einerseits und der Kühlabdeckung 168, der Kappe 140 und/oder dem Substrat 150 andererseits angeordnet werden, um einen Zwischenraum abzudichten, der von dem Substrat 103, den ersten integrierten Schaltungs-Dies 118 und den zweiten integrierten Schaltungs-Dies 120 gebildet wird.
  • Die Kühlabdeckung 168 kann so konfiguriert sein, dass sie ein Kühlmittel, wie etwa ein flüssiges Kühlmittel, für die Kanäle 142 der Kappe 140 bereitstellt. Daher kann die Kühlabdeckung 168 mit den Kanälen 142 der Kappe 140 fluidgekoppelt werden. Bei einigen Ausführungsformen kann das Kühlmittel Wasser, ein dielektrisches Kühlmittel, ein Propylenglycol-basiertes Kühlmittel, ein Phasenwechselmaterial, ein anderes herkömmliches Kühlmittel oder dergleichen sein. Bei Ausführungsformen, bei denen die Kanäle 142 parallel zueinander sind, kann das Kühlmittel durch die Kanäle 142 in einer Richtung fließen, die senkrecht zu Längsachsen der Kanäle 142 sind, wie durch Pfeile in den 13A und 13B angegeben ist. Bei einigen Ausführungsformen kann das Kühlmittel durch die Kanäle 142 in einer Richtung fließen, die parallel zu ihren Längsachsen sind. Die Kühlabdeckung 168 kann eine Breite haben, die gleich einer Breite des Substrats 150 ist, und, wie in 2I gezeigt ist, können Seitenflächen der Kühlabdeckung 168, der Kappe 140, des Klebstoffs 164, der Ringstruktur 166, des Klebstoffs 162 und des Substrats 150 zueinander ausgerichtet sein.
  • Das Kühlmittel kann für die Kühlabdeckung 168 mit einer Wärmeübertragungseinheit 180 bereitgestellt werden, die ein Chiller, eine Pumpe, eine Kombination davon oder dergleichen sein kann. Die Wärmeübertragungseinheit 180 kann mit der Kühlabdeckung 168 mittels eines Rohrformstücks 182 verbunden werden, das durch Klebstoff, ein Schraub-Fitting, eine Schnellverbindung oder dergleichen mit der Kühlabdeckung 168 verbunden werden kann. Eine einzige Wärmeübertragungseinheit 180 kann an einer oder mehreren der Kühlabdeckungen 168 befestigt werden. Die Wärmeübertragungseinheit 180 kann das Kühlmittel für die Kühlabdeckung 168 mit einem Durchsatz von etwa 0,01 l/min bis etwa 1000 l/min bereitstellen. Bei einigen Ausführungsformen kann die Wärmeübertragungseinheit 180 eine Pumpe sein, die Anlagenwasser zu der Kühlabdeckung 168 pumpt. Bei einigen Ausführungsformen können die Wärmeübertragungseinheit 180 und die Kühlabdeckung 168 nur während des Betriebs Kühlmittel für die Kanäle 142 bereitstellen, und das Kühlmittel kann die Kanäle 142 der Kappe 140 während des Betriebs füllen.
  • Durch Vorsehen der Kanäle 142 und Leiten eines Kühlmittels durch die Kanäle 142 wird die Kühlleistung der Kappe 140 verbessert. Dadurch können Materialien wie Kupfer in der Kappe 140 durch Materialien wie Silizium und dergleichen ersetzt werden, sodass Kosten gesenkt werden können. Die Kanäle 142 können mit kostengünstigen Verfahren, wie etwa Nassätzen, Die-Zersägen, Laserschneiden oder dergleichen, hergestellt werden. Materialien für die Kappe 140 können mit Halbleiter-Bearbeitungsvorrichtungen kompatibel sein und können problemlos in Herstellungsprozesse für Halbleitervorrichtungen integriert werden.
  • Die 14A bis 17B zeigen eine Ausführungsform, bei der eine Kappe 240 an einen Wafer 102 gebondet wird, bevor dieser vereinzelt wird. Die Schritte, die in den 1 bis 4 durchgeführt worden sind und unter Bezugnahme auf diese erörtert worden sind, können vor den Schritten durchgeführt werden, die in den 14A bis 14C gezeigt sind. In den 14A bis 14C wird eine Kappe 240 an das Verkapselungsmaterial 124, die ersten integrierten Schaltungs-Dies 118 und die zweiten integrierten Schaltungs-Dies 120 gebondet. Bei einigen Ausführungsformen kann die Kappe 240 Silizium, Glas, ein Metall, ein Polymer oder dergleichen aufweisen. Die Kappe 240 kann eine Dicke von etwa 10 µm bis etwa 10.000 µm haben.
  • Bei der in 14A gezeigten Ausführungsform kann die Kappe 240 durch Schmelzbonden oder dergleichen an das Verkapselungsmaterial 124, die ersten integrierten Schaltungs-Dies 118 und die zweiten integrierten Schaltungs-Dies 120 gebondet werden. Insbesondere kann die Kappe 240 an das Verkapselungsmaterial 124, die ersten integrierten Schaltungs-Dies 118 und die zweiten integrierten Schaltungs-Dies 120 durch Dielektrikum-Dielektrikum-Bondung ohne Verwendung eines Haftmaterials (z. B. einer Die-Befestigungsschicht) gebondet werden. Die Bondung kann ein Vorbonden und ein Tempern umfassen. Während des Vorbondens wird eine geringe Druckkraft aufgebracht, um die Kappe 240 gegen das Verkapselungsmaterial 124, die ersten integrierten Schaltungs-Dies 118 und die zweiten integrierten Schaltungs-Dies 120 zu drücken. Das Vorbonden wird bei einer niedrigen Temperatur, wie etwa bei Raumtemperatur (z. B. bei etwa 15 °C bis etwa 30 °C), durchgeführt. Bei einigen Ausführungsformen entstehen auf einer Unterseite der Kappe 240 und auf Oberseiten des Verkapselungsmaterials 124, der ersten integrierten Schaltungs-Dies 118 und der zweiten integrierten Schaltungs-Dies 120 Oxide, wie etwa systemeigene Oxide, die für die Bondung verwendet werden. Dann wird die Bondfestigkeit in einem anschließenden Temperschritt verbessert, in dem die Kappe 240 und das Verkapselungsmaterial 124, die ersten integrierten Schaltungs-Dies 118 und die zweiten integrierten Schaltungs-Dies 120 bei einer hohen Temperatur, zum Beispiel bei etwa 100 °C bis etwa 400 °C, getempert werden. Durch das Tempern entstehen Bondstellen, wie etwa Schmelzbondstellen, die die Kappe 240 an das Verkapselungsmaterial 124, die ersten integrierten Schaltungs-Dies 118 und die zweiten integrierten Schaltungs-Dies 120 bonden. Die Bondstellen können zum Beispiel kovalente Verbindungen zwischen der Kappe 240 und dem Verkapselungsmaterial 124, den ersten integrierten Schaltungs-Dies 118 und den zweiten integrierten Schaltungs-Dies 120 sein. In 14A sind das Verkapselungsmaterial 124, die ersten integrierten Schaltungs-Dies 118 und die zweiten integrierten Schaltungs-Dies 120 zwar mit koplanaren Oberflächen dargestellt, aber bei einigen Ausführungsformen können die Oberflächen des Verkapselungsmaterials 124, der ersten integrierten Schaltungs-Dies 118 und der zweiten integrierten Schaltungs-Dies 120 ausgespart werden. Bei diesen Ausführungsformen kann die Kappe 240 an Oberflächen des Verkapselungsmaterials 124, der ersten integrierten Schaltungs-Dies 118 und/oder der zweiten integrierten Schaltungs-Dies 120 gebondet werden, die am weitesten von dem Wafer 102 entfernt sind.
  • In 14B werden Oberseiten der zweiten integrierten Schaltungs-Dies 120 unter Oberseiten des Verkapselungsmaterials 124 und der ersten integrierten Schaltungs-Dies 118 ausgespart, und die Kappe 240 wird durch eine Kombination aus Schmelzbondung und einem Klebstoff 202 an das Verkapselungsmaterial 124, die ersten integrierten Schaltungs-Dies 118 und die zweiten integrierten Schaltungs-Dies 120 gebondet. Der Klebstoff 202 kann dem Klebstoff 164 und dem Klebstoff 162 gleichen oder ähneln, die vorstehend unter Bezugnahme auf 12 beschrieben worden sind. Oberflächen des Verkapselungsmaterials 124 und der ersten integrierten Schaltungs-Dies 118 können durch Schmelzbondung an die Kappe 240 gebondet werden, wie es vorstehend unter Bezugnahme auf die in 14B gezeigte Ausführungsform dargelegt worden ist. 14B zeigt, dass der Klebstoff 202 auf die Oberflächen der zweiten integrierten Schaltungs-Dies 120 aufgebracht wird, um die Kappe 240 an die zweiten integrierten Schaltungs-Dies 120 zu bonden. Der Klebstoff 202 kann aber auch auf das Verkapselungsmaterial 124, die ersten integrierten Schaltungs-Dies 118 und/oder die zweiten integrierten Schaltungs-Dies 120 aufgebracht werden, um das Verkapselungsmaterial 124, die ersten integrierten Schaltungs-Dies 118 und/oder die zweiten integrierten Schaltungs-Dies 120 an die Kappe 240 zu bonden, und zum Bonden der Kappe 240 an die jeweils übrigen des Verkapselungsmaterials 124, der ersten integrierten Schaltungs-Dies 118 und/oder der zweiten integrierten Schaltungs-Dies 120 kann eine Schmelzbondung verwendet werden.
  • In 14C kann die Kappe 240 durch Glasfrittenbondung an das Verkapselungsmaterial 124, die ersten integrierten Schaltungs-Dies 118 und die zweiten integrierten Schaltungs-Dies 120 gebondet werden. Die Oberseiten des Verkapselungsmaterials 124, der ersten integrierten Schaltungs-Dies 118 und/oder der zweiten integrierten Schaltungs-Dies 120 können ausgespart werden. Bei der in 14C gezeigten Ausführungsform werden die Oberseiten der ersten integrierten Schaltungs-Dies 118 und der zweiten integrierten Schaltungs-Dies 120 ausgespart. Auf das Verkapselungsmaterial 124, die ersten integrierten Schaltungs-Dies 118 und/oder die zweiten integrierten Schaltungs-Dies 120, zum Beispiel auf die ersten integrierten Schaltungs-Dies 118 und die zweiten integrierten Schaltungs-Dies 120, kann ein Glasmaterial 204, wie etwa eine Glaspaste, ein Glaslot oder dergleichen, aufgebracht werden. Das Glasmaterial 204 kann durch Siebdruck, Schleuderbeschichtung oder dergleichen abgeschieden werden. Die Kappe 240 kann zu dem Verkapselungsmaterial 124, den ersten integrierten Schaltungs-Dies 118 und den zweiten integrierten Schaltungs-Dies 120 ausgerichtet werden, und das Glasmaterial 204 kann erwärmt werden, um es aufzuschmelzen und die Kappe 240 an das Verkapselungsmaterial 124, die ersten integrierten Schaltungs-Dies 118 und die zweiten integrierten Schaltungs-Dies 120 zu bonden. Bei einigen Ausführungsformen kann eine Kombination aus Glasfrittenbondung und Schmelzbondung zum Bonden der Kappe 240 an das Verkapselungsmaterial 124, die ersten integrierten Schaltungs-Dies 118 und die zweiten integrierten Schaltungs-Dies 120 verwendet werden. Durch das Bonden der Kappe 240 an das Verkapselungsmaterial 124, die ersten integrierten Schaltungs-Dies 118 und die zweiten integrierten Schaltungs-Dies 120 mittels Glasfrittenbondung kann ein Herstellen einer planaren Fläche über dem Verkapselungsmaterial 124, den ersten integrierten Schaltungs-Dies 118 und den zweiten integrierten Schaltungs-Dies 120 unterstützt werden.
  • In 15 wird die Struktur von 14C gewendet, und über der Rückseite des Wafers 102 werden Die-Verbindungselemente 134 und leitfähige Verbindungselemente 146 hergestellt. Die Die-Verbindungselemente 134 können in physischem Kontakt mit den leitfähigen Durchkontaktierungen 104 sein und mit diesen elektrisch verbunden sein. Die Die-Verbindungselemente 134 können leitfähige Säulen, Pads oder dergleichen sein, mit denen Außenanschlüsse hergestellt werden. Die Die-Verbindungselemente 134 können aus einem Metall wie Kupfer, Aluminium oder dergleichen zum Beispiel durch Plattierung oder dergleichen hergestellt werden. Die Die-Verbindungselemente 134 werden mit in dem Wafer 102 hergestellten Vorrichtungen und der Interconnect-Struktur 106 elektrisch verbunden.
  • Die leitfähigen Verbindungselemente 146 können BGA-Verbindungselemente, Lotkugeln, Metallsäulen, C4-Kontakthügel, Mikrobumps, mit dem ENEPIG-Verfahren hergestellte Kontakthügel oder dergleichen sein. Die leitfähigen Verbindungselemente 146 können ein leitfähiges Material, wie etwa Lot, Kupfer, Aluminium, Gold, Nickel, Silber, Palladium, Zinn oder dergleichen, oder eine Kombination davon aufweisen. Bei einigen Ausführungsformen werden die leitfähigen Verbindungselemente 146 dadurch hergestellt, dass zunächst eine Schicht aus Lot durch Aufdampfung, Elektroplattierung, Drucken, Lotübertragung, Kugelplatzierung oder dergleichen hergestellt wird. Nachdem die Schicht aus Lot auf der Struktur hergestellt worden ist, kann ein Aufschmelzprozess durchgeführt werden, um das Material in die gewünschten Kontakthügelformen zu bringen. Bei einer anderen Ausführungsform sind die leitfähigen Verbindungselemente 146 Metallsäulen (wie etwa Kupfersäulen), die durch Sputtern, Drucken, Elektroplattierung, stromlose Plattierung, CVD oder dergleichen hergestellt werden. Bei Ausführungsformen, bei denen die leitfähigen Verbindungselemente 146 Metallsäulen sind, können die Metallsäulen lotfrei sein und im Wesentlichen vertikale Seitenwände haben. Bei einigen Ausführungsformen wird eine metallische Packagingschicht auf den Metallsäulen hergestellt. Die metallische Packagingschicht kann Nickel, Zinn, Zinn-Blei, Gold, Silber, Palladium, Indium, Nickel-Palladium-Gold, Nickel-Gold oder dergleichen oder eine Kombination davon aufweisen und kann mit einem Plattierungsprozess hergestellt werden.
  • In 16 wird ein Vereinzelungsprozess durch Zersägen entlang Ritzgrabenbereichen durchgeführt, wodurch Halbleitervorrichtungen 200 entstehen. Durch das Zersägen werden einzelne Halbleitervorrichtungen 200 voneinander getrennt. Während des Vereinzelungsprozesses können die Kappe 240, das Verkapselungsmaterial 124, die Interconnect-Struktur 106 und der Wafer 102 zersägt werden. Durch den Vereinzelungsprozess wird der Wafer 102 zu Substraten 103 vereinzelt. Jede der Halbleitervorrichtungen 200 kann einen ersten integrierten Schaltungs-Die 118 und vier zweite Schaltungs-Dies 120 aufweisen, aber es kann jede Anzahl von ersten integrierten Schaltungs-Dies 118 und zweiten Schaltungs-Dies 120 in jeder der Halbleitervorrichtungen 200 verwendet werden. Wie in 16 gezeigt ist, können Seitenflächen der Kappe 240, des Verkapselungsmaterials 124, der Interconnect-Struktur 106 und des Substrats 103 zueinander ausgerichtet werden.
  • Außerdem können in 16 Kanäle 242 in der Kappe 240 erzeugt werden. Die Kanäle 242 in der Kappe 240 können vor oder nach dem Durchführen des Vereinzelungsprozesses erzeugt werden. Die Kanäle 242 können den Kanälen 142 gleichen oder ähneln und können mit einem der Verfahren hergestellt werden, die vorstehend unter Bezugnahme auf die 9A bis 9L erörtert worden sind. Außerdem können die Kanäle 242 eine der Flächen bedecken, die vorstehend unter Bezugnahme auf die 9A bis 9L erörtert worden sind, und zwar können sie zum Beispiel die folgenden Flächen bedecken: eine Fläche, die gleich einer vereinten Fläche der ersten integrierten Schaltungs-Dies 118, der zweiten integrierten Schaltungs-Dies 120 und einer Fläche von dazwischen befindlichen Teilen des Verkapselungsmaterials 124 ist; eine Fläche, die gleich einer Fläche der ersten integrierten Schaltungs-Dies 118 ist; eine Fläche, die kleiner als eine Fläche der ersten integrierten Schaltungs-Dies 118 ist; oder dergleichen.
  • In den 17A und 17B wird ein Substrat 150 mit dem Substrat 103 verbunden, und eine Kühlabdeckung 168 wird mit der Kappe 240 verbunden. Das Substrat 150 kann dem Substrat 150 gleichen oder ähneln, das vorstehend unter Bezugnahme auf 12 beschrieben worden ist. Bondpads 152 des Substrats 150 können durch Aufschmelzen der leitfähigen Verbindungselemente 146 an die Die-Verbindungselemente 134 des Substrats 103 gebondet werden, und eine Unterfüllung 158 kann die leitfähigen Verbindungselemente 146, die Die-Verbindungselemente 134 und die Bondpads 152 umschließen. Die Bondpads 152 und die Unterfüllung 158 können den Bondpads 152 bzw. der Unterfüllung 158 gleichen oder ähneln, die vorstehend unter Bezugnahme auf 12 beschrieben worden sind.
  • An der Kappe 240 kann eine Kühlabdeckung 168 befestigt werden. Die Kühlabdeckung 168 kann der Kühlabdeckung 168 gleichen oder ähneln, die vorstehend unter Bezugnahme auf die 13A und 13B erörtert worden ist. Bei einigen Ausführungsformen, wie etwa der in 17B gezeigten Ausführungsform, kann die Kühlabdeckung 168 an der Kappe 240 mit Schraub-Befestigungselementen 270 befestigt werden. Bei Ausführungsformen, bei denen die Kühlabdeckung 168 mit den Schraub-Befestigungselementen 270 an der Kappe 240 befestigt wird, können erste Abstandshalter 272 zwischen dem Substrat 150 und der Kühlabdeckung 168 angeordnet werden. Die ersten Abstandshalter 272 können zum Bereitstellen einer korrekten Justierung und Beabstandung der Kühlabdeckung 168 und des Substrats 150 verwendet werden. Die Schraub-Befestigungselemente 270 können durch Öffnungen hindurchgehen, die durch die Kühlabdeckung 168 und das Substrat 150 erzeugt worden sind. Bei einigen Ausführungsformen können O-Ringe oder andere Dichtungen zwischen den Schraub-Befestigungselementen 270 und den ersten Abstandshaltern 272 und entweder der Kühlabdeckung 168 oder dem Substrat 150 angeordnet werden, um einen Zwischenraum abzudichten, der von dem Substrat 103, dem ersten integrierten Schaltungs-Die 118, den zweiten integrierten Schaltungs-Dies 120 und der Kappe 240 gebildet wird.
  • Wie vorstehend dargelegt worden ist, kann die Kühlabdeckung 168 ein Kühlmittel, wie etwa ein flüssiges Kühlmittel, für die Kanäle 242 der Kappe 240 bereitstellen. Durch Vorsehen der Kanäle 242 und Leiten eines Kühlmittels durch die Kanäle 242 wird die Kühlleistung der Kappe 240 verbessert. Dadurch können Materialien wie Kupfer in der Kappe 240 durch Materialien wie Silizium und dergleichen ersetzt werden, sodass Kosten gesenkt werden können. Die Kanäle 242 können mit kostengünstigen Verfahren, wie etwa Nassätzen, Die-Zersägen, Laserschneiden oder dergleichen, erzeugt werden. Materialien für die Kappe 240 können mit Halbleiter-Bearbeitungsvorrichtungen kompatibel sein und können problemlos in Herstellungsprozesse für Halbleitervorrichtungen integriert werden.
  • An der Kühlabdeckung 168 und dem Substrat 150 kann eine Ringstruktur 266 befestigt werden. Zum Befestigen der Ringstruktur 266 an der Kühlabdeckung 168 kann ein Klebstoff 264 verwendet werden, und zum Befestigen der Ringstruktur 266 an dem Substrat 150 kann ein Klebstoff 262 verwendet werden. Die Ringstruktur 266, der Klebstoff 264 und der Klebstoff 262 können der Ringstruktur 166, dem Klebstoff 164 bzw. dem Klebstoff 162 gleichen oder ähneln, die vorstehend unter Bezugnahme auf 12 beschrieben worden sind, mit der Ausnahme, dass die Ringstruktur 266 eine größere Höhe als die Ringstruktur 166 haben kann. Daher kann die Ringstruktur 266 die Halbleitervorrichtung 200 mit der Kappe 240, dem Verkapselungsmaterial 124, der Interconnect-Struktur 106 und dem Substrat 103 umschließen. Der Klebstoff 264 und der Klebstoff 262 können thermische Grenzflächenmaterialien (TIMs) oder andere Klebstoffe sein.
  • Die 18 bis 21 zeigen eine Ausführungsform, bei der leitfähige Verbindungselemente 146 über dem Wafer 102 hergestellt werden und der Wafer 102 anschließend zu Halbleitervorrichtungen 300 vereinzelt wird. Die Schritte, die in den 1 bis 7 durchgeführt worden sind und unter Bezugnahme auf diese erörtert worden sind, können vor den Schritten durchgeführt werden, die in 18 gezeigt sind. In 18 werden leitfähige Verbindungselemente 146 auf den Die-Verbindungselementen 134 hergestellt. Die leitfähigen Verbindungselemente 146 können den leitfähigen Verbindungselementen 146 gleichen oder ähneln, die vorstehend unter Bezugnahme auf 10 erörtert worden sind.
  • In 19 wird ein Vereinzelungsprozess durch Zersägen entlang Ritzgrabenbereichen, zum Beispiel zwischen Vorrichtungsbereichen des Wafers 102, durchgeführt. Durch das Zersägen werden einzelne Halbleitervorrichtungen 300 voneinander getrennt. Die resultierenden vereinzelten Halbleitervorrichtungen 300 können aus einem der Vorrichtungsbereiche stammen. Durch den Vereinzelungsprozess wird der Wafer 102 zertrennt, sodass Substrate 303 entstehen. Bei dem Vereinzelungsprozess können auch das Verkapselungsmaterial 124 und die Interconnect-Struktur 106 zertrennt werden.
  • In 19 wird außerdem eine Trägersubstrat-Ablösung durchgeführt, um das Trägersubstrat 130 von dem Verkapselungsmaterial 124, den ersten integrierten Schaltungs-Dies 118 und den zweiten integrierten Schaltungs-Dies 120 abzulösen. Bei einigen Ausführungsformen umfasst das Ablösen ein Projizieren von Licht, wie etwa Laserlicht oder UV-Licht, auf die Ablöseschicht 132, sodass sie sich durch die Wärme des Lichts zersetzt und das Trägersubstrat 130 entfernt werden kann. Die Ablösung des Trägersubstrats kann vor oder nach dem Durchführen des Vereinzelungsprozesses durchgeführt werden.
  • In 20 wird das Substrat 150 mit dem Substrat 303 verbunden. Das Substrat 150 kann dem Substrat 150 gleichen oder ähneln, das vorstehend unter Bezugnahme auf 12 beschrieben worden ist. Bondpads 152 des Substrats 150 können durch Aufschmelzen der leitfähigen Verbindungselemente 146 an die Die-Verbindungselemente 134 des Substrats 303 gebondet werden, und eine Unterfüllung 158 kann die leitfähigen Verbindungselemente 146, die Die-Verbindungselemente 134 und die Bondpads 152 umschließen. Die Bondpads 152 und die Unterfüllung 158 können den Bondpads 152 bzw. der Unterfüllung 158 gleichen oder ähneln, die vorstehend unter Bezugnahme auf 12 beschrieben worden sind.
  • In 21 wird eine Kappe 140 mit dem Verkapselungsmaterial 124, den ersten integrierten Schaltungs-Dies 118 und den zweiten integrierten Schaltungs-Dies 120 verbunden, und eine Kühlabdeckung 168 wird mit der Kappe 140 verbunden. Die Kappe 140 kann der Kappe 140 nach der Vereinzelung gleichen oder ähneln, die vorstehend unter Bezugnahme auf 11 erörtert worden ist. Die Kappe 140 kann an der Halbleitervorrichtung 300 mit einem der vorgenannten Verfahren befestigt werden, wie etwa durch Schmelzbondung (z. B. Dielektrikum-Dielektrikum-Bondung), Glasfrittenbondung oder mit einem Klebstoff, oder einer Kombination davon oder dergleichen. Wie in 21 gezeigt ist, kann die Kappe 140 eine Breite haben, die gleich einer Breite des Substrats 150 ist. Die Kappe 140 kann einen der Kanäle 142 aufweisen, die vorstehend unter Bezugnahme auf die 9A bis 9L erörtert worden sind, und die Kanäle 142 können einen der vorstehend beschriebenen Bereiche der Kappe 140 bedecken.
  • Außerdem kann eine Ringstruktur 166 an der Kappe 140 und dem Substrat 150 befestigt werden. Zum Befestigen der Ringstruktur 166 an der Kappe 140 kann ein Klebstoff 164 verwendet werden, und zum Befestigen der Ringstruktur 166 an dem Substrat 150 kann ein Klebstoff 162 verwendet werden. Die Ringstruktur 166, der Klebstoff 164 und der Klebstoff 162 können der Ringstruktur 166, dem Klebstoff 164 bzw. dem Klebstoff 162 gleichen oder ähneln, die vorstehend unter Bezugnahme auf 12 beschrieben worden sind. Die Ringstruktur 166 kann die Halbleitervorrichtung 300 umschließen. Der Klebstoff 164 und der Klebstoff 162 können TIMs oder andere Klebstoffe sein.
  • An der Kappe 140 kann eine Kühlabdeckung 168 befestigt werden. Die Kühlabdeckung 168 kann der Kühlabdeckung 168 gleichen oder ähneln, die vorstehend unter Bezugnahme auf die 13A und 13B erörtert worden ist. Die Kühlabdeckung 168 kann eine Breite haben, die gleich einer Breite des Substrats 150 ist, und, wie in 21 gezeigt ist, können Seitenflächen der Kühlabdeckung 168, der Kappe 140, des Klebstoffs 164, der Ringstruktur 166, des Klebstoffs 162 und des Substrats 150 zueinander ausgerichtet werden. Wie vorstehend dargelegt worden ist, kann die Kühlabdeckung 168 ein Kühlmittel, wie etwa ein flüssiges Kühlmittel, für die Kanäle 142 der Kappe 140 bereitstellen. Durch Vorsehen der Kanäle 142 und Leiten eines Kühlmittels durch die Kanäle 142 wird die Kühlleistung der Kappe 140 verbessert. Dadurch können Materialien wie Kupfer in der Kappe 140 durch Materialien wie Silizium und dergleichen ersetzt werden, sodass Kosten gesenkt werden können. Die Kanäle 142 können mit kostengünstigen Verfahren, wie etwa Nassätzen, Die-Zersägen, Laserschneiden oder dergleichen, hergestellt werden. Materialien für die Kappe 140 können mit Halbleiter-Bearbeitungsvorrichtungen kompatibel sein und können problemlos in Herstellungsprozesse für Halbleitervorrichtungen integriert werden.
  • Die 22A bis 23 zeigen Ausführungsformen, bei denen eine Kappe 440, die eine kleinere Breite als eine Halbleitervorrichtung 300 hat, mit der Halbleitervorrichtung 300 verbunden wird. Die Schritte, die in den 1 bis 7 und 18 bis 20 durchgeführt worden sind und unter Bezugnahme auf diese erörtert worden sind, können vor den Schritten durchgeführt werden, die in 22A gezeigt sind. In den 22A bis 22C wird eine Kappe 440 mit dem ersten integrierten Schaltungs-Die 118 der Halbleitervorrichtung 300 verbunden. Die Kappe 440 kann aus ähnlichen Materialien und mit ähnlichen Verfahren wie die Kappe 140 hergestellt werden, die vorstehend unter Bezugnahme auf die 9A bis 11 erörtert worden ist, mit der Ausnahme, dass die Kappe 440 eine kleinere Breite als die Halbleitervorrichtung 300 hat und vereinzelt wird, bevor sie mit der Halbleitervorrichtung 300 verbunden wird.
  • Bei einigen Ausführungsformen kann die Kappe 440 Materialien wie Silizium, Glas, ein Metall, ein Polymer oder dergleichen aufweisen. Die Kappe 440 kann eine Dicke von etwa 10 µm bis etwa 10.000 µm haben. Die Kappe 440 kann an der Halbleitervorrichtung 300 mit einem der vorgenannten Verfahren befestigt werden, wie etwa durch Schmelzbondung (z. B. Dielektrikum-Dielektrikum-Bondung), Glasfrittenbondung oder mit einem Klebstoff, oder einer Kombination davon oder dergleichen. Die Kappe 440 kann aus einem Wafer hergestellt werden, und an dem Wafer kann ein Vereinzelungsprozess durchgeführt werden, um einzelne Kappen 440 herzustellen. Der Vereinzelungsprozess kann durch Zersägen entlang Ritzgrabenbereichen oder dergleichen durchgeführt werden. Vor oder nach dem Vereinzelungsprozess können Kanäle 442 in der Kappe 440 erzeugt werden. Wie in den 22A bis 22C gezeigt ist, kann die Kappe 440 eine Breite und eine Fläche haben, die gleich einer Breite bzw. einer Fläche des ersten integrierten Schaltungs-Dies 118 sind. Bei anderen Ausführungsformen kann die Kappe 440 jedoch eine Breite und eine Fläche haben, die gleich Breiten und Flächen der folgenden Komponenten sind: Breiten und Flächen der ersten integrierten Schaltungs-Dies 118 oder der zweiten Schaltungs-Dies 120; vereinten Flächen der ersten integrierten Schaltungs-Dies 118, der zweiten integrierten Schaltungs-Dies 120 und Flächen von dazwischen befindlichen Teilen des Verkapselungsmaterials 124 ist; oder dergleichen.
  • Wie in den 22A bis 22C gezeigt ist, kann die Kappe 440 Kanäle 442/442A aufweisen, die in einer Oberfläche der Kappe 440 hergestellt sind, die einer Oberfläche gegenüberliegt, an die die Halbleitervorrichtungen 300 gebondet sind. In den 22A bis 22C sind die Kanäle 442/442A jeweils zueinander parallel, aber für die Kanäle 442/442A kann jedes der Kanalprofile verwendet werden, die vorstehend unter Bezugnahme auf die 9A bis 9J erörtert worden sind. Bei der Ausführungsform, die in den 22A und 22B gezeigt ist, kann eine Fläche der Kappe 440, die von den Kanälen 442 bedeckt wird, gleich einer Fläche des ersten integrierten Schaltungs-Dies 118 der Halbleitervorrichtung 300 sein. Äußerste Seitenwände der Kanäle 442 können zu inneren Seitenwänden des ersten integrierten Schaltungs-Dies 118 ausgerichtet werden oder genau innerhalb dieser Seitenwände angeordnet werden. Bei der in 22C gezeigten Ausführungsform werden Kanäle 442A in einem Bereich der Kappe 440 hergestellt, der kleiner als eine Fläche des ersten integrierten Schaltungs-Dies 118 der Halbleitervorrichtung 300 ist. Bei einigen Ausführungsformen können die Kanäle 442A über einem Hot-Spot-Bereich des ersten integrierten Schaltungs-Dies 118 erzeugt werden.
  • In 23 wird eine Kühlabdeckung 168 mit der Kappe 440 verbunden, und eine Ringstruktur 266 wird an der Kühlabdeckung 168 und dem Substrat 150 befestigt. Zum Befestigen der Ringstruktur 266 an der Kühlabdeckung 168 kann ein Klebstoff 264 verwendet werden, und zum Befestigen der Ringstruktur 266 an dem Substrat 150 kann ein Klebstoff 262 verwendet werden. Die Ringstruktur 266, der Klebstoff 264 und der Klebstoff 262 können der Ringstruktur 166, dem Klebstoff 164 bzw. dem Klebstoff 162 gleichen oder ähneln, die vorstehend unter Bezugnahme auf 12 beschrieben worden sind, mit der Ausnahme, dass die Ringstruktur 266 eine größere Höhe als die Ringstruktur 166 haben kann. Daher kann die Ringstruktur 266 die Kappe 440 und die Halbleitervorrichtung 300 mit dem Verkapselungsmaterial 124, der Interconnect-Struktur 106 und dem Substrat 303 umschließen. Der Klebstoff 264 und der Klebstoff 262 können TIMs oder andere Klebstoffe sein.
  • An der Kappe 440 kann die Kühlabdeckung 168 befestigt werden. Die Kühlabdeckung 168 kann der Kühlabdeckung 168 gleichen oder ähneln, die vorstehend unter Bezugnahme auf die 13A und 13B erörtert worden ist. Die Kühlabdeckung 168 kann eine Breite haben, die gleich einer Breite des Substrats 150 ist, und, wie in 21 gezeigt ist, können Seitenflächen der Kühlabdeckung 168, des Klebstoffs 264, der Ringstruktur 266, des Klebstoffs 262 und des Substrats 150 zueinander ausgerichtet werden. Wie vorstehend dargelegt worden ist, kann die Kühlabdeckung 168 ein Kühlmittel, wie etwa ein flüssiges Kühlmittel, für die Kanäle 442 der Kappe 440 bereitstellen. Durch Vorsehen der Kanäle 442 und Leiten eines Kühlmittels durch die Kanäle 442 wird die Kühlleistung der Kappe 440 verbessert. Dadurch können Materialien wie Kupfer in der Kappe 440 durch Materialien wie Silizium und dergleichen ersetzt werden, sodass Kosten gesenkt werden können. Die Kanäle 442 können mit kostengünstigen Verfahren, wie etwa Nassätzen, Die-Zersägen, Laserschneiden oder dergleichen, hergestellt werden. Materialien für die Kappe 440 können mit Halbleiter-Bearbeitungsvorrichtungen kompatibel sein und können problemlos in Herstellungsprozesse für Halbleitervorrichtungen integriert werden.
  • Es können auch andere Strukturelemente und Verfahren verwendet werden. Zum Beispiel können Prüfstrukturen zur Unterstützung bei der Verifikationsprüfung eines 3D-Packaging oder von 3DIC-Bauteilen verwendet werden. Die Prüfstrukturen können zum Beispiel Prüfpads, die in einer Umverteilungsstruktur oder auf einem Substrat hergestellt sind und die Prüfung des 3D- Packaging oder der 3DIC-Bauteile ermöglichen, die Verwendung von Sonden und/oder Sondenkarten und dergleichen umfassen. Die Verifikationsprüfung kann an Zwischenstrukturen sowie an Endstrukturen durchgeführt werden. Außerdem können die hier offenbarten Strukturen und Verfahren in Verbindung mit Prüfmethodologien verwendet werden, die eine Zwischenverifikation von erwiesenermaßen guten Dies umfassen, um die Ausbeute zu steigern und die Kosten zu senken.
  • Ausführungsformen können verschiedene Vorzüge erzielen. Zum Beispiel können durch Verbinden der Kappen mit verschiedenen Halbleitervorrichtungen und Einspeisen von flüssigen Kühlmitteln in Kanäle, die in den Kappen hergestellt sind, verbesserte Kühlleistungen für Halbleitervorrichtungen bereitgestellt werden, die mit kostengünstigen Verfahren hergestellt werden, die mit herkömmlichen Halbleiterprozessen und -vorrichtungen kompatibel sind. Die Kappen können durch Schmelzbondung oder dergleichen direkt mit integrierten Schaltungs-Dies der Halbleitervorrichtungen verbunden werden, wodurch der thermische Widerstand der Halbleitervorrichtungen gesenkt werden kann und ihre Kühlleistungen weiter verbessert werden können. Somit können Kühlleistungen bei sinkenden Kosten erhöht werden.
  • Gemäß einer Ausführungsform weist eine Halbleitervorrichtung Folgendes auf: einen ersten integrierten Schaltungs-Die; eine Kappe, die mit dem ersten integrierten Schaltungs-Die verbunden ist, wobei die Kappe eine Mehrzahl von Kanälen in einer Oberfläche der Kappe, die dem ersten integrierten Schaltungs-Die gegenüberliegt, aufweist; eine Kühlabdeckung, die mit der Kappe, die dem ersten integrierten Schaltungs-Die gegenüberliegt, verbunden ist; und eine Wärmeübertragungseinheit, die über ein Rohrformstück mit der Kühlabdeckung verbunden ist, wobei die Wärmeübertragungseinheit so konfiguriert ist, dass sie ein flüssiges Kühlmittel über die Kühlabdeckung für die Mehrzahl von Kanälen bereitstellt. Bei einer Ausführungsform ist die Kappe durch Dielektrikum-Dielektrikum-Bondstellen mit dem ersten integrierten Schaltungs-Die verbunden. Bei einer Ausführungsform weist die Halbleitervorrichtung weiterhin ein Verkapselungsmaterial auf, das den ersten integrierten Schaltungs-Die seitlich umschließt, wobei die Kappe durch die Dielektrikum-Dielektrikum-Bondstellen mit dem Verkapselungsmaterial verbunden ist. Bei einer Ausführungsform weist die Halbleitervorrichtung weiterhin ein Verkapselungsmaterial auf, das den ersten integrierten Schaltungs-Die seitlich umschließt, wobei eine Breite der Kappe gleich einer Breite des ersten integrierten Schaltungs-Dies ist. Bei einer Ausführungsform weist die Halbleitervorrichtung weiterhin ein Verkapselungsmaterial auf, das den ersten integrierten Schaltungs-Die seitlich umschließt, wobei eine Breite der Kappe gleich einer Breite der Kühlabdeckung ist und größer als eine Breite des Verkapselungsmaterials ist. Bei einer Ausführungsform weist die Halbleitervorrichtung weiterhin eine Ringstruktur auf, die das Verkapselungsmaterial umschließt, wobei der erste integrierte Schaltungs-Die und die Ringstruktur mit einem Substrat verbunden sind und eine Breite des Substrats gleich der Breite der Kappe ist. Bei einer Ausführungsform ist die Mehrzahl von Kanälen innerhalb einer Begrenzung angeordnet, die eine erste Fläche in einer ersten Ebene umschließt, die kleiner als eine zweite Fläche des ersten integrierten Schaltungs-Dies in einer zweiten Ebene ist, die parallel zu der ersten Ebene ist. Bei einer Ausführungsform sind der erste integrierte Schaltungs-Die und eine Mehrzahl von zweiten integrierten Schaltungs-Dies seitlich von einem Verkapselungsmaterial umschlossen, wobei äußere Seitenflächen der Kappe zu äußeren Seitenflächen des Verkapselungsmaterials ausgerichtet sind und Seitenwände der Kanäle der Mehrzahl von Kanälen zu Seitenflächen der zweiten integrierten Schaltungs-Dies ausgerichtet sind. Bei einer Ausführungsform umfasst die Mehrzahl von Kanälen eine erste Mehrzahl von Kanälen und eine zweite Mehrzahl von Kanälen, wobei sich die einzelnen Kanäle der ersten Mehrzahl von Kanälen jeweils parallel zueinander in einer ersten Richtung erstrecken und sich die einzelnen Kanäle der zweiten Mehrzahl von Kanälen jeweils parallel zueinander in einer zweiten Richtung erstrecken, wobei die zweite Richtung senkrecht zu der ersten Richtung ist.
  • Gemäß einer weiteren Ausführungsform weist ein Halbleiter-Package Folgendes auf: ein Substrat; einen Interposer, der mit dem Substrat verbunden sind; einen ersten integrierten Schaltungs-Die, der mit einer Seite des Interposers verbunden ist, die dem Substrat gegenüberliegt; eine Kappe, die mit einer Seite des ersten integrierten Schaltungs-Dies verbunden ist, die dem Interposer gegenüberliegt, wobei die Kappe eine Mehrzahl von Kanälen in einer Oberfläche der Kappe, die dem Interposer gegenüberliegt, aufweist, wobei die Kappe durch Dielektrikum-Dielektrikum-Bondstellen mit dem ersten integrierten Schaltungs-Die verbunden ist; und eine Kühlabdeckung, die mit der Kappe verbunden ist, wobei die Kühlabdeckung mit den Kanälen fluidgekoppelt ist. Bei einer Ausführungsform weist das Halbleiter-Package weiterhin eine Ringstruktur auf, wobei die Ringstruktur durch einen ersten Klebstoff, der in Kontakt mit der Kühlabdeckung ist, mit der Kühlabdeckung verbunden ist und durch einen zweiten Klebstoff mit dem Substrat verbunden ist. Bei einer Ausführungsform weist das Halbleiter-Package weiterhin eine Ringstruktur auf, wobei die Ringstruktur durch einen ersten Klebstoff, der in Kontakt mit der Kappe ist, mit der Kappe verbunden ist und durch einen zweiten Klebstoff mit dem Substrat verbunden ist. Bei einer Ausführungsform weist das Halbleiter-Package weiterhin Folgendes auf: ein Verkapselungsmaterial, das den ersten integrierten Schaltungs-Die seitlich umschließt; und vier zweite Schaltungs-Dies in dem Verkapselungsmaterial, wobei eine Begrenzung der Mehrzahl von Kanälen zu zwei Seitenwänden des ersten integrierten Schaltungs-Dies und zu zwei Seitenwänden jedes der zweiten integrierten Schaltungs-Dies ausgerichtet ist. Bei einer Ausführungsform ist die Begrenzung der Mehrzahl von Kanälen zu einer Begrenzung des ersten integrierten Schaltungs-Dies ausgerichtet. Bei einer Ausführungsform sind die Kanäle der Mehrzahl von Kanälen in einer Schnittansicht dreieckig.
  • Gemäß einer noch weiteren Ausführungsform umfasst ein Verfahren die folgenden Schritte: Bonden eines integrierten Schaltungs-Dies an ein Substrat; Herstellen eines Verkapselungsmaterials über dem Substrat so, dass das Verkapselungsmaterial den integrierten Schaltungs-Die seitlich umschließt; Bonden einer Kappe an den integrierten Schaltungs-Die und das Verkapselungsmaterial, wobei das Bonden ein Herstellen von Dielektrikum-Dielektrikum-Bondstellen umfasst und die Kappe eine Mehrzahl von Kanälen aufweist, die gegenüber dem integrierten Schaltungs-Die und dem Verkapselungsmaterial angeordnet sind; Vereinzeln der Kappe; Bonden einer Kühlabdeckung an die Kappe; und Leiten eines flüssigen Kühlmittels von der Kühlabdeckung durch die Mehrzahl von Kanälen. Bei einer Ausführungsform umfasst das Verfahren weiterhin ein Herstellen der Mehrzahl von Kanälen in der Kappe mit einem Nassätzprozess. Bei einer Ausführungsform umfasst das Verfahren weiterhin ein Herstellen der Mehrzahl von Kanälen in der Kappe mit einem Die-Zersägungsprozess. Bei einer Ausführungsform umfasst das Verfahren weiterhin ein Vereinzeln des Substrats und des Verkapselungsmaterials gleichzeitig mit der Kappe. Bei einer Ausführungsform umfasst das Bonden der Kappe an den integrierten Schaltungs-Die und das Verkapselungsmaterial weiterhin ein Abscheiden eines Klebstoffs über dem integrierten Schaltungs-Die, wobei die Dielektrikum-Dielektrikum-Bondstellen zwischen dem Verkapselungsmaterial und der Kappe hergestellt werden.
  • Vorstehend sind Merkmale verschiedener Ausführungsformen beschrieben worden, sodass Fachleute die Aspekte der vorliegenden Erfindung besser verstehen können. Fachleuten dürfte klar sein, dass sie die vorliegende Erfindung ohne Weiteres als eine Grundlage zum Gestalten oder Modifizieren anderer Verfahren und Strukturen zum Erreichen der gleichen Ziele und/oder zum Erzielen der gleichen Vorzüge wie bei den hier vorgestellten Ausführungsformen verwenden können. Fachleute dürften ebenfalls erkennen, dass solche äquivalenten Auslegungen nicht von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abweichen und dass sie hier verschiedene Änderungen, Ersetzungen und Abwandlungen vornehmen können, ohne von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abzuweichen.

Claims (20)

  1. Halbleitervorrichtung mit: einem ersten integrierten Schaltungs-Die; einer Kappe, die mit dem ersten integrierten Schaltungs-Die verbunden ist, wobei die Kappe eine Mehrzahl von Kanälen in einer Oberfläche der Kappe aufweist, die dem ersten integrierten Schaltungs-Die gegenüberliegt; einer Kühlabdeckung, die mit der Kappe verbunden ist, die dem ersten integrierten Schaltungs-Die gegenüberliegt; und einer Wärmeübertragungseinheit, die über ein Rohrformstück mit der Kühlabdeckung verbunden ist, wobei die Wärmeübertragungseinheit so konfiguriert ist, dass sie ein flüssiges Kühlmittel über die Kühlabdeckung für die Mehrzahl von Kanälen bereitstellt.
  2. Halbleitervorrichtung nach Anspruch 1, wobei die Kappe durch Dielektrikum-Dielektrikum-Bondstellen mit dem ersten integrierten Schaltungs-Die verbunden ist.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, die weiterhin ein Verkapselungsmaterial aufweist, das den ersten integrierten Schaltungs-Die seitlich umschließt, wobei die Kappe durch die Dielektrikum-Dielektrikum-Bondstellen mit dem Verkapselungsmaterial verbunden ist.
  4. Halbleitervorrichtung nach Anspruch 1 oder 2, die weiterhin ein Verkapselungsmaterial aufweist, das den ersten integrierten Schaltungs-Die seitlich umschließt, wobei eine Breite der Kappe gleich einer Breite des ersten integrierten Schaltungs-Dies ist.
  5. Halbleitervorrichtung nach Anspruch 1 oder 2, die weiterhin ein Verkapselungsmaterial aufweist, das den ersten integrierten Schaltungs-Die seitlich umschließt, wobei eine Breite der Kappe gleich einer Breite der Kühlabdeckung ist und größer als eine Breite des Verkapselungsmaterials ist.
  6. Halbleitervorrichtung nach Anspruch 3, 4 oder 5, die weiterhin eine Ringstruktur aufweist, die das Verkapselungsmaterial umschließt, wobei der erste integrierte Schaltungs-Die und die Ringstruktur mit einem Substrat verbunden sind, wobei eine Breite des Substrats gleich der Breite der Kappe ist.
  7. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die Mehrzahl von Kanälen innerhalb einer Begrenzung angeordnet ist, die eine erste Fläche in einer ersten Ebene umschließt, die kleiner als eine zweite Fläche des ersten integrierten Schaltungs-Dies in einer zweiten Ebene ist, die parallel zu der ersten Ebene ist.
  8. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei der erste integrierte Schaltungs-Die und eine Mehrzahl von zweiten integrierten Schaltungs-Dies seitlich von einem Verkapselungsmaterial umschlossen sind, wobei äußere Seitenflächen der Kappe zu äußeren Seitenflächen des Verkapselungsmaterials ausgerichtet sind und Seitenwände der Kanäle der Mehrzahl von Kanälen zu Seitenflächen der zweiten integrierten Schaltungs-Dies ausgerichtet sind.
  9. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die Mehrzahl von Kanälen eine erste Mehrzahl von Kanälen und eine zweite Mehrzahl von Kanälen umfasst, wobei sich die einzelnen Kanäle der ersten Mehrzahl von Kanälen jeweils parallel zueinander in einer ersten Richtung erstrecken und sich die einzelnen Kanäle der zweiten Mehrzahl von Kanälen jeweils parallel zueinander in einer zweiten Richtung erstrecken, wobei die zweite Richtung senkrecht zu der ersten Richtung ist.
  10. Halbleiter-Package mit: einem Substrat; einem Interposer, der mit dem Substrat verbunden sind; einem ersten integrierten Schaltungs-Die, der mit einer Seite des Interposers verbunden ist, die dem Substrat gegenüberliegt; einer Kappe, die mit einer Seite des ersten integrierten Schaltungs-Dies verbunden ist, die dem Interposer gegenüberliegt, wobei die Kappe eine Mehrzahl von Kanälen in einer Oberfläche der Kappe, die dem Interposer gegenüberliegt, aufweist und durch Dielektrikum-Dielektrikum-Bondstellen mit dem ersten integrierten Schaltungs-Die verbunden ist; und einer Kühlabdeckung, die mit der Kappe verbunden ist, wobei die Kühlabdeckung mit den Kanälen fluidgekoppelt ist.
  11. Halbleiter-Package nach Anspruch 10, das weiterhin eine Ringstruktur aufweist, wobei die Ringstruktur durch einen ersten Klebstoff, der in Kontakt mit der Kühlabdeckung ist, mit der Kühlabdeckung verbunden ist und durch einen zweiten Klebstoff mit dem Substrat verbunden ist.
  12. Halbleiter-Package nach Anspruch 10, das weiterhin eine Ringstruktur aufweist, wobei die Ringstruktur durch einen ersten Klebstoff, der in Kontakt mit der Kappe ist, mit der Kappe verbunden ist und durch einen zweiten Klebstoff mit dem Substrat verbunden ist.
  13. Halbleiter-Package nach einem der Ansprüche 10 bis 12, das weiterhin Folgendes aufweist: ein Verkapselungsmaterial, das den ersten integrierten Schaltungs-Die seitlich umschließt; und vier zweite Schaltungs-Dies in dem Verkapselungsmaterial, wobei eine Begrenzung der Mehrzahl von Kanälen zu zwei Seitenwänden des ersten integrierten Schaltungs-Dies und zu zwei Seitenwänden jedes der zweiten integrierten Schaltungs-Dies ausgerichtet ist.
  14. Halbleiter-Package nach einem der Ansprüche 10 bis 13, wobei die Begrenzung der Mehrzahl von Kanälen zu einer Begrenzung des ersten integrierten Schaltungs-Dies ausgerichtet ist.
  15. Halbleiter-Package nach einem der Ansprüche 10 bis 14, wobei die Kanäle der Mehrzahl von Kanälen in einer Schnittansicht dreieckig sind.
  16. Verfahren mit den folgenden Schritten: Bonden eines integrierten Schaltungs-Dies an ein Substrat; Ausbilden eines Verkapselungsmaterials über dem Substrat so, dass das Verkapselungsmaterial den integrierten Schaltungs-Die seitlich umschließt; Bonden einer Kappe an den integrierten Schaltungs-Die und das Verkapselungsmaterial, wobei das Bonden ein Bilden von Dielektrikum-Dielektrikum-Bondstellen umfasst und die Kappe eine Mehrzahl von Kanälen aufweist, die gegenüber dem integrierten Schaltungs-Die und dem Verkapselungsmaterial angeordnet sind; Vereinzeln der Kappe; Bonden einer Kühlabdeckung an die Kappe; und Leiten eines flüssigen Kühlmittels von der Kühlabdeckung durch die Mehrzahl von Kanälen.
  17. Verfahren nach Anspruch 16, das weiterhin ein Ausbilden der Mehrzahl von Kanälen in der Kappe mit einem Nassätzprozess umfasst.
  18. Verfahren nach Anspruch 16, das weiterhin ein Ausbilden der Mehrzahl von Kanälen in der Kappe mit einem Die-Zersägungsprozess umfasst.
  19. Verfahren nach einem der Ansprüche 16 bis 18, das weiterhin ein Vereinzeln des Substrats und des Verkapselungsmaterials gleichzeitig mit der Kappe umfasst.
  20. Verfahren nach einem der Ansprüche 16 bis 19, wobei das Bonden der Kappe an den integrierten Schaltungs-Die und das Verkapselungsmaterial weiterhin ein Abscheiden eines Klebstoffs über dem integrierten Schaltungs-Die umfasst, wobei die Dielektrikum-Dielektrikum-Bondstellen zwischen dem Verkapselungsmaterial und der Kappe hergestellt werden.
DE102020133291.2A 2020-07-30 2020-12-14 Packaged-halbleitervorrichtung mit flüssigkeitsgekühlter kappe und verfahren zu deren herstellung Pending DE102020133291A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063058633P 2020-07-30 2020-07-30
US63/058,633 2020-07-30
US17/114,886 US11410910B2 (en) 2020-07-30 2020-12-08 Packaged semiconductor device including liquid-cooled lid and methods of forming the same
US17/114,886 2020-12-08

Publications (1)

Publication Number Publication Date
DE102020133291A1 true DE102020133291A1 (de) 2022-02-03

Family

ID=77411532

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020133291.2A Pending DE102020133291A1 (de) 2020-07-30 2020-12-14 Packaged-halbleitervorrichtung mit flüssigkeitsgekühlter kappe und verfahren zu deren herstellung

Country Status (7)

Country Link
US (2) US11410910B2 (de)
EP (1) EP3945565A1 (de)
JP (1) JP2022027650A (de)
KR (1) KR102501424B1 (de)
CN (1) CN113675178B (de)
DE (1) DE102020133291A1 (de)
TW (1) TWI760125B (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11574891B2 (en) * 2021-01-26 2023-02-07 Nanya Technology Corporation Semiconductor device with heat dissipation unit and method for fabricating the same
US11682602B2 (en) * 2021-02-04 2023-06-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacture
US20240038633A1 (en) * 2022-07-28 2024-02-01 Invensas Bonding Technologies, Inc. Embedded cooling systems and methods of manufacturing embedded cooling systems

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5520244A (en) 1992-12-16 1996-05-28 Sdl, Inc. Micropost waste heat removal system
US5403783A (en) 1992-12-28 1995-04-04 Hitachi, Ltd. Integrated circuit substrate with cooling accelerator substrate
US6983792B2 (en) * 2002-11-27 2006-01-10 The Aerospace Corporation High density electronic cooling triangular shaped microchannel device
US7071552B2 (en) 2004-03-29 2006-07-04 Intel Corporation IC die with directly bonded liquid cooling device
US7272006B2 (en) * 2005-09-30 2007-09-18 Intel Corporation IC coolant microchannel assembly with integrated attachment hardware
JP2008124430A (ja) 2006-10-18 2008-05-29 Hitachi Ltd パワー半導体モジュール
JP2008159619A (ja) * 2006-12-20 2008-07-10 Shinko Electric Ind Co Ltd 半導体装置
US7731079B2 (en) * 2008-06-20 2010-06-08 International Business Machines Corporation Cooling apparatus and method of fabrication thereof with a cold plate formed in situ on a surface to be cooled
US8519532B2 (en) * 2011-09-12 2013-08-27 Infineon Technologies Ag Semiconductor device including cladded base plate
US9391000B2 (en) * 2012-04-11 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for forming silicon-based hermetic thermal solutions
US9224673B2 (en) 2013-03-08 2015-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Packages for semiconductor devices, packaged semiconductor devices, and methods of cooling packaged semiconductor devices
US9449896B2 (en) * 2014-01-13 2016-09-20 Stmicroelectronics Sa Device comprising a three-dimensional integrated structure with simplified thermal dissipation, and corresponding fabrication method
US10541228B2 (en) * 2017-06-15 2020-01-21 Taiwan Semiconductor Manufacturing Company, Ltd. Packages formed using RDL-last process
DE102017120875B4 (de) 2017-06-15 2022-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Vorrichtung und Verfahren mit RDL-Last-Prozess-Geformtem Gehäuse
US10957611B2 (en) 2017-08-01 2021-03-23 Mediatek Inc. Semiconductor package including lid structure with opening and recess
US10461014B2 (en) * 2017-08-31 2019-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Heat spreading device and method
US11177201B2 (en) * 2017-11-15 2021-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages including routing dies and methods of forming same
WO2019132957A1 (en) * 2017-12-29 2019-07-04 Intel Corporation Microelectronic assemblies
US20190326257A1 (en) * 2018-04-24 2019-10-24 Rahul Agarwal High density fan-out packaging
US11075133B2 (en) * 2018-06-29 2021-07-27 Taiwan Semiconductor Manufacturing Company, Ltd. Underfill structure for semiconductor packages and methods of forming the same
PL3620741T3 (pl) * 2018-09-04 2021-05-31 Ovh Urządzenie do wymiany ciepła mające przewód płynowy
US11177192B2 (en) 2018-09-27 2021-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device including heat dissipation structure and fabricating method of the same
US11139223B2 (en) * 2018-11-29 2021-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
US10964625B2 (en) * 2019-02-26 2021-03-30 Google Llc Device and method for direct liquid cooling via metal channels
US11011448B2 (en) * 2019-08-01 2021-05-18 Intel Corporation IC package including multi-chip unit with bonded integrated heat spreader

Also Published As

Publication number Publication date
EP3945565A1 (de) 2022-02-02
KR20220015299A (ko) 2022-02-08
TWI760125B (zh) 2022-04-01
US20220310482A1 (en) 2022-09-29
CN113675178B (zh) 2024-03-26
US20220037231A1 (en) 2022-02-03
JP2022027650A (ja) 2022-02-10
TW202205574A (zh) 2022-02-01
CN113675178A (zh) 2021-11-19
KR102501424B1 (ko) 2023-02-21
US11996351B2 (en) 2024-05-28
US11410910B2 (en) 2022-08-09

Similar Documents

Publication Publication Date Title
DE102021111153B4 (de) Gehäustes halbleiterbauelement und verfahren zum bilden dieses bauelements
DE102018116743B4 (de) Halbleiter-Bauelement und Verfahren
DE102019109690B4 (de) Halbleiterstrukturen und Verfahren zu deren Herstellung
DE102020104147B4 (de) Halbleiter-bauelemente und verfahren zu deren herstellung
DE102020120137B4 (de) Halbleiterpackage und verfahren
DE102019103729B4 (de) Halbleiter-package und verfahren
DE102018130035B4 (de) Package und verfahren
DE102018112657A1 (de) Halbleitergehäuse und verfahren zu seinem herstellen
DE102019116376B4 (de) Package mit integrierter Schaltung und Verfahren zu seinem Bilden
DE102018128200B4 (de) Integriertes schaltungs-package und verfahren zu dessen bilden
DE102020133291A1 (de) Packaged-halbleitervorrichtung mit flüssigkeitsgekühlter kappe und verfahren zu deren herstellung
DE102020113988B4 (de) Integrierter-schaltkreis-package und verfahren
DE102021102836A1 (de) Integriertes schaltungspackage und verfahren
DE102021100133A1 (de) Integriertes schaltungspackage und verfahren
DE102020119295A1 (de) Halbleiterbauelemente und verfahren zur herstellung
DE102018124848A1 (de) Package-Struktur und Verfahren
DE102019125790B4 (de) Integriertes schaltkreis-package und verfahren
DE102019114984B4 (de) Package für integrierte schaltungen und verfahren
DE102020108481B4 (de) Halbleiter-Die-Package und Herstellungsverfahren
DE102017123326B4 (de) Halbleiter-Packages und Verfahren zu deren Herstellung
DE102021105570A1 (de) Wafer-zu-wafer-bondstruktur
DE102021102227A1 (de) Wärmeableitung bei Halbleiter-Packages und Verfahren zum Ausbilden derselben
DE102020131125A1 (de) Halbleiterpaket und Verfahren zum Herstellen desselben
DE102023100773A1 (de) Integriertes schaltungs-package und verfahren
DE102021117899B3 (de) Verfahren zur herstellung eines integrierten schaltungs-packages

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication