JP2008159619A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2008159619A
JP2008159619A JP2006343227A JP2006343227A JP2008159619A JP 2008159619 A JP2008159619 A JP 2008159619A JP 2006343227 A JP2006343227 A JP 2006343227A JP 2006343227 A JP2006343227 A JP 2006343227A JP 2008159619 A JP2008159619 A JP 2008159619A
Authority
JP
Japan
Prior art keywords
flow path
semiconductor chip
interposer
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006343227A
Other languages
English (en)
Inventor
Naoyuki Koizumi
直幸 小泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2006343227A priority Critical patent/JP2008159619A/ja
Priority to US11/958,943 priority patent/US20080150162A1/en
Priority to EP07024822A priority patent/EP1936685A3/en
Publication of JP2008159619A publication Critical patent/JP2008159619A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】半導体チップが実装されてなる半導体装置の冷却効率を良好とする。
【解決手段】デバイス面側に電極パッドが形成された半導体チップと、前記半導体チップが前記電極パッドによってフリップチップ実装されるインターボーザーと、を有し、前記インターポーザーには前記半導体チップを冷却するための冷媒を循環させる流路が形成されていることを特徴とする半導体装置。
【選択図】図１

Description

本発明は、半導体チップが実装されてなる半導体装置に関する。
近年の半導体チップの高性能化に伴い、半導体チップの単位面積あたりの発熱量は増大する傾向にある。例えば、動作速度が速い高性能の半導体チップは、配線層に用いられる層間絶縁膜の材料として、配線遅延（寄生容量）の少ない低誘電率材料（いわゆるＬｏｗ−ｋ材料）が用いられる傾向にある。
上記の低誘電率材料は、従来の層間絶縁膜（例えばシリコン酸化膜など）に比べて熱伝導率が低く、半導体チップの放熱はさらに困難となる傾向にある。このため、高性能の半導体装置においては、熱による半導体チップの回路の動作の異常や、または熱による半導体チップの劣化が生じてしまう懸念がある。
従来は、半導体チップの冷却を、例えば冷却ファンなどを用いた空冷により、または水冷により行う方法が提案されていた（例えば特許文献１、特許文献２参照）。
特開２００１−３０８４７０号公報 特開２００６−１４８１１７号公報
しかし、最近の高性能半導体チップでは、発熱量が１００Ｗ／ｃｍ２を超えるものがあり、従来の冷却方法・冷却構造では冷却量が不足する懸念がある。
例えば、上記の特許文献１、特許文献２に開示された発明では、半導体チップの裏面（デバイス面の反対側の面）から半導体チップを冷却する構造となっており、発熱源となっているデバイスの冷却量を増大させることは困難となっていた。
また、上記の特許文献１、特許文献２に開示された発明では、半導体チップが所定の樹脂材料や接着材料を介して冷却構造と接する構造になっている。例えば、樹脂材料や接着材料は熱伝導率を高くすることに限界があり、樹脂材料や接着材料の熱伝導率の低さが冷却量（冷却効率）を増大させる上で問題になる場合があった。
また、樹脂材料や接着材料を介して半導体チップと冷却構造が接触すると、冷却構造と半導体チップの間に異なる材料が接触する界面が複数存在することになる。このため、当該界面での熱抵抗が大きくなり、これらの界面での熱抵抗が冷却量を増大させる上での問題となっていた。
そこで、本発明では上記の問題を解決した、新規で有用な半導体装置を提供することを統括的課題としている。
本発明の具体的な課題は、半導体チップが実装されてなる半導体装置の冷却効率を良好とすることである。
本発明は、上記の課題を、デバイス面側に電極パッドが形成された半導体チップと、前記半導体チップが前記電極パッドによってフリップチップ実装されるインターボーザーと、を有し、前記インターポーザーには前記半導体チップを冷却するための冷媒を循環させる流路が形成されていることを特徴とする半導体装置により、解決する。
本発明によれば、半導体チップが実装されてなる半導体装置の冷却効率を良好とすることが可能となる。
本発明による半導体装置は、デバイス面側に電極パッドが形成された半導体チップと、前記半導体チップが前記電極パッドによってフリップチップ実装されるインターボーザーと、を有し、前記インターポーザーには前記半導体チップを冷却するための冷媒を循環させる流路が形成されていることを特徴としている。
上記の半導体装置においては、前記半導体チップをデバイス面側から冷却することが可能であり、このために当該半導体チップの冷却効率が良好であることが特徴である。従来の半導体装置では、半導体チップを裏面（デバイスの反対側）から冷却するために、半導体チップの冷却効率を良好とする上で問題となっていた。
一方、本発明による半導体装置では、前記半導体チップが、該半導体チップのデバイス面に形成された前記電極パッドにより、流路により冷却されたインターポーザーに実装されている。すなわち、前記流路により冷却された前記インターポーザーに対して、デバイス面が対応するようにして前記半導体チップがフリップチップ接続されている。このため、当該半導体チップによる発熱は、前記電極パッドを介して前記インターポーザーにより冷却されることになる。したがって、半導体チップを効率良く冷却することが可能となっている。
また、上記の構造では、前記半導体チップの実装のための電気的な接続経路を、当該半導体チップを冷却するための放熱の経路として用いていることも特徴である。このため、冷却構造と半導体チップとを接続するための特別な接着剤や樹脂材料を必要とせず、半導体装置の構造が単純となるとともに、冷却効率が良好となっている。
次に、上記の半導体装置のさらに具体的な構成例について、図面に基づき以下に説明する。
図１は、本発明の実施例１による半導体装置１００を模式的に示した断面図である。図１を参照するに、本実施例による半導体装置１００の概略は、インターポーザー２０１上に、半導体チップ１０１がフリップチップ実装された構造となっている。
半導体チップ１０１は、例えば論理回路などのデバイス（図示せず）が形成されたデバイス面１０１Ａと、デバイス面１０１Ａの反対側の裏面１０１Ｂとを有している。
上記の半導体チップのデバイス面１０１Ａに形成された電極パッド１０２と、インターポーザー３０１の半導体チップ１０１に面する側に形成された導電パターン（配線パターン）２０２とが、例えばバンプ１０３により接続されている。また、半導体チップ１０１とインターポーザー２０１との間には、樹脂材料を主成分とするアンダーフィル１０４が浸透されている。
また、インターポーザー２０１は、所定の基板３０１上に接合（接着）されており、導電パターン２０２と基板３０１上の導電パターン（図示せず）は、例えばボンディングワイヤ（図示せず）などにより接続される構造になっている。
上記の構成において、本実施例による半導体装置１００では、インターポーザー２０１の内部に、実装される半導体チップ１０１を冷却するための冷媒を循環させる流路２０３が形成されていることが特徴である。流路２０３には、例えば、水、アルコールなどの液体よりなる冷媒が循環されてインターポーザー２０１が冷却され、さらにインターポーザー２０１を介して半導体チップ１０１が冷却される。
また、インターポーザー２０１の半導体チップ１０１が実装される面には、流路２０３に冷媒を供給する供給口２０４Ａと、流路２０３から冷媒を排出する排出口２０４Ｂが形成されている。さらに、供給口２０４Ａには接続部品（継ぎ手部品）２０５Ａを介して供給配管２０６Ａが接続される。同様に、排出口２０４Ｂには、接続部品（継ぎ手部品）２０５Ｂを介して排出配管２０６Ｂが接続されている。
上記の構成においては、供給配管２０６Ａから供給される冷媒が、供給口２０４Ａを介して流路２０３に供給され、インターポーザー２０１と当該冷媒の間で熱交換（冷却）が行われる。さらに、熱交換後の冷媒は、排出口２０４Ｂを介して排出配管２０６Ｂから排出される構造になっている。
本実施例による半導体装置１００では、半導体チップ１０１をデバイス面１０１Ａの側から冷却することが可能であり、このために半導体チップ１０１の冷却効率が良好であることが特徴である。
従来は、例えば、特開２００１−３０８４７０号公報や、もしくは、特開２００６−１４８１１７号公報に記載された発明のように、半導体チップを裏面（デバイス面の反対側）から冷却する構造が主流となっていた。このために、半導体チップの冷却効率を良好とする上で問題となっていた。
半導体チップの発熱は、論理回路などやそれらに接続される多層配線が形成されるデバイス面側で主に生じるが、デバイス面に直接冷却構造を形成することや、もしくはデバイス面に直接冷却構造を接触させることは構造上困難となっていた。このため、従来の半導体装置では、裏面側から半導体チップを冷却せざるを得ず、冷却効率を向上させる上で問題となっていた。
一方、本実施例による半導体装置１００では、半導体チップ１００が、半導体チップ１００のデバイス面１０１Ａに形成された電極パッド１０２により、流路２０３により冷却されたインターポーザー２０１に実装されている。
すなわち、流路２０３により冷却されたインターポーザー２０１に対して、デバイス面１０１Ａが対応するようにして半導体チップ１０１がフリップチップ接続されている。このため、半導体チップ１０１による発熱は、電極パッド１０２を介してインターポーザー２０１により冷却されることになる。
したがって、半導体チップ１０１の主な発熱源となる、チップに形成されたデバイスを効率良く冷却することが可能となる。
また、半導体チップのデバイス面１０１Ａの中で、特に発熱量が大きい箇所（ホットスポット）の直下に流路２０３を形成することにより、さらに効率よく半導体チップを冷却することが可能となる。
また、上記の構造では、半導体チップ１０１とインターポーザー２０１の間で、実装のための電気的な接続と、半導体チップ１０１を冷却するための放熱の経路の一部を共通としていることも特徴である。すなわち、半導体チップの電気的な接続（実装）に用いる電極パッド１０２、バンプ１０３、および導電パターン２０２にかけての経路を、半導体チップ１０１の放熱の経路として用いている。このため、冷却構造と半導体チップとを接続するための接着剤や樹脂材料を必要とせず、半導体装置の構造が単純となるとともに、冷却効率が良好となっている。
上記の構造では、半導体チップの放熱経路は半導体チップの電気的な接続経路を一部兼ねるため、おもに金属材料で構成されることになる。電極パッド１０２は、例えば、ＡｌまたはＣｕなどの金属材料よりなる。また、電極パッド上には、Ｎｉ，Ａｕなどの電気的な接続を良好とするための層が形成されていてもよい。また、バンプ１０３は、例えば半田またはＡｕよりなる。バンプ１０３は、半田ボールを溶融することで形成することが可能であり、また、Ａｕよりなるボンディングワイヤを用いてワイヤボンディングにより形成してもよい。また、導電パターン２０２は、例えばＣｕにより形成される。導電パターン２０２上には、Ｎｉ，Ａｕなどの電気的な接続を良好とするための層が形成されていてもよい。
このように、上記の放熱経路（電極パッド１０２，バンプ１０３、導電パターン２０２など）は、電気接続に用いられる材料（おもに金属）を用いて形成されるため、熱伝導率が高く、半導体チップの冷却効率が良好となる。
また、電極パッド１０２は、半導体チップ１０１に形成される、おもな発熱源となるデバイス（図示せず）と接続される構造になっている。電極パッド１０２と当該デバイスとは、熱伝導率の大きい金属材料（例えばＣｕ）を主成分とする配線構造（多層配線構造、図示せず）によって接続される。このため、本実施例による半導体装置は、放熱の主な原因となるデバイス（論理回路など）を効率よく冷却する場合に好適な構造となっている。
また、上記の構成において、半導体チップ１０１とインターポーザー２０１との間に挿入されるアンダーフィル１０４の熱伝導率を高くし、さらに半導体チップ１０１の冷却効率が良好となるようにしてもよい。
一般的に、アンダーフィル１０４には、樹脂材料の硬さを調整するためのフィラーとよばれる微粒子が混合（添加）されている。上記のフィラーは、例えばシリカと呼ばれるＳｉＯ２を主成分とするものが広く用いられている。そこで、例えばシリカに換えて、熱伝導率が高い（例えば添加される対象である樹脂材料より高い）フィラーを用いることで、アンダーフィルの熱伝導率を大きくして、半導体チップ１０１の冷却効率を良好とすることができる。
例えば上記のフィラーとしては、Ａｕ，Ａｇ，Ｃｕ，Ａｌ，Ｎｉ，Ｃｒ，Ｃｏなどの、熱伝導率が大きい金属材料を用いることが可能である。しかし、フィラーとして金属材料を用いた場合には、樹脂材料に対する添加率によっては隣接する電気接続部（電極パッド１０２やバンプ１０３、導電パターン２０２など）を通電させてしまう懸念がある。
そのため、金属材料よりなるフィラーを用いる場合には、表面を絶縁材料（例えば樹脂材料など）で被覆されたものを用いると好適である。この場合、隣接する電気接続部の通電を防止しながらフィラー１０４の熱伝導率を向上させて、半導体チップ１０１の冷却効率を良好とすることができる。
また、上記の材料以外でも、例えば、Ａｌ２Ｏ３（アルミナ）、ＡｌＮ（窒化アルミニウム）、などよりなるフィラーを用いることが可能である。
また、インターポーザー２０１は、例えば、シリコン、ガラス、セラミック、表面を絶縁された（絶縁材料により被覆された）金属材料など様々な材料を用いて構成することが可能である。上記の材料の中でも、半導体チップ１０１を構成する主な材料と同じであるシリコンが特に好ましい。インターポーザー２０１がシリコンにより構成されると、インターポーザー２０１と半導体チップ１０１との熱膨張率の差が小さくなる。したがって、半導体チップ１０１とインターポーザー２０１の接続部分の断線や破損の懸念が小さくなって実装の信頼性が良好となり、好ましい。
また、シリコンは微細加工が容易であり、さらにはセラミックやガラスに比べて熱伝導率が大きく、半導体チップの冷却効率が良好となるため、好適である。
また、図２は、インターポーザー２０１に、断面形状が長方形（正方形）となる流路２０３を形成する場合の構成の一例を示す拡大図（断面図）である。例えば、インターポーザー２０１がシリコンよりなる場合、流路２０３は、幅Ｗ１が４０〜５００μｍ、高さＨ１が５０〜３００μｍ、隣接する流路のピッチＰ１が５０〜１０００μｍ程度に形成される。
また、図３は、インターポーザー２０１に、断面形状が台形となる流路２０３Ａを形成す場合の構成の一例を示す拡大図（断面図）である。例えば、インターポーザー２０１がシリコンよりなる場合、流路２０３Ａは、幅（長辺）Ｗ２が４０〜５００μｍ、高さＨ２が３０〜３００μｍ、隣接する流路のピッチＰ１が５０〜２０００μｍ程度に形成される。
なお、上記の数値は一例であり、本発明はこれらの数値に限定されるものではない。また、流路の断面形状は上記の形状に限定されず、様々に変形・変更してもよい。また、例えば冷媒の流路２０３（２０３Ａ）内での流れを制御する構造体を流路内に設けて、または流路に表面処理を施して、必要に応じて冷媒のレイノルズ数を制御し、冷却（熱交換）効率が良好となるようにしてもよい。
また、本発明は上記の構造に限定されず、例えば以下に示すように半導体装置を構成してもよい。
図４は、本発明の実施例２による半導体装置１００Ａを模式的に示した断面図である。ただし、以下の図中では、先に説明した部分には同一の符号を付し、説明を省略する場合がある（以下の実施例についても同様）。
本実施例による半導体装置１００Ａは、以下の点で実施例１による半導体装置１００と相違している。また、特に説明しない部分は実施例１（図１）に示した半導体装置１００と同様の構造を有しているものとする。
図４を参照するに、本実施例による半導体装置１００Ａは、インターポーザー２０１を貫通する貫通電極２０７を複数有していることが特徴である。また、半導体チップ１０１は、電極パッド１０２、バンプ１０３を介して貫通電極２０７に接続されている。
さらに、本実施例による半導体装置１００Ａは、インターポーザー２０１と積層される（インターポーザー２０１が実装される）基板３０１を有している。基板３０１のインターポーザー２０１に面する側には、例えばＣｕよりなる導電パターン３０２が形成されている。また、貫通電極２０７は、バンプ３０３を介して導電パターン３０２に接続されている。また、基板３０１の導電パターン３０２が形成された側の反対側には、例えば半田バンプよりなる外部接続端子が形成されており、外部接続端子３０４と導電パターン３０２とは、図示を省略する配線構造（例えば多層配線でもよい）により、電気的に接続された構造になっている。
上記の貫通電極２０７は、例えばＣｕより形成される。導電パターン３０２は、例えばＣｕにより形成される。導電パターン２０２上には、Ｎｉ，Ａｕなどの電気的な接続を良好とするための層が形成されていてもよい。また、バンプ３０３は、例えば半田またはＡｕよりなる。バンプ３０３は、半田ボールを溶融することで形成することが可能であり、また、Ａｕよりなるボンディングワイヤを用いてワイヤボンディングにより形成してもよい。
本実施例による半導体装置１００Ａでは、半導体チップ１０１（電極パッド１０２）に接続される貫通電極２０７が、流路により冷却されるインターポーザー２０１を貫通しているため、半導体チップ１０１の冷却効率が実施例１の場合に比べてさらに良好になっていることが特徴である。
また、上記の構造において、流路２０３が貫通電極２０７の間に形成される部分を含むと、半導体チップ１０１の冷却効率がさらに良好となり、好適である。例えば、複数形成される貫通電極２０７の各々の間を通るように流路２０３が形成されていると、複数の貫通電極２０７の近傍で冷媒による熱交換が行われるため、効率よく貫通電極２０７（半導体チップ１０１）を冷却することが可能となる。
また、本実施例による半導体装置１００Ａは、例えばボンディングワイヤによってインターポーザー２０１と基板３０１を接続する場合に比べて、半導体装置の小型化が容易となっている。
また、半導体チップ１０１を冷却するための冷媒が循環される流路は、インターポーザー２０１内のみならず、例えば、半導体チップ１０１の、インターポーザー２０１と接続される側の反対側に設けてもよい（上層流路）。また、この場合当該流路（上層流路）は、図５で後述するように半導体チップ１０１に設けても良く、また、図６で後述するように半導体チップの裏面に接合される冷却板に設けてもよい。
図５は、本発明の実施例３による半導体装置１００Ｂを模式的に示した断面図である。本実施例による半導体装置１００Ｂは、以下の点で実施例２（図４）による半導体装置１００Ａと相違している。また、特に説明しない部分は実施例２に示した半導体装置１００Ａと同様の構造を有しているものとする。
図５を参照するに、本実施例による半導体装置１００Ｂは、半導体チップ１０１の裏面１０１Ｂ側（デバイス面１０１Ａの反対側）に、冷媒が循環される流路（上層流路）１０５が形成されていることが特徴である。また、流路１０５は、半導体チップ１０１に接合される蓋部１０５によって、チャネル状の開口部が塞がれた構造になっている。
本実施例による半導体装置１００Ｂにおいては、半導体チップ１０１が、インターポーザー２０１によってデバイス面１０１Ａ側から冷却されるとともに、流路１０５によって裏面１０１Ｂ側からも冷却されている。このため、半導体チップ１０１の冷却量がさらに大きくなっている。
また、図６は、本発明の実施例４による半導体装置１００Ｃを模式的に示した断面図である。本実施例による半導体装置１００Ｃは、以下の点で実施例２による半導体装置１００Ａと相違している。また、特に説明しない部分は実施例２（図４）に示した半導体装置１００Ａと同様の構造を有しているものとする。
図６を参照するに、本実施例による半導体装置１００Ｃは、半導体チップ１０１の裏面１０１Ｂ側（デバイス面１０１Ａの反対側）に、冷媒が循環される流路（上層流路）１０８が形成された冷却板１０７が接合されていることが特徴である。また、冷却板１０７上には、空冷による冷却効率を良好とするための複数の放熱板１０９が設置されている。
本実施例による半導体装置１００Ｂにおいては、半導体チップ１０１が、インターポーザー２０１によってデバイス面１０１Ａ側から冷却されるとともに、流路１０８（冷却板１０７）によって裏面１０１Ｂ側からも冷却されている。このため、半導体チップ１０１の冷却量がさらに大きくなっている。
また、図７は、本発明の実施例５による半導体装置１００Ｄを模式的に示した断面図である。本実施例による半導体装置１００Ｄは、以下の点で実施例４による半導体装置１００Ｃと相違している。また、特に説明しない部分は実施例４（図６）に示した半導体装置１００Ｃと同様の構造を有しているものとする。
図５を参照するに、本実施例による半導体装置１００Ｄは、冷却板１０７上に、放熱板１０９を介してさらに別の冷却板１１０が積層されていることが特徴である。冷却板１１０の内部には、冷媒が循環される流路（最上層流路）１１１が形成されている。
すなわち、本実施例による半導体装置１００Ｄにおいては、流路（上層流路）１０８が形成された冷却板１０７と、流路（最上層流路）１１１が形成された冷却板１１０とが、放熱板１０９を介して積層された構造になっている。また、さらに、冷却板１１０上には、空冷による冷却効率を良好とするための空冷ファン１１２が設置されている。
上記の冷却板１１０と空冷ファン１１２が設置されたことで、本実施例による半導体装置１００Ｄにおいては、実施例４による半導体装置１００Ｃに比べて半導体チップ１０１の冷却量がさらに大きくなっている。
また、流路２０３，１０８，１１１に冷媒を供給する（循環させる）場合には、例えば一例として、流路２０３，１０８，１１１を直列に接続してもよい。例えば、流路２０３（供給配管２０６Ａ）と流路１０８とを配管１０７Ａで接続し、さらに流路１０８と流路１１１を配管１１０Ｂで接続すればよい。また、流路１１１に冷媒を供給する場合には、流路１１１に接続された配管１１０Ａから行うようにすればよい。例えば、流路１１１に供給された冷媒は流路１０８へと循環され、さらに当該冷媒は流路１０８からインターポーザー側の流路２０３へと循環される。
上記のようにインターポーザー側に形成された流路と、半導体チップ側に形成された流路（必要に応じて積層された複数の各々の流路）を直列に接続して冷媒を循環させる構造とすることで、冷媒を循環させる構造（配管）を単純な構成とすることが可能となる。
なお、図５、図６に示した半導体装置１００Ｂ、１００Ｃについては、半導体チップ側に形成された流路１０５，１０８の冷媒の供給部、排出部の図示を省略しているが、本実施例と同様にインターポーザー側の流路２０３と直列に接続してもよい。また、半導体チップ側とインターポーザー側のそれぞれの流路に、別個に冷媒が供給される構造としてもよい。
また、図８は、本発明の実施例６による半導体装置１００Ｅを模式的に示した断面図である。本実施例による半導体装置１００Ｅは、以下の点で実施例２による半導体装置１００Ａと相違している。また、特に説明しない部分は実施例２（図４）に示した半導体装置１００Ａと同様の構造を有しているものとする。
図８を参照するに、本実施例による半導体装置１００Ｅは、基板３０１に、冷媒を循環させるための流路（下層流路）３０５Ａ，３０５Ｂが形成されていることが特徴である。
上記の構成において、インターポーザー２０１に形成される流路２０３と、基板３０１に形成される流路３０５Ａ，３０５Ｂとがそれぞれ直列に接続されて冷媒が循環される構造としてもよい。
このため、例えば、インターポーザー２０１に形成される供給口２０４Ａと排出口２０４Ｂ（継ぎ手部品２０５Ａ，２０５Ｂ）とが、基板３０１に面する側に形成されていると、流路の接続が容易となり、好適である。この場合、継ぎ手部品２０５Ａを介して流路２０３が流路３０５Ａに、継ぎ手部品３０５Ｂを介して流路２０３が流路３０５Ｂにそれぞれ接続される。
また、基板３０１のインターポーザー２０１が実装（積層）される面には、流路３０５Ａに冷媒を供給する配管３０７Ａが継ぎ手部品３０６Ａを介して接続され、また、同様に、流路３０５Ｂから冷媒が排出される配管３０７Ｂが継ぎ手部品３０６Ｂを介して接続されている。
本実施例による半導体装置１００Ｅにおいては、冷媒によってインターポーザー２０１とともに、基板３０１を冷却することが可能となっている。
例えば、インターポーザー２０１に加えて基板３０１が冷却されると、冷却される部分の体積が大きくなり、冷却される部分の熱容量が大きくなる。このため、例えば半導体チップ１０１の急激な発熱に対しても速やかな冷却を行うことが可能となり、さらに基板３０１、インターポーザー２０１を含めた全体の構成の温度変動幅が小さくなる。
このため、半導体チップやインターポーザー、もしくは基板などの反りや膨張による断線や破損の懸念が小さくなり、半導体装置の信頼性が良好となる効果を奏する。
また、図９は、本発明の実施例７による半導体装置１００Ｆを模式的に示した断面図である。本実施例による半導体装置１００Ｆは、以下の点で実施例６による半導体装置１００Ｅと相違している。また、特に説明しない部分は実施例６（図８）に示した半導体装置１００Ｅと同様の構造を有しているものとする。
図９を参照するに、本実施例による半導体装置１００Ｆは、基板３０１が実装（積層）されるマザーボード４０１をさらに有し、マザーボード４０１には、冷媒を循環させるための流路（最下層流路）４０２Ａ，４０２Ｂが形成されていることが特徴である。
上記の構成において、基板３０１に形成される流路３０５Ａ，３０５Ｂと、マザーボード４０１に形成される流路４０２Ａ，４０２Ｂとがそれぞれ直列に接続されて冷媒が循環される構造としてもよい。
このため、例えば、基板３０１に形成される流路３０５Ａとマザーボード４０１に形成される流路４０２Ａとは、継ぎ手部品３０６Ａを介して接続される構造になっている。同様に、基板３０１に形成される流路３０５Ｂとマザーボード４０１に形成される流路４０２Ｂとは、継ぎ手部品３０６Ｂを介して接続される構造になっている。
また、マザーボード４０１の基板３０１が実装（積層）される面には、流路４０２Ａに冷媒を供給する配管４０４Ａが継ぎ手部品４０３Ａを介して接続され、また、同様に、流路４０２Ｂから冷媒が排出される配管４０４Ｂが継ぎ手部品４０３Ｂを介して接続されている。
本実施例による半導体装置１００Ｆにおいては、実施例６（図８）による半導体装置１００Ｅに比べて、さらに冷却される部分の体積が大きくなり、冷却される部分の熱容量がさらに大きくなっている。このため、例えば半導体チップ１０１の急激な発熱に対しても速やかな冷却を行うことが可能となり、また、半導体装置の信頼性がさらに良好となっている。
以上、本発明を好ましい実施例について説明したが、本発明は上記の特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
例えば、インターポーザー２０１に実装される半導体チップは１個に限定されるものではなく、インターポーザー２０１には複数の半導体チップが実装されていてもよい。例えば、インターポーザー２０１には、スタックされた複数の半導体チップが実装されていてもよい。また、インターポーザー２０１、基板３０１、またはマザーボード４０１には、他の半導体チップや電子部品（例えば受動素子など）が実装されていてもよい。
本発明によれば、半導体チップが実装されてなる半導体装置の冷却効率を良好とすることが可能となる。
実施例１による半導体装置を示す図である。 図１の半導体装置の流路の構成例（その１）である。 図１の半導体装置の流路の構成例（その２）である。 実施例２による半導体装置を示す図である。 実施例３による半導体装置を示す図である。 実施例４による半導体装置を示す図である。 実施例５による半導体装置を示す図である。 実施例６による半導体装置を示す図である。 実施例７による半導体装置を示す図である。
符号の説明
１００，１００Ａ，１００Ｂ，１００Ｃ，１００Ｄ，１００Ｅ，１００Ｆ 半導体装置
１０１ 半導体チップ
１０２ 電極パッド
１０３，３０３ バンプ
１０４ アンダーフィル
１０６ 蓋部
１０７，１１０ 冷却板
１０９ 放熱板
１１２ 空冷ファン
２０１ インターポーザー
２０２，３０２ 導電パターン
１０５，１０８，１１１，２０３、３０５Ａ，３０５Ｂ，４０２Ａ，４０２Ｂ 流路
２０４Ａ 供給口
２０４Ｂ 排出口
２０５Ａ，２０５Ｂ，３０６Ａ，３０６Ｂ，４０３Ａ，４０３Ｂ 継ぎ手部品
１０７Ａ，１１０Ａ，１１０Ｂ，２０６Ａ，２０６Ｂ，３０７Ａ，３０７Ｂ，４０４Ａ，４０４Ｂ 配管
３０１ 基板
３０４ 外部接続端子
４０１ マザーボード

Claims (8)

  1. デバイス面側に電極パッドが形成された半導体チップと、
    前記半導体チップが前記電極パッドによってフリップチップ実装されるインターボーザーと、を有し、
    前記インターポーザーには前記半導体チップを冷却するための冷媒を循環させる流路が形成されていることを特徴とする半導体装置。
  2. 前記半導体チップと前記インターポーザーの間には樹脂材料が挿入され、該樹脂材料には、表面が絶縁材料で被覆された金属材料よりなるフィラーが含まれていることを特徴とする請求項１記載の半導体装置。
  3. 前記電極パッドに接続されるとともに、前記インターポーザーを貫通する貫通電極を有し、前記流路は前記貫通電極の間に形成される部分を含むことを特徴とする請求項１または２記載の半導体装置。
  4. 前記半導体チップの前記インターポーザーと接続される側の反対側に、前記半導体チップを冷却するための冷媒を循環させる上層流路が形成されていることを特徴とする請求項１乃至３のいずれか１項記載の半導体装置。
  5. 前記流路と前記上層流路とは直列に接続されて前記冷媒が循環されることを特徴とする請求項４記載の半導体装置。
  6. 前記インターポーザーと積層される基板を備え、
    前記基板には、前記流路と接続されて前記媒体が循環される下層流路が形成されていることを特徴とする請求項１乃至５のいずれか１項記載の半導体装置。
  7. 前記インターポーザーの前記基板に面する側には、前記流路に前記冷媒を供給する供給口と、前記流路から前記冷媒を排出する排出口とが形成され、前記供給口と前記排出口が、それぞれ前記下層流路と接続されることを特徴とする請求項６記載の半導体装置。
  8. 前記基板が実装されるマザーボードを備え、
    前記マザーボードには、前記下層流路と接続されて前記媒体が循環される最下層流路が形成されていることを特徴とする請求項６または７記載の半導体装置。
JP2006343227A 2006-12-20 2006-12-20 半導体装置 Pending JP2008159619A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006343227A JP2008159619A (ja) 2006-12-20 2006-12-20 半導体装置
US11/958,943 US20080150162A1 (en) 2006-12-20 2007-12-18 Semiconductor device
EP07024822A EP1936685A3 (en) 2006-12-20 2007-12-20 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006343227A JP2008159619A (ja) 2006-12-20 2006-12-20 半導体装置

Publications (1)

Publication Number Publication Date
JP2008159619A true JP2008159619A (ja) 2008-07-10

Family

ID=39284276

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006343227A Pending JP2008159619A (ja) 2006-12-20 2006-12-20 半導体装置

Country Status (3)

Country Link
US (1) US20080150162A1 (ja)
EP (1) EP1936685A3 (ja)
JP (1) JP2008159619A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008205250A (ja) * 2007-02-21 2008-09-04 Fujitsu Ltd 冷却板および電子装置
JP2012089642A (ja) * 2010-10-19 2012-05-10 Fujitsu Ltd 電子装置、半導体装置、サーマルインターポーザ及びその製造方法
JP2014509448A (ja) * 2011-01-14 2014-04-17 インターナショナル・ビジネス・マシーンズ・コーポレーション 可逆接着性熱界面材料
JP2014236198A (ja) * 2013-06-05 2014-12-15 新光電気工業株式会社 冷却装置及び半導体装置
JP2015008169A (ja) * 2013-06-24 2015-01-15 新光電気工業株式会社 冷却装置、冷却装置の製造方法及び半導体装置
JP2015233099A (ja) * 2014-06-10 2015-12-24 国立研究開発法人産業技術総合研究所 半導体装置、インターポーザ及びその製造方法
JP2016174501A (ja) * 2015-03-18 2016-09-29 日産自動車株式会社 回転電機構造
JP2016220391A (ja) * 2015-05-20 2016-12-22 日産自動車株式会社 機電一体型回転電機
WO2019146212A1 (ja) * 2018-01-25 2019-08-01 ソフトバンク株式会社 三次元積層集積回路の冷媒による冷却方式と、それを用いた三次元積層集積回路
JP2019207990A (ja) * 2018-05-30 2019-12-05 富士電機株式会社 半導体装置、冷却モジュール、電力変換装置及び電動車両

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010050087A1 (ja) * 2008-10-31 2010-05-06 パナソニック株式会社 積層型半導体装置及びその製造方法
JP5085788B2 (ja) * 2009-10-23 2012-11-28 株式会社フジクラ デバイス実装構造
US20140254120A1 (en) * 2009-10-23 2014-09-11 Fujikura Ltd. Device packaging structure and device packaging method
CN105376988B (zh) * 2014-08-26 2020-04-10 奇鋐科技股份有限公司 移动设备散热结构
US10763186B2 (en) * 2018-12-31 2020-09-01 Micron Technology, Inc. Package cooling by coil cavity
SE543734C2 (en) * 2019-03-11 2021-07-06 Apr Tech Ab Cooling of electronic components with an electrohydrodynamic flow unit
WO2021022150A1 (en) * 2019-07-31 2021-02-04 Nootens Stephen P Aluminum nitride multilayer power module interposer and method
CN111081655B (zh) * 2019-12-19 2021-10-22 青岛歌尔智能传感器有限公司 电子封装结构及其制作方法
US11915997B2 (en) 2020-06-24 2024-02-27 Micron Technology, Inc. Thermal management of GPU-HBM package by microchannel integrated substrate
US11410910B2 (en) 2020-07-30 2022-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Packaged semiconductor device including liquid-cooled lid and methods of forming the same
US20220399249A1 (en) * 2021-06-14 2022-12-15 Intel Corporation Liquid cooled interposer for integrated circuit stack

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5016090A (en) * 1990-03-21 1991-05-14 International Business Machines Corporation Cross-hatch flow distribution and applications thereof
US6219237B1 (en) * 1998-08-31 2001-04-17 Micron Technology, Inc. Structure and method for an electronic assembly
US6303992B1 (en) * 1999-07-06 2001-10-16 Visteon Global Technologies, Inc. Interposer for mounting semiconductor dice on substrates
JP3815239B2 (ja) * 2001-03-13 2006-08-30 日本電気株式会社 半導体素子の実装構造及びプリント配線基板
US7323360B2 (en) * 2001-10-26 2008-01-29 Intel Corporation Electronic assemblies with filled no-flow underfill
US7180179B2 (en) * 2004-06-18 2007-02-20 International Business Machines Corporation Thermal interposer for thermal management of semiconductor devices
US7432592B2 (en) * 2005-10-13 2008-10-07 Intel Corporation Integrated micro-channels for 3D through silicon architectures
JP2008160019A (ja) * 2006-12-26 2008-07-10 Shinko Electric Ind Co Ltd 電子部品

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008205250A (ja) * 2007-02-21 2008-09-04 Fujitsu Ltd 冷却板および電子装置
JP2012089642A (ja) * 2010-10-19 2012-05-10 Fujitsu Ltd 電子装置、半導体装置、サーマルインターポーザ及びその製造方法
JP2014509448A (ja) * 2011-01-14 2014-04-17 インターナショナル・ビジネス・マシーンズ・コーポレーション 可逆接着性熱界面材料
US9591742B2 (en) 2013-06-05 2017-03-07 Shinko Electric Industries Co., Ltd. Interposer and semiconductor device including the same
JP2014236198A (ja) * 2013-06-05 2014-12-15 新光電気工業株式会社 冷却装置及び半導体装置
JP2015008169A (ja) * 2013-06-24 2015-01-15 新光電気工業株式会社 冷却装置、冷却装置の製造方法及び半導体装置
US9646924B2 (en) 2013-06-24 2017-05-09 Shinko Electric Industries Co., Ltd. Interposer, method for manufacturing interposer, and semiconductor device
JP2015233099A (ja) * 2014-06-10 2015-12-24 国立研究開発法人産業技術総合研究所 半導体装置、インターポーザ及びその製造方法
JP2016174501A (ja) * 2015-03-18 2016-09-29 日産自動車株式会社 回転電機構造
JP2016220391A (ja) * 2015-05-20 2016-12-22 日産自動車株式会社 機電一体型回転電機
WO2019146212A1 (ja) * 2018-01-25 2019-08-01 ソフトバンク株式会社 三次元積層集積回路の冷媒による冷却方式と、それを用いた三次元積層集積回路
WO2019146180A1 (ja) * 2018-01-25 2019-08-01 ソフトバンク株式会社 三次元積層集積回路の冷媒による冷却方式と、それを用いた三次元積層集積回路
WO2019146724A1 (ja) * 2018-01-25 2019-08-01 ソフトバンク株式会社 中央演算装置、ｇｐｇｐｕ、メモリーを含む三次元積層集積回路の冷媒による冷却方式と、それを用いた三次元積層集積回路と、給電方式
JPWO2019146724A1 (ja) * 2018-01-25 2020-02-06 ソフトバンク株式会社 三次元積層集積回路
US11244887B2 (en) 2018-01-25 2022-02-08 Softbank Corp. Three-dimensional laminated integrated circuit
JP2019207990A (ja) * 2018-05-30 2019-12-05 富士電機株式会社 半導体装置、冷却モジュール、電力変換装置及び電動車両
JP7159620B2 (ja) 2018-05-30 2022-10-25 富士電機株式会社 半導体装置、冷却モジュール、電力変換装置及び電動車両

Also Published As

Publication number Publication date
EP1936685A3 (en) 2010-07-21
EP1936685A2 (en) 2008-06-25
US20080150162A1 (en) 2008-06-26

Similar Documents

Publication Publication Date Title
JP2008159619A (ja) 半導体装置
JP3815239B2 (ja) 半導体素子の実装構造及びプリント配線基板
JP5128951B2 (ja) ヒートシンクモジュール及びその製造方法
US8358000B2 (en) Double side cooled power module with power overlay
EP1848035B1 (en) Semiconductor device with integrated heat spreader
TWI305064B (en) Thermoelectric module
TWI757554B (zh) 半導體封裝裝置
JP2008177241A (ja) 半導体パッケージ
TW201421622A (zh) 熱交換器以及半導體模組
US20050258550A1 (en) Circuit board and semiconductor device using the same
US20130068509A1 (en) Method and apparatus for connecting inlaid chip into printed circuit board
US9607924B2 (en) Power semiconductor module and method for cooling power semiconductor module
JP3452011B2 (ja) 半導体装置
US20080218965A1 (en) Electronic device, package having the same, and electronic apparatus
US9839159B1 (en) Dispense pattern for thermal interface material for a high aspect ratio thermal interface
JP2008004688A (ja) 半導体パッケージ
JP2007281043A (ja) 半導体装置
KR20230009737A (ko) 세라믹 기판 및 그 제조방법
JP3818310B2 (ja) 多層基板
JP2002141436A (ja) 半導体装置及びその製造方法
JP2009117489A (ja) 半導体素子パッケージ及び実装基板
JP2009152284A (ja) 配線基板
KR102297283B1 (ko) 열전 모듈을 갖는 기판 및 이를 이용한 반도체 패키지
JPH05114665A (ja) 放熱性基板
JPH11265962A (ja) 半導体素子用パッケージ