JP5085788B2 - デバイス実装構造 - Google Patents

デバイス実装構造 Download PDF

Info

Publication number
JP5085788B2
JP5085788B2 JP2011518612A JP2011518612A JP5085788B2 JP 5085788 B2 JP5085788 B2 JP 5085788B2 JP 2011518612 A JP2011518612 A JP 2011518612A JP 2011518612 A JP2011518612 A JP 2011518612A JP 5085788 B2 JP5085788 B2 JP 5085788B2
Authority
JP
Japan
Prior art keywords
substrate
main surface
wiring
hole
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011518612A
Other languages
English (en)
Other versions
JPWO2011048858A1 (ja
Inventor
敏 山本
裕之 平野
孝直 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2011518612A priority Critical patent/JP5085788B2/ja
Application granted granted Critical
Publication of JP5085788B2 publication Critical patent/JP5085788B2/ja
Publication of JPWO2011048858A1 publication Critical patent/JPWO2011048858A1/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09836—Oblique hole, via or bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本発明は、基板を貫通する貫通配線を有する貫通配線基板の両面にデバイスを実装するためのデバイス実装構造に関する。
本願は、２００９年１０月２３日に、日本に出願された特願２００９−２４４３９６号に基づき優先権を主張し、その内容をここに援用する。
従来、基板の両面にそれぞれ実装されたデバイス同士を電気的に接続する方法として、基板を貫通する貫通配線を設ける方法がよく用いられている。
基板の主面と垂直な方向に形成されている従来の貫通配線を備えた貫通配線基板では、複数の基板を積層配置した場合に、接合外力によるダメージによって貫通配線電極の抜け落ちや界面の剥離が起こることがある。
この問題を解決するために、基板の主面と垂直な方向に対して傾けて形成されている貫通配線を備えた貫通配線基板が特許文献１に開示されている。
また、基板の両面に実装されるデバイスの種類が互いに異なる場合、デバイスごとに必要な電極の配置が異なる。このため、その差異を解消するための表面配線を用いることがある。しかしながら、基板の主面に表面配線を設ける場合、主面における表面配線の占有面積が増大する。また、配線同士が短絡したり配線を流れる電気信号が干渉したりするのを避けるため、配線同士の間には所定の間隔（スペース）を設ける必要がある。その結果、基板上におけるデバイス配置の設計自由度が小さいという問題がある。また、配線長が長いと、信号遅延が発生したり、高周波特性が劣化したりする場合がある等の問題もある。
さらに、各デバイスが基板と対向する面に有する電極の数が多い場合、上記のような表面配線だけでは対応できない。この場合、配線層を多層にし、各層を層間ビアで接続した多層配線構造にする必要がある。そのため、多層配線にすることによる配線長の増大、及びそれに伴う高周波特性の劣化等の問題が発生し、また、基板作製プロセスも煩雑になる。
日本国特許第３８９６０３８号公報
貫通配線基板の両主面に実装されたデバイスが互いに異なる電極配置を有するデバイスであり、電極が高密度に配置されている場合、該貫通配線基板に配された貫通配線が両主面に有する開口部は高い位置精度で設けられることが要求される。
しかしながら、基板の主面と垂直な方向に対して傾けて形成されている貫通配線を備えた貫通配線基板では、高い位置精度で前記開口部を設けることが困難なことがある。例えば、図１９に示すように、貫通配線基板の製造に用いる基板の元の厚さにばらつきがある場合や、該基板の研磨工程における加工精度による厚さのばらつきが生じた場合に、貫通配線基板の厚みが当初の設計した厚さＴ１ではなく、厚さＴ２又は厚さＴ３となることがある。このとき、当該貫通配線の基板の幅方向の長さは、当初の設計した長さＬ１ではなく、長さＬ２又は長さＬ３となってしまう。この場合、図１９に示す主面１１２において、複数の貫通配線による複数の開口部１１５の相対的な位置関係もずれてしまう。この結果、該主面１１２に実装すべきデバイスの電極配置と、それに接続すべき該主面１１２に設けられた開口部１１５の配置とが、許容範囲以上にずれてしまうことがある。
本発明は、上記事情に鑑みてなされたものであり、電極が高密度かつ異なるレイアウトで配置されたデバイスに対して、多層配線構造にすることなく、貫通配線基板の両面に実装したデバイスの電極同士を自由自在に精度良く接続することができるデバイス実装構造の提供を課題とする。また、本発明は、該貫通配線基板の製造に用いる基板の元の厚さにばらつきがある場合や、該基板の研磨工程における加工精度による厚さのばらつきが生じた場合でも、該接続を自由自在に精度良く且つ歩留まり良く実施することが可能なデバイス実装方法の提供を課題とする。
前記課題を解決するため、本発明は以下を採用している。すなわち、本発明の第一の態様に係るデバイス実装構造は、基板に形成された貫通孔に導体を充填又は成膜した貫通配線を有する貫通配線基板と、前記基板の一方の主面側に配置された第１のデバイスと、前記基板の他方の主面側に配置された第２のデバイスとを備え、前記第１のデバイスの電極と前記第２のデバイスの電極とが前記貫通配線を介して電気的に接続されているデバイス実装構造であって、前記第１のデバイスおよび前記第２のデバイスは、電極配置が互いに異なり、前記貫通配線が形成される前記貫通孔は、前記一方の主面側において前記第１のデバイスの電極と対向する位置に開口した第１の開口部と、前記他方の主面側において前記第２のデバイスの電極と対向する位置に開口した第２の開口部とを有し、前記貫通配線の一端は全て、前記第１のデバイスの複数の電極のうちいずれかの電極と電気的に接続されており、前記貫通配線の他端は全て、前記第２のデバイスの複数の電極のうちいずれかの電極と電気的に接続されており、前記第１のデバイスの複数の電極と前記第２のデバイスの複数の電極とが、複数の前記貫通配線を介して電気的に接続されており、かつ、複数の前記貫通配線の全ての端部が、前記第１のデバイスおよび前記第２のデバイスの複数の電極と整合する位置をなし、複数の前記貫通配線をなす各々の前記貫通孔は、屈曲部と、前記屈曲部から前記一方の主面及び前記他方の主面のうち少なくとも片方の主面に対して垂直に揃って開口し、前記基板の厚みの見込まれる変動の大きさよりも長い直線部分と、前記屈曲部から他の片方の主面に対して傾いて延びる部分と、を有する。
前記基板は単体であってもよい。
前記直線部分に充填又は成膜された導体と、前記傾いて延びた部分に充填又は成膜される導体とは、一体であってもよい。
また、前記基板には、さらに冷却用流体の流路が設けられていてもよい。
本発明のデバイス実装構造によれば、貫通配線基板の両面に実装したデバイスの電極同士が、表面配線を介することなく電気的に接続されるので、電極が高密度に配置された小型のデバイスであっても自由自在に接続され得る。また、貫通配線基板の両面に実装したデバイスの高密度に配置された電極同士が自由自在に接続される際、該貫通配線基板の製造に用いる基板の元の厚さにばらつきがある場合や、該基板の研磨工程における加工精度による厚さのばらつきが生じた場合でも、該貫通配線基板の主面に設けられた開口部の位置は変動しない。この結果、該接続が精度良く、確実に行われる。
本発明のデバイス実装方法によれば、貫通配線基板の両面に実装したデバイスの電極同士を、表面配線を介することなく電気的に接続することができるので、電極が高密度に配置された小型のデバイスであっても自由自在に接続することが可能になる。また、貫通配線基板の両面に実装したデバイスの高密度に配置された電極同士を自由自在に接続する際、該貫通配線基板の製造に用いる基板の元の厚さにばらつきがある場合や、該基板の研磨工程における加工精度による厚さのばらつきが生じた場合でも、該貫通配線基板の主面に設けられた開口部の位置は変動しない。この結果、該接続を精度良く、かつ歩留まり良く実施することが可能になる。
また、本発明のデバイス実装方法において、前記工程Ｃ１、Ｃ２、Ｃ３、若しくはＣ４の後に、又は前記工程Ｄ１、Ｄ２、Ｄ３、若しくはＤ４の後に、又は前記工程Ｅ１、Ｅ２、Ｅ３、若しくはＥ４の後に、前記直線部が設けられた一方の主面を物理的又は化学的手段を用いて削り、前記基板の厚みを薄くすることによって、製造される貫通配線基板の厚みを適宜調整できる。ここで、前記工程Ｃ１、Ｄ１、Ｅ１、及びＥ２の後に削った場合には、その後の前記工程Ｃ２、Ｄ２、及びＥ３におけるエッチング処理等の時間と、前記工程Ｃ３、Ｄ４、及びＥ４における導体の成膜又は充填等の処理時間とを短くすることができる。さらに、前記工程Ｃ３、Ｄ４、及びＥ４における導体の使用量を減らすことができる。前記工程Ｃ２、Ｄ２、Ｄ３、及びＥ３の後に削った場合には、その後の前記工程Ｃ３、Ｄ４、及びＥ４における導体の成膜又は充填等の処理時間を短くすることができる。さらに、前記工程Ｃ３、Ｄ４、及びＥ４における導体の使用量を減らすことができる。
さらに、前記工程Ｃ３若しくはＣ４の後に、又は前記工程Ｄ４の後に、又は前記工程Ｅ４の後に、前記直線部が設けられた側の主面を物理的又は化学的手段を用いて削ることによって、該主面に露出した貫通配線をなす導体を、該主面と共に平坦化することができる。
また、本発明のデバイス実装方法において、さらに、前記工程Ｃ６、前記工程Ｄ６、又は前記工程Ｅ６を有することにより、該貫通孔に流路を形成することができる。
本発明の一形態例に係るデバイス実装構造を示す平面図である。 図１ＡのＡ−Ａ線に沿う断面図である。 図１Ａ及び１Ｂに示すデバイス実装構造に用いられる貫通配線基板の平面図である。 図２ＡのＢ−Ｂ線に沿う断面図である。 図２Ａ及び２Ｂに示す貫通配線基板の斜視図である。 本発明の第１形態に係るデバイス実装方法の基板に貫通孔及び貫通配線を形成する工程の最初の段階を示す断面図である。 図４Ａに続く段階を示す断面図である。 図４Ｂに続く段階を示す断面図である。 図４Ｃに続く段階を示す断面図である。 本発明の第２形態に係るデバイス実装方法の基板に貫通孔及び貫通配線を形成する工程の最初の段階を示す断面図である。 図５Ａに続く段階を示す断面図である。 図５Ｂに続く段階を示す断面図である。 図５Ｃに続く段階を示す断面図である。 本発明の第３形態に係るデバイス実装方法の基板に貫通孔及び貫通配線を形成する工程の最初の段階を示す断面図である。 図６Ａに続く段階を示す断面図である。 図６Ｂに続く段階を示す断面図である。 図６Ｃに続く段階を示す断面図である。 同形態例の第１変形例に係るデバイス実装構造を示す平面図である。 図７ＡのＡ−Ａ線に沿う断面図である。 同形態例の第２変形例に係るデバイス実装構造を示す平面図である。 図８ＡのＣ−Ｃ線に沿う断面図である。 同形態例の第３変形例に係るデバイス実装構造を示す平面図である。 図９ＡのＤ−Ｄ線に沿う断面図である。 同形態例の第４変形例に係るデバイス実装構造を示す平面図である。 図１０ＡのＥ−Ｅ線に沿う断面図である。 図１０Ａ及び１０Ｂに示すデバイス実装構造の左下４分の１の部分における電極の接続関係を模式的に示す部分平面図である。 本発明に係るデバイス実装構造にバンプを設けた一例を示す断面図である。 本発明に係るデバイス実装構造にモールド樹脂層を設けた一例を示す断面図である。 本発明に係るデバイス実装構造にキャビティー付き保護部材を設けた一例を示す断面図である。 流路を有する貫通配線基板の第１例を示す平面図である。 図１５ＡのＩ−Ｉ線に沿う断面図である。 図１５ＡのＪ−Ｊ線に沿う断面図である。 流路を有する貫通配線基板の第２例を示す平面図である。 図１６ＡのＫ−Ｋ線に沿う断面図である。 図１６ＡのＬ−Ｌ線に沿う断面図である。 流路を有する貫通配線基板の第３例を示す平面図である。 図１７ＡのＭ−Ｍ線に沿う断面図である。 図１７ＡのＮ−Ｎ線に沿う断面図である。 流路として用いられる貫通孔を有する貫通配線基板の製造方法の最初の段階を示す断面図である。 図１８Ａに続く段階を示す断面図である。 図１８Ｂに続く段階を示す断面図である。 図１８Ｃに続く段階を示す断面図である。 図１８Ｄに続く段階を示す断面図である。 図１８Ｅに続く段階を示す断面図である。 従来の貫通配線基板における貫通配線の断面図である。
以下、本発明の好適な実施の形態を、図面を参照して説明する。
図１Ａ〜３に本発明の一形態例に係るデバイス実装構造を示す。このデバイス実装構造は、単体の基板１０と、この基板１０の一方の主面（以下「第１主面」という。）１１から他方の主面（以下「第２主面」という。）１２に向けて基板１０を貫通する複数の貫通孔１３の内部に形成された貫通配線１６とを有する貫通配線基板１９と；複数の電極３を有してかつ、これら電極３が第１主面１１に対向するように配置された第１のデバイス１と；第１のデバイス１の各電極３の配置とは配置が異なる複数の電極４を有してかつ、これら電極４が第２主面に対向するように配置された第２のデバイス２と；を備え、各貫通孔１３は、第１主面１１の、第１のデバイス１の電極３と対応する位置に設けられた第１の導通部２１４と、第２主面１２の、第２のデバイス２の電極４と対向する位置に設けられた第２の導通部２１５とを有し、第１のデバイス１の各電極３は、第１の導通部２１４に電気的に接続され、第２のデバイス２の各電極４は、第２の導通部２１５に電気的に接続されている。
また、貫通配線１６となる貫通孔１３は、屈曲部４１を有し、開口部１５から屈曲部４１まで延びた直線部分４１ａと、屈曲部４１から開口部１４まで延びた、第１主面１１及び第２主面１２に対して傾いて延びた部分とからなる。直線部分４１ａは、第２主面１２に対して垂直な方向、すなわち基板１０の厚み方向、に延びている。また、屈曲部４１は、第２主面１２からｔ０の深さに位置する。すなわち、直線部分４１ａの長さはｔ０である。
貫通孔１３は、屈曲部４１から見て第１主面１１及び第２主面のうち少なくとも片方の主面に対して、垂直に揃って開口する直線部分４１ａと、屈曲部４１から第１主面１１及び第２主面１２のうち他の片方の同一主面に対して傾いて延びる部分とを有する。
なお、垂直に延びて開口する直線部分４１ａに充填又は成膜された導体と、傾いて延びた部分に充填又は成膜される導体とは、一体である。
貫通配線基板１９により、第１のデバイス１の複数の電極３と第２のデバイス２の複数の電極４とが、複数の貫通配線１６を介して電気的に接続されており、かつ、複数の貫通配線１６の全ての端部が、電極３および４と整合する位置をなしている。これらの電極３，４間を貫通配線１６によりできるだけ短くつなぐためには、ｔ０ができるだけ短い方が好ましい。さらに、屈曲部４１と開口部１４との間（第１主面１１及び第２主面１２に対して傾いて延びた部分）が、直線形成を有することが好ましい。
屈曲部４１の形状は、基板の厚み方向に沿った断面の形状が角を有するものであってもよく、角を有さない略円弧状のものであってもよい。
上述したように、t０の長さはできるだけ短い方が好ましい。t０の長さは、ロットごとに生じ得る元の基板厚さのばらつきや、貫通配線基板１９の製造工程において発生し得る基板１０の厚みの加工ばらつきを考慮し、必ず直線部分４１aが設けられるように適宜設計される。
＜デバイス実装方法の第一形態＞
以下に、本発明のデバイス実装方法の第一形態を図４Ａ〜４Ｄを示して説明する。図４Ａ〜４Ｄは、基板１０に貫通配線１６を形成する方法の一例を示す断面図である。
まず、図４Ａに示すように、後述するレーザー法等により、後に貫通孔１３となる領域に改質部４３を形成する（工程Ｃ１）。改質部４３の一端は、後に貫通孔１３の開口部１４となる。改質部４３の他端は基板１０に内在し、基板１０の第２主面１２側に位置しており、後に第２主面１２の研磨工程（工程Ｃ４）を経て貫通孔１３の開口部１５となる。
改質部４３は屈曲部４１を有し、該他端から屈曲部４１まで延びた直線部分４１ａと、屈曲部４１から該一端まで延びた、第１主面１１及び第２主面１２に対して傾いて延びた部分とからなる。直線部分４１ａは、第２主面１２に対して垂直な方向、すなわち基板１０の厚み方向、に延びている。直線部分４１ａの長さは、ｔ１である。
次に、改質部４３を形成した基板１０をエッチング液（薬液）に浸漬して、改質部４３をエッチング（ウェットエッチング）により基板１０から除去する。その結果、図４Ｂに示すように、改質部４３が存在した部分に、非貫通孔４４が形成される（工程Ｃ２）。このとき、非貫通孔４４の一端は改質部４３の一端と同じ位置にあり、非貫通孔４４の他端は改質部４３の他端と同じ位置にある。
つづいて、後述するめっき法等により、非貫通孔４４に導体を充填又は成膜して、図４Ｃに示すように、非貫通配線４５を形成する（工程Ｃ３）。なお、前記工程Ｃ３においては、直線部分４１ａと傾いて延びる部分とに、導体を同時に充填又は成膜することができる。このとき、非貫通配線４５の一端は非貫通孔４４の一端と同じ位置にあり、非貫通配線４５の他端は非貫通孔４４の他端と同じ位置にある。
そして、例えば機械的研磨法等により、直線部分４１ａが形成された側の主面である第２主面１２側から基板１０を研磨して、基板１０に内在する非貫通配線４５の他端部を第２主面１２に露出させて開口部１５とし、非貫通配線４５を第１主面１１側に露出する第１の導通部１１４と前記２主面１２側に露出する第２の導通部１１５とを有する貫通配線１６とするとともに、直線部分４１ａの範囲において、基板１０を所望の厚さにする（工程Ｃ４）。このとき、開口部１５において第２主面１２に露出する前記導体が、研磨によって該第２主面１２とともに平坦化される。また、直線部分４１ａの長さｔ１は研磨によって短くなり、ｔ１’となる。その結果、図４Ｄに示す貫通配線基板１９が得られる。なお、該研磨により、非貫通孔４４は貫通孔１３となる。
ここで、基板１０に厚みの変動があった場合、例えば基板１０の元の厚みが想定した厚みよりも薄かった場合、又は基板１０の研磨が想定よりも進み過ぎた場合には、製造された貫通配線基板１９の厚みは想定した厚みＴ１ではなく、Ｔ２になることがある（図４Ｄ参照）。この場合であっても、貫通配線基板１９には直線部分４１ａが存在するために、第２主面１２における開口部１５の位置は変動しない。よって、後述の工程Ｃ５において、第２のデバイス２の電極４と該導通部２１５との接続を精度良く、確実に、歩留まり良く行うことができる。
また、基板１０に厚みの変動が生じる別の場合として、例えば基板１０の元の厚みが想定した厚みよりも厚かった場合、又は基板１０の研磨が想定よりも進まなかった場合には、製造された貫通配線基板１９の厚みは想定した厚みＴ１ではなく、Ｔ３になることがある（図４Ｄ参照）。この場合であっても、貫通配線基板１９には、直線部分４１ａがあるために、第２主面１２における開口部１５の位置は変動しないので、後述の工程Ｃ５において、第２のデバイス２の電極４と該導通部２１５との接続を精度良く、確実に、歩留まり良く行うことができる。
上記の例では、第２主面１２を研磨する場合を説明したが、第１主面１１側に直線部分４２ａを設けて（図７Ｂ参照）、該第１主面１１を研磨することによって、基板１０の厚みを所望のものとしてもよい。この場合にも、上記の第２主面１２を研磨する場合と同様の効果が得られる。
なお、図７Ｂでは、直線部分４２ａは、第１主面１１に対して垂直な方向、すなわち基板１０の厚み方向に延びている。また、屈曲部４２は、第１主面１１からｔ２’の深さに位置する。すなわち、直線部分４２ａの長さはｔ２’である。
前述のような基板１０の厚みの意図しない変動が起きた場合でも、該変動の大きさは、通常１μｍ〜５０μｍの範囲内に収まる。よって、工程Ｃ１において形成される改質部４３の有する直線部分４１ａ又は４２ａの長さは、見込まれる変動の大きさよりも長ければよい。なお、貫通配線１６が長くなると、デバイス間の信号遅延や、高周波特性の劣化が生じる場合があるので、前記長さｔ１’及びｔ２’は短い程より好ましい。
単一の貫通配線１６における長さｔ１’とｔ２’とは、同じであっても異なっていても良い。
また、貫通配線基板１９の有する複数の貫通配線１６のうちの、個々の貫通配線の前記ｔ１’同士及びｔ２’同士の長さは、同じであっても異なっていてもよい。
本発明のデバイス実装方法の第一形態における貫通配線基板１９は、それぞれのデバイス１，２の電極配置に対応した開口部１４，１５を有する貫通孔１３となる改質部４３を基板１０内に形成し（工程Ｃ１）、該改質部４３を基板１０から除いて非貫通孔４４を形成し（工程Ｃ２）、この非貫通孔４４内に導体を充填または成膜することにより、非貫通配線４５を形成し（工程Ｃ３）、第２主面２を物理的手段等により研磨して、非貫通配線４５を第１主面１１側に露出する第１の導通部２１４と前記２主面１２側に露出する第２の導通部２１５とを有する貫通配線１６とする（工程Ｃ４）ことにより得ることができる。
そして、本発明のデバイス実装方法の第一形態では、該貫通配線基板１９を用いて、第１のデバイス１を基板１０の第１主面１１に対向するように配置してその電極３を対応する第１の導通部２１４に接合するとともに、第２のデバイス２を基板１０の第２主面１２に対向するように配置してその電極４を対応する第２の導通部２１５に接合することにより、両デバイス１，２を貫通配線基板１９の両面に実装する（工程Ｃ５）。これにより、第１のデバイス１の複数の電極３と第２のデバイス２の複数の電極４とが、複数の貫通配線１６を介して電気的に接続される。
本発明のデバイス実装方法の第一形態において、前記工程Ｃ１では、複数の貫通配線１６をなす各々の貫通孔１３となる改質部４３に、第１主面１１及び第２主面１２のうちの少なくとも片方の同一主面に対して垂直に延びる直線部分４１ａ及び／又は直線部分４２ａを設けるステップと、各々の直線部に連結されていて、第１主面１１及び第２主面１２に対して傾いて延びる部分を設けるステップとを有する。ここで、該傾いて延びる部分は、例えば、図１Ｂにおける屈曲部４１から開口部１４までの部分である。別の例では、該傾いて延びる部分は、図７Ｂにおける屈曲部４１から屈曲部４２までの部分である。前記二つのステップは、同一の方法で連続的に行ってもよいし、異なる方法で非連続的に行ってもよい。
例えば、まず、レーザー法等を用いて、前記直線部と前記傾いて延びる部分とを順に改質する。つづいて、ウェットエッチング法を用いて、改質された前記直線部分と改質された前記傾いて延びる部分とを順に除去することによって、前記二つのステップを連続的に行ってもよい。また、前記直線部分をＮＣドリル等の機械的方法で形成して、前記傾いて延びる部分をレーザー法及びウェットエッチング法で形成して、前記二つのステップを非連続的に行ってもよい。
本発明のデバイス実装方法の第一形態では、図４Ａ〜４Ｄを用いて前述したように、前記工程Ｃ４において、前記直線部分が設けられた側の主面を物理的又は化学的手段を用いて研磨することにより、前記基板の厚みを薄くすることができる。また、開口部１５において第２主面１２に露出する前記導体を、研磨によって該第２主面１２とともに平坦化することができる。
前記物理的手段としては、細かい粒径の研磨剤を含む研磨液によって機械的に研磨する方法が挙げられる。また、前記化学的手段としては、基板を腐食することができる溶液やガスを用いてエッチングする方法が挙げられる。
また、本発明のデバイス実装方法の第一形態では、前記工程Ｃ１、Ｃ２、Ｃ３、又はＣ４の後に、第１主面１１を物理的又は化学的手段を用いて研磨してもよい。これにより、基板１０の厚みを所望に薄くすることができる。
また、工程Ｃ１の後に削った場合には、その後の工程Ｃ２におけるエッチング処理等の時間と、工程Ｃ３における導体の成膜又は充填等の処理時間を短くすることができる。さらに工程Ｃ３における導体の使用量を減らすことができる。工程Ｃ２の後に削った場合には、その後の工程Ｃ３における導体の成膜又は充填等の処理時間を短くすることができる。さらに工程Ｃ３における導体の使用量を減らすことができる。
上記のようにして製造された本発明に係る貫通配線基板１９では、複数の貫通配線１６をなす各々の貫通孔１３は、第１主面１１及び第２主面１２のうちの少なくとも片方の同一主面側に揃って垂直に開口する直線部分４１ａ及び／又は直線部分４２ａを有する。
また、本発明に係る貫通配線基板１９では、該複数の貫通配線１６をなす各々の貫通孔１３は、第１主面１１及び第２主面１２のうちの少なくとも片方の同一主面側に揃って垂直に開口する同じ長さの直線部分４１ａ及び／又は直線部分４２ａを有することが好ましい。この場合、全ての貫通孔が同一の主面側に同じ長さの直線部分を有するので、基板１０の厚みに変動が生じたとしても、該直線部分をもつ貫通孔と該直線部分が無くなってしまった貫通孔とが、該貫通配線基板１９において混在することが無い。このため、本発明の効果を十分に発揮することができる。
本発明において、デバイスの電極配置（レイアウト）とは、当該デバイスの貫通配線基板の主面に対向する面内において貫通配線と接続される電極の二次元配置を意味する。つまり、単にデバイス全体を平行移動させて、すべての電極の位置を同じ方向に同じ距離ずらしただけでは、当該デバイスの電極配置は変化しない。２つのデバイス間で、対応する２つの電極間の距離や、対応する３つの電極間の角度差が、少なくとも１箇所で相違する場合、これら２つのデバイスの電極配置は互いに異なる。例えば、２つのデバイスの電極配置が、電極間ピッチのみが異なる相似の関係にある場合も、これら２つのデバイスの電極配置は互いに異なる。また、２つのデバイスの電極が、全く同じレイアウトを持つ複数のブロックからなる場合でも、これらブロックの位置が２つのデバイス間で異なる場合には、2つのデバイスの電極配置は互いに異なる。更に、当該電極配置においては、貫通配線と接続されない電極は、もしあったとしても除外され、貫通配線と接続される電極のみが考慮される。
両面に実装されるデバイスの電極配置が同一であれば、すべての貫通配線を基板の主面に垂直に形成し、あるいは斜めであってもすべての貫通配線を同じ方向に（平行に）形成すれば、これらの貫通配線を介して両デバイスの電極同士を一対一の対応関係で接続することができる。しかし、本発明においては、両デバイスの電極配置が互いに異なる。このため、すべての貫通配線が基板の主面に対して垂直に形成され、または斜めであっても互いに平行になるように形成されている場合には、少なくとも一方のデバイスの電極と導通部との位置が一致せず、表面配線が必要になる。本発明では、デバイス間の接続のための表面配線を省略するために、第１主面１１上における第１の導通部２１４（第１の開口部１４）の配置と、第１のデバイス１の電極配置とを一致させるとともに、第２主面１２上における第２の導通部２１５（第２の開口部１５）の配置と、第２のデバイス２の電極配置とを一致させている。これにより、貫通配線基板１９に表面配線を設けることなく、デバイス１，２間を接続することができる。
図１Ａ〜３，７Ａ，７Ｂに示す例では、両デバイス１，２の電極配置が、デバイス１，２の周縁部に電極３，４が並ぶペリフェラル配置である。しかも、両デバイス１，２の寸法（基板１０の主面１１，１２に沿う方向の長さや面積等）が互いに異なる。貫通配線基板１９の貫通配線１６は、寸法が小さいデバイス１の電極３から寸法が大きいデバイス２の電極４へ向けて形成されている。つまり、第１の導電部２１４は基板１０の第１主面１１の中心部にあり、第２の導電部２１５は基板１０の第２主面１２の外周寄りにあり、貫通配線１６は略放射状に延びている。
このように、本形態例の貫通配線基板１９では、貫通配線１６が設けられる貫通孔１３がいずれも非平行である（直線部分４１ａ及び直線部分４２ａは除く）。このため、貫通孔１３の形成方法は、後述するように、任意の向きに貫通孔１３を形成することが可能な方法が採用される。
なお、貫通孔１３の向きは、基板１０の主面１１，１２に対して垂直な方向から見た平面視によるのではなく、基板１０の厚さ方向を含めて三次元的に理解される。例えば図２Ａで基板１０の中心に対して向かい合った貫通孔１３同士は、平面視では向きが同じであるが、図３に示すように、三次元的には第１主面１１側から第２主面１２側に向かう向きが異なっており、互いに非平行である。
基板１０の材料は、ガラス、プラスチック、セラミックス等の絶縁体や、シリコン（Ｓｉ）等の半導体が挙げられる。半導体基板の場合は、貫通孔１３の内壁や主面１１，１２等に絶縁層を形成することが望ましい。絶縁性基板の場合は、貫通孔１３の内壁にさらに絶縁層を形成する必要がない。
なお、電子デバイスの基材と、電子デバイスが実装される基板との間の線膨張係数差が大きい場合には、実装時の温度によって両者の伸び量が大きく異なるため、電子デバイスの電極とこの電極が接続される基板上の導電部との間に位置ずれが生じやすい。この結果、両者間の精度の高い接続が困難になり、又は、両者間の接続そのものが困難になる場合がある。
これに対し、本発明によれば、基板１０の材料としてシリコンやガラスを用いることができる。したがって、たとえば、シリコン基材を用いた電子デバイス１，２を基板１０の両主面上に実装する場合、上述した線膨張係数差を小さくすることができる。この結果、電子デバイス１，２の電極と基板１０上の導通部との位置ずれが抑制され、両者を位置精度良く接続することができる。
貫通配線１６は、上述したように、基板１０の第１主面１１の、第１のデバイス１の電極３と対向する位置に開口した第１の開口部１４と、基板１０の第２主面１２の、第２のデバイス２の電極４と対向する位置に開口した第２の開口部１５と、を有する貫通孔１３に、導体を充填または成膜して設けられる。
貫通孔１３の形成には、石英ガラス製の基板に対して特に適した方法であるフェムト秒レーザーによる改質とウェットエッチングとを併用する方法や、ＮＣドリル等の機械的手法をさらに併用した方法を用いることができる。フェムト秒レーザーを用いて改質をおこなうと、レーザーが照射された部分の基板材質が変化し、エッチャントに対する耐性が、レーザーが照射されてない部分と比べて低下するので、容易に孔を形成することができる。
貫通配線１６に用いる導体としては、銅（Ｃｕ）やタングステン（Ｗ）等の金属、金錫（Ａｕ−Ｓｎ）等の合金、ポリシリコン等の非金属の導体が挙げられる。作製方法は、めっき法、スパッタ法、溶融金属充填法、ＣＶＤ、超臨界成膜法、あるいはこれらを組み合わせた手法を適宜用いることができる。
なお、貫通配線１６は、貫通孔１３内部に導体が完全に充填されて成ることが望ましい。
本発明のデバイス実装構造では、貫通配線１６となる貫通孔１３の開口部１４及び１５に対向するようにデバイスの電極３及び４がそれぞれ配置される。そのため、貫通配線１６は、貫通孔１３内部に導体が完全に充填された中実構造であると、貫通孔１３の内壁のみに導体層が形成された中空構造である場合に比べて、機械的にも電気的にも接続の安定性が増大するので好ましい。
この際、貫通孔内部に導体を完全に充填する方法として、上述しためっき法、スパッタ法、溶融金属充填法、ＣＶＤ、超臨界成膜法などのうちいずれか一つの方法を採用することができる。または、これらの方法を適宜組み合わせて用いてもよい。特に孔の長さが長く、形状が複雑である場合には、ＣＶＤまたは超臨界成膜法などの孔の深部まで成膜できる方法により導体薄膜を形成すればよい。当該導体薄膜をシード層や接着層として、引き続きめっき法や溶融金属充填法により効率的に貫通孔内部に導体を完全充填することができる。
デバイス１，２としては、メモリー（記憶素子）やロジック（論理素子）等の集積回路（ＩＣ）、センサなどのＭＥＭＳデバイス、発光素子や受光素子などの光学デバイスが挙げられる。デバイス１，２は、電極配置が異なるものであれば、機能が相違するものでも機能が同一のものでも構わない。特に、異種デバイスを高密度で集積することで、３次元システムインパッケージ（ＳｉＰ）を実現することが可能である。
本形態例の場合、図１Ｂに示すように、第１主面１１側で複数のデバイス１が基板１０上に積層されている。このように本形態例によれば、さらなる高密度化が可能である。
図１Ａ〜３，７Ａ及び７Ｂに示すデバイス実装構造において、デバイス１，２の電極配置は、デバイス１，２の周縁部に電極３，４が並ぶペリフェラル配置である。
また、図８Ａ及び８Ｂに示す本形態例の第２変形例に係るデバイス実装構造において、第１のデバイス１の電極配置は、十字状に電極３が並ぶ配置であり、第２のデバイス２の電極配置は、デバイス２の周縁部に電極４が並ぶペリフェラル配置である。
また、図９Ａ及び９Ｂに示す本形態例の第３変形例に係るデバイス実装構造において、第１のデバイス１の電極配置は、周辺部および十字状に電極３が並ぶ格子型配置であり、第２のデバイス２の電極配置は、デバイス２の周縁部に電極４が並ぶペリフェラル配置である。
また、図１０Ａ及び１０Ｂに示す本形態例の第４変形例に係るデバイス実装構造においては、第１のデバイス１の電極配置は、縦横に電極３が並ぶエリアアレイ配置であり、第２のデバイス２の電極配置は、デバイス２の周縁部に電極４が並ぶペリフェラル配置である。なお、図１１に、図１０Ａ及び１０Ｂに示すデバイス実装構造の左下４分の１の部分における電極の接続関係を模式的に示す。
ここで、符号Ａ１〜Ａ９は、第１のデバイス１の電極３に接続される第１主面１１上のランド部１７を表す。また、符号Ｂ１〜Ｂ９は、第２のデバイス２の電極４に接続される第２主面１２上のランド部１８を表す。また、符号Ｃ１〜Ｃ９は、Ａ１〜Ａ９とＢ１〜Ｂ９とを各々接続する貫通配線１６を表す。
また、本発明は、以上の例示のみに限定されるものではなく、他の電極配置を組み合わせても構わない。
図１Ａ〜３及び図７Ａ〜１０Ｂに示す例では、説明の便宜上、第２のデバイス２の平面視での寸法が第１のデバイス１より大きい。また、第２のデバイス２の電極４がペリフェラルに配置されている。しかし、本発明においては、以上の例のように第２のデバイス２の電極４が基板１０に対する平面視で第１のデバイス１に重なる位置に配置されていても構わない。また、第１のデバイス１の平面視での寸法が第２のデバイス２と同一でも構わない。
このように、両デバイス１，２の電極３，４が、それぞれのデバイス１，２上でどのような電極配置（レイアウト）になっていようとも、ほぼ最短で電極３，４間を接続することができるため、デバイスの高速化に寄与する。また、ビルドアップ基板のように多層化をすることなく、貫通配線基板１９，１９’，１９Ａ，１９Ｂ，１９Ｃの内部で配線間のピッチ変換をできるため、効率よく両デバイス１，２の電極３，４間を接続することができる。
本発明のデバイス実装方法の第一形態における前記工程Ｃ５では、第１のデバイス１を基板１０の第１主面１１側に配置して第１のデバイス１の電極３を貫通配線１６に接合するとともに、第２のデバイス２を基板１０の第２主面１２側に配置して第２のデバイス２の電極４を貫通配線１６に接合する。これにより、第１のデバイス１の複数の電極３と第２のデバイス２の複数の電極４とを、複数の貫通配線１６を介して電気的に接続することができる。このように接続することができる方法であれば、他の方法を用いてもよい。
例えば、本形態例の場合、各デバイス１，２の電極３，４と貫通配線１６との間は、貫通孔１３の開口部１４，１５に設けられた導電性のランド部１７，１８と、このランド部１７，１８上に設けられた、導体（はんだや導電性バンプ等）である接合材５，６によって接続されている。本発明においては、ランド部１７，１８や接合材５，６は省略しても良い。例えば、電極３，４と貫通配線１６とを直接はんだなどで接合しても構わない。
本発明のデバイス実装構造では、図１２に示すように、はんだ等からなるバンプ２１を設けることができる。図１２に示す例では、貫通配線基板１９が基板１０の第２主面１２側に半田バンプ等の接続端子２１を有している。貫通配線１６や回路２０を介して、デバイス１，２とプリント回路基板等の外部基板（図示せず）とを電気的に接続することが可能である。また、第１主面１１側ではデバイス１が積層されている。
また、本発明のデバイス実装構造では、図１３に示すようにデバイス１をモールド樹脂層２２で被覆したり、図１４に示すようにキャビティー付き保護部材２３でデバイス１を覆ったりすることができる。これにより、デバイス１を保護することができる。
また、本発明のデバイス実装構造では、図１５Ａ〜１７Ｃに示すように、流路３１を基板１０の内部に設けることができる。流路３１は、例えば水などの冷却用流体を流通させる流路として用いられる。その他、流路３１は、ＤＮＡ（核酸）、タンパク質、脂質等の生体溶液を流通させる流路として用いることもできる。
流路３１を、冷却用流体を流通させる流路として用いる場合、図１５Ａ〜１７Ｃに示す流路付き貫通配線基板３０，３０Ａ，３０Ｂの第１主面１１側に第１のデバイスを、第２主面１２側に第２のデバイスを、それぞれ実装することにより、流路付き貫通配線基板３０，３０Ａ，３０Ｂを冷却することができる。これにより、第１のデバイス及び／又は第２のデバイスの電極が高密度に配置されている場合であっても、流路付き貫通配線基板３０，３０Ａ，３０Ｂの温度上昇を効果的に低減することが可能になる。以下、流路３１を、冷却用流体を流通させる流路として用いる場合について説明する。
流路３１は、その両端に冷却用流体を出し入れする出入口３２，３３を有する。
例えば、図１５Ａ〜１５Ｃに示すように、流路３１が複数本であっても良い。
また、図１６Ａに示すように、１本の流路３１が基板１０全体を冷却できるように蛇行していても良い。
また、図１７Ａ〜１７Ｃに示すように、流路３１の出入口３２，３３が基板１０の主面１２に開口されていても良い。
また、流路３１のパターン（経路）や断面形状は、以上の例示のみに限定されるものではなく、適宜設計することが可能である。
流路３１は、貫通配線１６を有する貫通孔１３と連通しないように、３次元的に面方向または厚み方向において、貫通孔１３と所定の間隔を有することが好ましい。
本形態例において、図１５Ａ等に示すように基板１０の主面１１，１２に平行な流路３１が平面視で貫通孔１３と重なり合っているように見えても、貫通孔１３と流路３１とは連通していない。すなわち、基板１０の厚さ方向における位置が互いにずれていれば、貫通孔１３と流路３１とがつながり合うことはない。
また、本発明においては、基板１０の厚みが変動しうることを想定しているので、流路３１として用いられる貫通孔は、主面１１及び１２からそれぞれ直線部４２ａ及び直線部４１ａの長さより離れて、基板１０の厚みの中央部に形成されることが好ましい。
流路３１は、貫通配線１６を形成する貫通孔１３の他に、冷却用流体の流路３１として用いられる貫通孔を形成する工程Ｃ６において形成される。
ここで、前記工程Ｃ６は、前記工程Ｃ１及びＣ２と並行して行うと、当該貫通配線基板の製造効率を高められるので好ましい。この場合の貫通配線基板３０の製造方法の一例を、図１８Ａ〜１８Ｆによって示す。
まず、図１８Ａ及び１８Ｂに示すように、基板１０にレーザー光３４を照射して基板１０内に基板１０の材料が改質されてなる改質部３５，３６を形成する。改質部３５は、貫通孔１３が形成される領域に設けられ、改質部３６は、流路３１として用いられる貫通孔が形成される領域に設けられる。
本形態例においてはレーザー光３４の光源としてフェムト秒レーザーを用い、基板１０内部に焦点を結ぶようにレーザービームを照射して、例えば径が数μｍ〜数十μｍの改質部３５，３６を得る。基板１０内部におけるレーザー光３４の焦点位置を制御することにより、所望の形状を有する改質部３５，３６を形成することができる。なお、一般に改質部３５，３６では、基板１０の材料に比べて屈折率が変化する。
流路３１となる改質部３６は、図１８Ａ及び１８Ｂに示すように、基板１０の主面１１，１２に対して平行に形成してもよい。このとき、レーザー光３４の照射範囲（特にレーザー光源から基板１０内部の焦点までの範囲）が貫通孔１３となる改質部３５と重なり合うときには、改質部３５の屈折率変化のために、レーザー光３４と改質部３５とが重なり合う範囲でレーザー光３４の焦点位置がずれるおそれがある。このように、すでに形成された他の改質部３５との重なり合いを避けるために、レーザー光３４を第１主面１１側から照射するだけでなく、場所によってはレーザー光３４を第２主面１２側から照射しても良い。
つづいて、改質部３５，３６を形成した基板１０をエッチング液（薬液）に浸漬して、改質部３５，３６をエッチング（ウェットエッチング）により基板１０から除去する。その結果、図１８Ｃに示すように、改質部３５，３６が存在した部分に、非貫通孔３７および流路３１として用いられる貫通孔が形成される。本形態例では基板１０の材料として石英を用い、エッチング液としてフッ酸（ＨＦ）を主成分とする溶液を用いた。このエッチングは、基板１０の改質されていない部分に比べて改質部３５，３６が非常に速くエッチングされることを利用するものであり、結果として改質部３５，３６の形状に応じた貫通孔１３および流路３１として用いられる貫通孔を形成することができる。
本形態例においては、貫通孔１３の孔径は５０μｍとした。貫通孔１３の孔径は、貫通配線１６の用途に応じて１０μｍ程度から３００μｍ程度まで適宜設定することができる。流路３１として用いられる貫通孔の孔径は、貫通孔１３の孔径と同程度でも、より小さく（細く）、あるいはより大きく（太く）ても良い。流路３１として用いられる貫通孔の孔径は、特に限定されるものではないが、例えば１０μｍ程度から５００μｍ程度とすることができる。また、流路３１として用いられる貫通孔の孔径が部分的に細い部分や部分的に太い部分を有しても構わない。
なお、エッチング液はフッ酸に限定されず、例えばフッ酸に硝酸等を適量添加したフッ硝酸系の混酸や水酸化カリウム等のアルカリ性水溶液も用いることができる。また、基板１０材料に応じて、他の薬液を用いることもできる。
基板１０の材料は、石英ガラス（シリカガラス）に限定されるものではなく、例えばサファイア等の絶縁基板や、アルカリ成分等を含んだ他の他成分ガラス基板を用いることができ、その厚さも１５０μｍ〜１ｍｍ程度まで適宜設定できる。
次に、図１８Ｄに示すように、非貫通孔３７に導体を充填又は成膜して非貫通配線３８を形成する。該導体の充填又は成膜には、めっき法、スパッタ法、溶融金属充填法、ＣＶＤ、超臨界成膜法など、適宜用いることができる。この際、流路３１として用いられる貫通孔内に導体が侵入しないように、流路３１の出入口３２，３３となる位置に、予めレジスト等の保護層を設けておくことが好ましい。レジストは、樹脂レジストや無機系材料の薄膜などを用いることができる。
その後、機械的研磨法等により、直線部分４１ａが形成された第２主面１２側から基板１０を研磨して、基板１０に内在している非貫通配線３８の端部を第２主面１２の表面に露呈させて開口部１５を形成するとともに、基板１０を所望の厚さにする（図１８Ｅ）。これにより、非貫通孔３７が貫通孔１３となり、非貫通配線３８が貫通配線１６となる。
さらに必要に応じて、図１８Ｆに示すように、貫通配線１６の上下にランド部１７，１８を形成する。ランド部１７，１８の形成方法は、めっき法、スパッタ法など、適宜用いることができる。
このように、貫通孔１３と流路３１とを同時に形成すれば、製造工程が簡略化でき、コストを低減することができる。また、貫通孔１３と流路３１との位置関係を制御するのが容易であるので、誤って貫通孔１３と流路３１とが連結することを防ぐことができる。
なお、複数の改質部３５，３６を形成した後に、すべての改質部３５，３６をエッチングして貫通孔１３や流路３１として用いられる貫通孔を形成する必要はない。例えば、一部の改質部３５，３６をその両端にレジスト等の保護層を設けるなどしてエッチングされないよう保護し、エッチングされる改質部３５，３６を選択することもできる。これにより、必要な位置にのみ貫通孔１３や流路３１として用いられる貫通孔を形成することができる。
例えば、あらかじめデバイス１，２のすべての電極３，４に対応するように改質部３５を形成した後に、デバイス１，２の使用態様などに応じて電極３，４の一部について貫通配線１６を設ける必要がなくなった場合には、その貫通配線１６が不要な箇所に対応する改質部３５をエッチングされないように保護して、貫通孔１３を開口しないようにすることもできる。このように、改質部３５を形成する段階では一律に改質部３５を形成した後に、エッチングする段階で貫通配線１６を形成する位置を選択することができるので、改質部３５を形成するレーザー光の照射位置の制御が容易になる。
また、上記では、貫通孔（微細孔）１３及び／又は流路３１の形成過程において、フェムト秒レーザーからのレーザー光の焦点位置を制御することにより、基板１０の内部に所望の形状を有する改質部３５，３６を形成する方法を説明したが、本発明はこれのみに限定されない。
たとえば、改質部３５，３６の所望の形状に対応するパターンが記録されたホログラムをフェムト秒レーザーと基板との間に配置し、ホログラムを通してレーザー光を基板に照射することにより、基板の内部に所望の形状を有する改質部を一括形成することができる。その後、当該改質部をエッチングすることで、所望の貫通孔（微細孔）及び／又は流路を形成することができる。
＜デバイス実装方法の第二形態＞
つぎに、本発明のデバイス実装方法の第二形態を図５Ａ〜５Ｄを示して説明する。図５Ａ〜５Ｄは、基板１０に貫通配線１６を形成する方法の別の一例を示す断面図である。
まず、図５Ａに示すように、レーザー法等により、後に貫通孔１３となる領域に改質部４３を形成する（工程Ｄ１）。改質部４３の一端は、後に貫通孔１３の開口部１４となる。改質部４３の他端は基板１０に内在し、基板１０の第２主面側に位置しており、後に第２主面１２の研磨工程（工程Ｄ３）を経て貫通孔１３の開口部１５となる。
改質部４３は屈曲部４１を有し、該他端から屈曲部４１まで延びた直線部分４１ａと、屈曲部４１から該一端まで延びた、第１主面１１及び第２主面１２に対して傾いて延びた部分とからなる。直線部分４１ａは、第２主面１２に対して垂直な方向、すなわち基板１０の厚み方向、に延びている。直線部分４１ａの長さは、ｔ３である。
次に、改質部４３を形成した基板１０をエッチング液（薬液）に浸漬して、改質部４３をエッチング（ウェットエッチング）により基板１０から除去する。その結果、図５Ｂに示すように、改質部４３が存在した部分に、非貫通孔４４が形成される（工程Ｄ２）。このとき、非貫通孔４４の一端は改質部４３の一端と同じ位置にあり、非貫通孔４４の他端は改質部４３の他端と同じ位置にある。
そして、図５Ｃに示すように、例えば機械的研磨法等により、直線部分４１ａが形成された側の主面である第２主面１２側から基板１０を研磨して、基板１０に内在する非貫通孔４４の他端部を第２主面に露出させて開口部１５とし、非貫通孔４４を貫通孔１３とするとともに、直線部分４１ａの範囲において、基板１０を所望の厚さにする（工程Ｄ３）。このとき、直線部分４１ａの長さｔ３は研磨によって短くなり、ｔ３’となる。
つづいて、後述するめっき法等により、貫通孔１３に導体を充填又は成膜して、第１主面１１側に露出する第１の導通部１１４と前記２主面１２側に露出する第２の導通部１１５とを有する貫通配線１６を形成する（工程Ｄ４）。なお、前記工程Ｄ４においては、直線部分４１ａと傾いて延びる部分とに、導体を同時に充填又は成膜することができる。その結果、図５Ｄに示す貫通配線基板１９が得られる。
ここで、基板１０に厚みの変動があった場合、例えば基板１０の元の厚みが想定した厚みよりも薄かった場合、又は基板１０の研磨が想定よりも進み過ぎた場合には、製造された貫通配線基板１９の厚みは想定した厚みＴ１ではなく、Ｔ２になることがある（図５Ｄ参照）。この場合であっても、貫通配線基板１９には、直線部分４１ａがあるために、第２主面１２における開口部１５の位置は変動しないので、後述の工程Ｄ５において、第２のデバイス２の電極４と該導通部２１５との接続を精度良く、確実に、歩留まり良く行うことができる。
また、基板１０に厚みの変動が生じる別の場合として、例えば基板１０の元の厚みが想定した厚みよりも厚かった場合、又は基板１０の研磨が想定よりも進まなかった場合には、製造された貫通配線基板１９の厚みは想定した厚みＴ１ではなく、Ｔ３になることがある（図５Ｄ参照）。この場合であっても、貫通配線基板１９には、直線部分４１ａがあるために、第２主面１２における開口部１５の位置は変動しないので、後述の工程Ｄ５において、第２のデバイス２の電極４と該導通部２１５との接続を精度良く、確実に、歩留まり良く行うことができる。
上記の例では、第２主面１２を研磨する場合を説明したが、第１主面１１側に直線部分４２ａを設けて（図７Ｂ参照）、該第１主面１１を研磨することによって、基板１０の厚みを所望のものとしてもよいことは、前述のデバイス実装方法の第一形態と同様である。
工程Ｄ１において形成される改質部４３の有する直線部分４１ａ又は４２ａの長さは、見込まれる変動の大きさよりも長くすればよいことは、前述のデバイス実装方法の第一形態と同様である。
単一の貫通配線１６におけるｔ３’とｔ２’との長さは、同じであっても異なっていても良い。
また、貫通配線基板１９の有する複数の貫通配線１６のうち、個々の貫通配線の前記ｔ３’どうし及びｔ２’どうしの長さは、同じであっても異なっていてもよい。
本発明のデバイス実装方法の第二形態における貫通配線基板１９は、それぞれのデバイス１，２の電極配置に対応した開口部１４，１５を有する貫通孔１３となる改質部４３を基板１０内に形成し（工程Ｄ１）、該改質部４３を基板１０から除いて非貫通孔４４を形成し（工程Ｄ２）、第２主面１２を物理的手段等により研磨して、非貫通孔４４を貫通孔１３として（工程Ｄ３）、この貫通孔１３内に導体を充填または成膜することにより、第１主面１１側に露出する第１の導通部２１４と前記２主面１２側に露出する第２の導通部２１５とを有する貫通配線１６を形成する（工程Ｄ４）ことにより得ることができる。
そして、本発明のデバイス実装方法の第二形態では、該貫通配線基板１９を用いて、第１のデバイス１を基板１０の第１主面１１に対向するように配置してその電極３を対応する第１の導通部２１４に接合するとともに、第２のデバイス２を基板１０の第２主面１２に対向するように配置してその電極４を対応する第２の導通部２１５に接合することにより、両デバイス１，２を貫通配線基板１９の両面に実装する（工程Ｄ５）。これにより、第１のデバイス１の複数の電極３と第２のデバイス２の複数の電極４とが、複数の貫通配線１６を介して電気的に接続される。
本発明のデバイス実装方法の第二形態において、前記工程Ｄ１では、複数の貫通配線１６をなす各々の貫通孔１３となる改質部４３に、第１主面１１及び第２主面１２のうちの少なくとも片方の同一主面に対して垂直に延びる直線部分４１ａ及び／又は直線部分４２ａを設けるステップと、各々の直線部に連結されていて、第１主面１１及び第２主面１２に対して傾いて延びる部分を設けるステップとを有する。ここで、該傾いて延びる部分は、例えば、図１Ｂにおける屈曲部４１から開口部１４までの部分である。別の例では、該傾いて延びる部分は、図７Ｂにおける屈曲部４１から屈曲部４２までの部分である。前記二つのステップは、同一の方法で連続的に行ってもよいし、異なる方法で非連続的に行ってもよい。
例えば、まず、レーザー法等を用いて、前記直線部と前記傾いて延びる部分とを順に改質する。つづいて、ウェットエッチング法を用いて、改質された前記直線部分と改質された前記傾いて延びる部分とを順に除去する。このようにして、これら二つのステップを連続的に行ってもよい。また、前記直線部分をＮＣドリル等の機械的方法で形成する。その後、前記傾いて延びる部分をレーザー法及びウェットエッチング法で形成する。これら二つのステップを非連続的に行ってもよい。
本発明のデバイス実装方法の第二形態では、図５Ａ〜５Ｄを用いて前述したように、前記工程Ｄ３において、前記直線部分が設けられた側の主面を物理的又は化学的手段を用いて研磨することにより、前記基板の厚みを薄くすることができる。また、開口部１５において第２主面１２に露出する前記導体を、研磨によって該第２主面１２とともに平坦化することができる。
前記物理的又は化学的手段としては、前述のデバイス実装方法の第一形態と同様の手段が挙げられる。
また、本発明のデバイス実装方法の第二形態では、前記工程Ｄ１、Ｄ２、Ｄ３、又はＤ４の後に、第１主面１１を物理的又は化学的手段を用いて研磨してもよい。これにより、基板１０の厚みを所望に薄くすることができる。
また、工程Ｄ１の後に削った場合には、その後の工程Ｄ２におけるエッチング処理等の時間と、工程Ｄ４における導体の成膜又は充填等の処理時間を短くすることができる。さらに工程Ｄ４における導体の使用量を減らすことができる。工程Ｄ２及びＤ３の後に削った場合には、その後の工程Ｄ４における導体の成膜又は充填等の処理時間を短くすることができる。さらに工程Ｄ４における導体の使用量を減らすことができる。
上記のようにして製造された本発明における貫通配線基板１９では、複数の貫通配線１６をなす各々の貫通孔１３は、第１主面１１及び第２主面１２のうち少なくとも片方の同一主面側に揃って垂直に開口する直線部分４１ａ及び／又は直線部分４２ａを有する。
また、本発明に係る貫通配線基板１９では、該複数の貫通配線１６をなす各々の貫通孔１３は、第１主面１１及び第２主面１２のうちの少なくとも片方の同一主面側に揃って垂直に開口する同じ長さの直線部分４１ａ及び／又は直線部分４２ａを有することが好ましい。この場合、全ての貫通孔が同一の主面側に同じ長さの直線部分を有するので、基板１０の厚みに変動が生じたとしても、該直線部分をもつ貫通孔と該直線部分が無くなってしまった貫通孔とが、該貫通配線基板１９において混在することが無い。このため、接続が精度良く、確実に行われる。
本デバイス実装方法の第二形態によって、前述のデバイス実装方法の第一形態と同様のデバイス実装構造を得ることができる。例えば、図１Ａ〜３，７Ａ〜１０Ｂに示すデバイス実装構造が挙げられる。
また、基板１０の好適な材料、貫通孔１３の好適な形成方法、貫通配線１６の好適な構造、貫通配線１６に用いる好適な導体、該導体の貫通孔１３への好適な充填又は成膜方法、および実装されるデバイス１，２は、前述のデバイス実装方法の第一形態と同様のものが挙げられる。
本発明のデバイス実装方法の第二形態における前記工程Ｄ５では、第１のデバイス１を基板１０の第１主面１１側に配置して第１のデバイス１の電極３を貫通配線１６に接合するとともに、第２のデバイス２を基板１０の第２主面１２側に配置して第２のデバイス２の電極４を貫通配線１６に接合する。これにより、第１のデバイス１の複数の電極３と第２のデバイス２の複数の電極４とを、複数の貫通配線１６を介して電気的に接続することができる。このように接続することができる方法であれば、他の方法を用いてもよい。また、前述のデバイス実装方法の第一形態における工程Ｃ５と同様の方法で行うことができる。
本デバイス実装方法の第二形態により、前記デバイス実装構造（図１２〜１４に示すもの等）が得られる。また、図１５Ａ〜１７Ｃに示すように、流路３１が基板１０の内部に設けられた、デバイス実装構造を前述のデバイス実装方法の第一形態と同様に得ることができる。流路３１は、例えば水などの冷却用流体を流通させる流路として用いられる。その他、流路３１は、ＤＮＡ（核酸）、タンパク質、脂質等の生体溶液を流通させる流路として用いることもできる。
すなわち、流路３１は、貫通配線１６を形成する貫通孔１３の他に、流路３１として用いられる貫通孔を形成する工程Ｄ６において形成される。
ここで、前記工程Ｄ６は、前記工程Ｄ１及びＤ２と並行して行うと、当該貫通配線基板の製造効率を高められる。
＜デバイス実装方法の第三形態＞
つぎに、本発明のデバイス実装方法の第三形態を図６Ａ〜６Ｄを示して説明する。図６Ａ〜６Ｄは、基板１０に貫通配線１６を形成する方法の他の一例を示す断面図である。
まず、図６Ａに示すように、レーザー法等により、後に貫通孔１３となる領域に改質部４３を形成する（工程Ｅ１）。改質部４３の一端は、後に貫通孔１３の開口部１４となる。改質部４３の他端は基板１０に内在し、基板１０の第２主面側に位置しており、後に第２主面１２の研磨工程（工程Ｅ２）を経て貫通孔１３の開口部１５となる。
改質部４３は屈曲部４１を有し、該他端から屈曲部４１まで延びた直線部分４１ａと、屈曲部４１から該一端まで延びた、第１主面１１及び第２主面１２に対して傾いて延びた部分とからなる。直線部分４１ａは、第２主面１２に対して垂直な方向、すなわち基板１０の厚み方向、に延びている。直線部分４１ａの長さは、ｔ４である。
つづいて、図６Ｂに示すように、例えば機械的研磨法等により、直線部分４１ａが形成された側の主面である第２主面１２側から基板１０を研磨して、基板１０に内在する改質部４３の他端部を第２主面１２に露出させるとともに、直線部分４１ａの範囲において、基板１０を所望の厚さにする（工程Ｅ２）。このとき、直線部分４１ａの長さｔ４は研磨によって短くなり、ｔ４’となる。
次に、改質部４３を形成した基板１０をエッチング液（薬液）に浸漬して、改質部４３をエッチング（ウェットエッチング）により基板１０から除去する。その結果、図６Ｃに示すように、改質部４３が存在した部分に、貫通孔１３が形成される（工程Ｅ３）。
そして、めっき法等により、貫通孔１３に導体を充填又は成膜して、第１主面１１側に露出する第１の導通部１１４と前記２主面１２側に露出する第２の導通部１１５とを有する貫通配線１６を形成する（工程Ｅ４）。なお、前記工程Ｅ４においては、直線部分４１ａと傾いて延びる部分とに、導体を同時に充填又は成膜することができる。その結果、図６Ｄに示す貫通配線基板１９が得られる。
ここで、基板１０に厚みの変動があった場合、例えば基板１０の元の厚みが想定した厚みよりも薄かった場合、又は基板１０の研磨が想定よりも進み過ぎた場合には、製造された貫通配線基板１９の厚みは想定した厚みＴ１ではなく、Ｔ２になることがある（図６Ｄ参照）。この場合であっても、貫通配線基板１９には、直線部分４１ａが存在するために、第２主面１２における開口部１５の位置は変動しない。よって、後述の工程Ｅ５において、第２のデバイス２の電極４と該導通部２１５との接続を精度良く、確実に、歩留まり良く行うことができる。
また、基板１０に厚みの変動が生じる別の場合として、例えば基板１０の元の厚みが想定よりも厚かったとき、又は基板１０の研磨が想定よりも進まなかったときには、製造された貫通配線基板１９の厚みは想定したＴ１ではなく、Ｔ３になることがある（図６Ｄ参照）。この場合であっても、貫通配線基板１９には、直線部分４１ａがあるために、第２主面１２における開口部１５の位置は変動しないので、後述の工程Ｅ５において、第２のデバイス２の電極４と該導通部２１５との接続を精度良く、確実に、歩留まり良く行うことができる。
上記の例では、第２主面１２を研磨する場合を説明したが、第１主面１１側に直線部分４２ａを設けて（図７Ｂ参照）、該第１主面１１を研磨することによって、基板１０の厚みを所望のものとしてもよいことは、前述のデバイス実装方法の第一形態と同様である。
工程Ｅ１において形成される改質部４３の有する直線部分４１ａ又は４２ａの長さは、見込まれる変動の大きさよりも長くすればよいことは、前述のデバイス実装方法の第一形態と同様である。
単一の貫通配線１６におけるｔ４’とｔ２’との長さは、同じであっても異なっていても良い。
また、貫通配線基板１９の有する複数の貫通配線１６のうち、個々の貫通配線の前記ｔ４’どうし及びｔ２’どうしの長さは、同じであっても異なっていてもよい。
本発明のデバイス実装方法の第三形態における貫通配線基板１９は、それぞれのデバイス１，２の電極配置に対応した開口部１４，１５を有する貫通孔１３となる改質部４３を基板１０内に形成し（工程Ｅ１）、第２主面１２を物理的手段等により研磨して（工程Ｅ２）、該改質部４３を基板１０から除いて貫通孔１３を形成し（工程Ｅ３）、この貫通孔１３内に導体を充填または成膜することにより、第１主面１１側に露出する第１の導通部２１４と前記２主面１２側に露出する第２の導通部２１５とを有する貫通配線１６を形成する（工程Ｅ４）ことにより得ることができる。
そして、本発明のデバイス実装方法の第三形態では、該貫通配線基板１９を用いて、第１のデバイス１を基板１０の第１主面１１に対向するように配置してその電極３を対応する第１の導通部２１４に接合するとともに、第２のデバイス２を基板１０の第２主面１２に対向するように配置してその電極４を対応する第２の導通部２１５に接合することにより、両デバイス１，２を貫通配線基板１９の両面に実装する（工程Ｅ５）。これにより、第１のデバイス１の複数の電極３と第２のデバイス２の複数の電極４とが、複数の貫通配線１６を介して電気的に接続される。
本発明のデバイス実装方法の第三形態において、前記工程Ｅ１では、複数の貫通配線１６をなす各々の貫通孔１３となる改質部４３に、第１主面１１及び第２主面１２のうちの少なくとも片方の同一主面に対して垂直に延びる直線部分４１ａ及び／又は直線部分４２ａを設けるステップと、各々の直線部に連結されていて、第１主面１１及び第２主面１２に対して傾いて延びる部分を設けるステップとを有する。ここで、該傾いて延びる部分は、例えば、図１Ｂにおける屈曲部４１から開口部１４までの部分である。別の例では、図７Ｂにおける屈曲部４１から屈曲部４２までの部分である。前記二つのステップは、同一の方法で連続的に行ってもよいし、異なる方法で非連続的に行ってもよい。
例えば、まず、レーザー法等を用いて、前記直線部と前記傾いて延びる部分とを順に改質する。つづいて、ウェットエッチング法を用いて、改質された前記直線部分と改質された前記傾いて延びる部分とを順に除去することによって、前記二つのステップを連続的に行ってもよい。また、前記直線部分をＮＣドリル等の機械的方法で形成して、前記傾いて延びる部分をレーザー法及びウェットエッチング法で形成して、前記二つのステップを非連続的に行ってもよい。
本発明のデバイス実装方法の第三形態では、図６Ａ〜６Ｄを用いて前述したように、前記工程Ｅ３において、前記直線部分が設けられた側の主面を物理的又は化学的手段を用いて研磨することにより、前記基板の厚みを薄くすることができる。また、開口部１５において第２主面１２に露出する前記導体を、研磨によって該第２主面１２とともに平坦化することができる。
前記物理的又は化学的手段としては、前述のデバイス実装方法の第一形態と同様の手段が挙げられる。
また、本発明のデバイス実装方法の第三形態では、前記工程Ｅ１、Ｅ２、Ｅ３、又はＥ４の後に、第１主面１１を物理的又は化学的手段を用いて研磨してもよい。これにより、基板１０の厚みを所望に薄くすることができる。
また、工程Ｅ１及びＥ２の後に削った場合には、その後の工程Ｅ３におけるエッチング処理等の時間と、工程Ｅ４における導体の成膜又は充填等の処理時間を短くすることができる。さらに工程Ｅ４における導体の使用量を減らすことができる。工程Ｅ３の後に削った場合には、その後の工程Ｅ４における導体の成膜又は充填等の処理時間を短くすることができる。さらに工程Ｅ４における導体の使用量を減らすことができる。
上記のようにして製造された本発明に係る貫通配線基板１９では、複数の貫通配線１６をなす各々の貫通孔１３は、第１主面１１及び第２主面１２のうちの少なくとも片方の同一主面側に揃って垂直に開口する直線部分４１ａ及び／又は直線部分４２ａを有する。
また、本発明に係る貫通配線基板１９では、該複数の貫通配線１６をなす各々の貫通孔１３は、第１主面１１及び第２主面１２のうちの少なくとも片方の同一主面側に揃って垂直に開口する同じ長さの直線部分４１ａ及び／又は直線部分４２ａを有することが好ましい。この場合、全ての貫通孔が同一の主面側に同じ長さの直線部分を有するので、基板１０の厚みに変動が生じたとしても、該直線部分をもつ貫通孔と該直線部分が無くなってしまった貫通孔とが、該貫通配線基板１９において混在することが無い。このため、本発明の効果を十分に発揮することができる。
本デバイス実装方法の第三形態によって、前述のデバイス実装方法の第一形態と同様のデバイス実装構造を得ることができる。例えば、図１Ａ〜３，７Ａ〜１０Ｂに示すデバイス実装構造が挙げられる。
また、基板１０の好適な材料、貫通孔１３の好適な形成方法、貫通配線１６の好適な構造、貫通配線１６に用いる好適な導体、該導体の貫通孔１３への好適な充填又は成膜方法、および実装されるデバイス１，２は、前述のデバイス実装方法の第一形態と同様のものが挙げられる。
本発明のデバイス実装方法の第三形態における前記工程Ｅ５では、第１のデバイス１を基板１０の第１主面１１側に配置して第１のデバイス１の電極３を貫通配線１６に接合するとともに、第２のデバイス２を基板１０の第２主面１２側に配置して第２のデバイス２の電極４を貫通配線１６に接合する。これにより、第１のデバイス１の複数の電極３と第２のデバイス２の複数の電極４とを、複数の貫通配線１６を介して電気的に接続することができる。このように接続することができる方法であれば、他の方法を用いてもよい。また、前述のデバイス実装方法の第一形態における工程Ｃ５と同様の方法で行うことができる。
本デバイス実装方法の第三形態により、前記デバイス実装構造（図１２〜１４に示すもの等）が得られる。また、図１５Ａ〜１７Ｃに示すように、流路３１が基板１０の内部に設けられた、デバイス実装構造を前述のデバイス実装方法の第一形態と同様に得ることができる。流路３１は、例えば水などの冷却用流体を流通させる流路として用いられる。その他、流路３１は、ＤＮＡ（核酸）、タンパク質、脂質等の生体溶液を流通させる流路として用いることもできる。
すなわち、流路３１は、貫通配線１６を形成する貫通孔１３の他に、流路３１として用いられる貫通孔を形成する工程Ｅ６において形成される。
ここで、前記工程Ｅ６は、前記工程Ｅ１〜３と並行して行うと、当該貫通配線基板の製造効率を高められる。
本発明は、基板を貫通する貫通配線を有する貫通配線基板を用いてその両面にデバイスを実装するために広く利用することが可能である。
１ 第１のデバイス
２ 第２のデバイス
３，４ 電極
１０ 基板
１１ 第１主面（一方の主面）
１２ 第２主面（他方の主面）
１３ 貫通孔
１４ 第１の開口部
１５ 第２の開口部
１６ 貫通配線
１９，１９’，１９Ａ，１９Ｂ，１９Ｃ 貫通配線基板
３０，３０Ａ，３０Ｂ 流路付き貫通配線基板
３１ 流路
３５，３６ 改質部
４１，４２ 屈曲部
４１ａ，４２ａ 直線部
４３，４６ 改質部

Claims (4)

  1. 基板に形成された貫通孔に導体を充填又は成膜した貫通配線を有する貫通配線基板と、前記基板の一方の主面側に配置された第１のデバイスと、前記基板の他方の主面側に配置された第２のデバイスとを備え、前記第１のデバイスの電極と前記第２のデバイスの電極とが前記貫通配線を介して電気的に接続されているデバイス実装構造であって、
    前記第１のデバイスおよび前記第２のデバイスは、電極配置が互いに異なり、前記貫通配線が形成される前記貫通孔は、前記一方の主面側において前記第１のデバイスの電極と対向する位置に開口した第１の開口部と、前記他方の主面側において前記第２のデバイスの電極と対向する位置に開口した第２の開口部とを有し、
    前記貫通配線の一端は全て、前記第１のデバイスの複数の電極のうちいずれかの電極と電気的に接続されており、
    前記貫通配線の他端は全て、前記第２のデバイスの複数の電極のうちいずれかの電極と電気的に接続されており、
    前記第１のデバイスの複数の電極と前記第２のデバイスの複数の電極とが、複数の前記貫通配線を介して電気的に接続されており、かつ、複数の前記貫通配線の全ての端部が、前記第１のデバイスおよび前記第２のデバイスの複数の電極と整合する位置をなし、
    複数の前記貫通配線をなす各々の前記貫通孔は、屈曲部と、前記屈曲部から前記一方の主面及び前記他方の主面のうち少なくとも片方の主面に対して垂直に揃って開口し、前記基板の厚みの見込まれる変動の大きさよりも長い直線部分と、前記屈曲部から他の片方の主面に対して傾いて延びる部分と、を有することを特徴とするデバイス実装構造。
  2. 前記基板は単体であることを特徴とする請求項１に記載のデバイス実装構造。
  3. 前記直線部分に充填又は成膜された導体と、前記傾いて延びた部分に充填又は成膜される導体とは、一体であることを特徴とする請求項１又は２に記載のデバイス実装構造。
  4. 前記基板には、さらに冷却用流体の流路が設けられていることを特徴とする請求項１〜３のいずれか一項に記載のデバイス実装構造。
JP2011518612A 2009-10-23 2010-08-02 デバイス実装構造 Expired - Fee Related JP5085788B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011518612A JP5085788B2 (ja) 2009-10-23 2010-08-02 デバイス実装構造

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009244396 2009-10-23
JP2009244396 2009-10-23
JP2011518612A JP5085788B2 (ja) 2009-10-23 2010-08-02 デバイス実装構造
PCT/JP2010/063011 WO2011048858A1 (ja) 2009-10-23 2010-08-02 デバイス実装構造およびデバイス実装方法

Publications (2)

Publication Number Publication Date
JP5085788B2 true JP5085788B2 (ja) 2012-11-28
JPWO2011048858A1 JPWO2011048858A1 (ja) 2013-03-07

Family

ID=43900099

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011518612A Expired - Fee Related JP5085788B2 (ja) 2009-10-23 2010-08-02 デバイス実装構造

Country Status (5)

Country Link
US (1) US20120205148A1 (ja)
EP (1) EP2493272A1 (ja)
JP (1) JP5085788B2 (ja)
CN (1) CN102598879A (ja)
WO (1) WO2011048858A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2600411B1 (en) * 2010-07-26 2019-08-21 Hamamatsu Photonics K.K. Method for manufacturing light-absorbing substrate and method for manufacturing die for manufacturing light-absorbing substrate
WO2012014718A1 (ja) * 2010-07-26 2012-02-02 浜松ホトニクス株式会社 インターポーザの製造方法
CN103444271A (zh) * 2011-05-12 2013-12-11 株式会社藤仓 贯通布线基板、电子器件封装以及电子部件
JPWO2012153842A1 (ja) * 2011-05-12 2014-07-31 株式会社フジクラ 貫通配線基板、電子デバイスパッケージ、及び電子部品
TWI649839B (zh) * 2017-03-15 2019-02-01 矽品精密工業股份有限公司 電子封裝件及其基板構造
CN111362227A (zh) * 2018-12-25 2020-07-03 无锡华润矽科微电子有限公司 Mems传感器封装结构
KR20230024413A (ko) 2020-07-29 2023-02-20 교세라 가부시키가이샤 회로 기판 및 프로브 카드
US20220415779A1 (en) * 2021-06-24 2022-12-29 Intel Corporation Angled interconnect using glass core technology

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006303360A (ja) * 2005-04-25 2006-11-02 Fujikura Ltd 貫通配線基板、複合基板及び電子装置
JP2007024551A (ja) * 2005-07-12 2007-02-01 Ngk Spark Plug Co Ltd 中継基板、及びマイクロチップ搭載装置
JP2007096246A (ja) * 2005-08-30 2007-04-12 Kyocera Corp 配線基板およびそれを用いた電子装置
JP2009044065A (ja) * 2007-08-10 2009-02-26 Napura:Kk 基板配線用導電性組成物、回路基板及び電子デバイス
JP2009176926A (ja) * 2008-01-24 2009-08-06 Fujikura Ltd 貫通配線基板及びその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0613755A (ja) * 1992-06-29 1994-01-21 Hitachi Ltd セラミック多層配線基板とその製造方法
JP3785661B2 (ja) * 1995-11-06 2006-06-14 カシオ計算機株式会社 両面配線基板の製造方法および半導体装置の製造方法
JP3967239B2 (ja) * 2001-09-20 2007-08-29 株式会社フジクラ 充填金属部付き部材の製造方法及び充填金属部付き部材
JP3896038B2 (ja) * 2002-05-27 2007-03-22 株式会社東芝 積層型半導体モジュール
JP2005191075A (ja) * 2003-12-24 2005-07-14 Ngk Spark Plug Co Ltd 中継基板及びその製造方法、中継基板付き基板
US7390740B2 (en) * 2004-09-02 2008-06-24 Micron Technology, Inc. Sloped vias in a substrate, spring-like contacts, and methods of making
JP4879536B2 (ja) * 2005-09-13 2012-02-22 株式会社フジクラ 複合基板及びその製造方法、並びに電子装置
US20070080458A1 (en) * 2005-10-11 2007-04-12 Tsuyoshi Ogawa Hybrid module and method of manufacturing the same
JP2007250616A (ja) * 2006-03-14 2007-09-27 Epson Imaging Devices Corp フレキシブル回路基板、フレキシブル回路基板の製造方法、及び電気光学装置、並びに電子機器
DE102006035864B4 (de) * 2006-08-01 2014-03-27 Qimonda Ag Verfahren zur Herstellung einer elektrischen Durchkontaktierung
JP2008159619A (ja) * 2006-12-20 2008-07-10 Shinko Electric Ind Co Ltd 半導体装置
US7804175B2 (en) * 2007-01-31 2010-09-28 Hewlett-Packard Development Company, L.P. Semiconductor structures including conductive vias continuously extending therethrough and methods of making the same
US7910837B2 (en) * 2007-08-10 2011-03-22 Napra Co., Ltd. Circuit board, electronic device and method for manufacturing the same
US8014166B2 (en) * 2008-09-06 2011-09-06 Broadpak Corporation Stacking integrated circuits containing serializer and deserializer blocks using through silicon via

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006303360A (ja) * 2005-04-25 2006-11-02 Fujikura Ltd 貫通配線基板、複合基板及び電子装置
JP2007024551A (ja) * 2005-07-12 2007-02-01 Ngk Spark Plug Co Ltd 中継基板、及びマイクロチップ搭載装置
JP2007096246A (ja) * 2005-08-30 2007-04-12 Kyocera Corp 配線基板およびそれを用いた電子装置
JP2009044065A (ja) * 2007-08-10 2009-02-26 Napura:Kk 基板配線用導電性組成物、回路基板及び電子デバイス
JP2009176926A (ja) * 2008-01-24 2009-08-06 Fujikura Ltd 貫通配線基板及びその製造方法

Also Published As

Publication number Publication date
US20120205148A1 (en) 2012-08-16
CN102598879A (zh) 2012-07-18
EP2493272A1 (en) 2012-08-29
JPWO2011048858A1 (ja) 2013-03-07
WO2011048858A1 (ja) 2011-04-28

Similar Documents

Publication Publication Date Title
JP5085787B2 (ja) デバイス実装構造の製造方法
JP5085788B2 (ja) デバイス実装構造
JP4942857B2 (ja) デバイス実装構造およびデバイス実装方法
JP4585561B2 (ja) 半導体装置の製造方法
TWI585926B (zh) 設有加強層及整合雙路由電路之半導體組體及製作方法
WO2012153839A1 (ja) 貫通配線基板、電子デバイスパッケージ、及び電子部品
JP2012033971A (ja) 貫通配線基板及びその製造方法
CN112786544A (zh) 堆栈式硅封装组件的扇出集成
JP5493660B2 (ja) 機能素子内蔵基板及びその製造方法、並びに電子機器
TWI819134B (zh) 高密度基板及具有其之堆疊矽封裝組件
KR101614856B1 (ko) 반도체 칩의 실장 기판, 이를 갖는 반도체 패키지 및 반도체 패키지의 제조 방법
US20170040247A1 (en) Substrate core with effective through substrate vias and method for making the same
US20120103677A1 (en) Through wiring substrate and manufacturing method thereof
JP2009231635A (ja) 配線基板及びその製造方法、及び半導体装置及びその製造方法
US20140254120A1 (en) Device packaging structure and device packaging method
CN110010593B (zh) 一种三维堆叠系统级封装工艺
WO2012153842A1 (ja) 貫通配線基板、電子デバイスパッケージ、及び電子部品
JP2008078646A (ja) パッケージ用印刷回路基板及びその製造方法
JP2006261382A (ja) 多層配線板及びその製造方法
JP2005191336A (ja) 半導体チップおよびその製造方法
KR20090051997A (ko) 반도체 칩 내장형 인쇄회로기판 및 그의 제조 방법

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120306

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120828

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120905

R151 Written notification of patent or utility model registration

Ref document number: 5085788

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150914

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees