KR20230024413A - 회로 기판 및 프로브 카드 - Google Patents

회로 기판 및 프로브 카드 Download PDF

Info

Publication number
KR20230024413A
KR20230024413A KR1020237001961A KR20237001961A KR20230024413A KR 20230024413 A KR20230024413 A KR 20230024413A KR 1020237001961 A KR1020237001961 A KR 1020237001961A KR 20237001961 A KR20237001961 A KR 20237001961A KR 20230024413 A KR20230024413 A KR 20230024413A
Authority
KR
South Korea
Prior art keywords
substrate
insulating substrate
circuit board
resin
conductors
Prior art date
Application number
KR1020237001961A
Other languages
English (en)
Inventor
히토시 테가
Original Assignee
교세라 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 교세라 가부시키가이샤 filed Critical 교세라 가부시키가이샤
Publication of KR20230024413A publication Critical patent/KR20230024413A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/119—Details of rigid insulating substrates therefor, e.g. three-dimensional details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09445—Pads for connections not located at the edge of the PCB, e.g. for flexible circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672—Superposed layout, i.e. in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits

Abstract

회로 기판은, 배선 도체를 포함하는 절연 기판과, 절연 기판과 상이한 소재의 수지로 구성되고, 절연 기판에 적층된 제 1 수지 기판을 구비한다. 그리고, 제 1 수지 기판은 절연 기판에 대향하는 면으로부터 절연 기판과는 반대측의 면에 걸쳐서 위치하는 복수의 내부 도체를 갖고, 복수의 내부 도체는 절연 기판측의 제 1 수지 기판의 기판면의 수선에 대해서 경서진 부분을 포함하고, 절연 기판측에 있어서의 복수의 내부 도체의 간격보다 절연 기판과는 반대측에 있어서의 복수의 내부 도체의 간격의 쪽이 좁다.

Description

회로 기판 및 프로브 카드
본 개시는 회로 기판 및 프로브 카드에 관한 것이다.
일본 특허공개 2018-186222호 공보에는 수지 기판과 세라믹 기판이 적층되고, 수지 기판에 복수의 프로브 핀이 접속된 프로브 카드가 나타내어져 있다. 수지 기판내에는 복수의 내부 도체가 위치한다. 복수의 내부 도체는 프로브 핀측에서 간격이 좁고, 세라믹 절연 기판측에서 간격이 넓다. 각 내부 도체는 수지 기판을 구성하는 수지절연층의 적층면에 연장되는 박막 도체와, 수지절연층을 관통하는 관통 도체가 계단상으로 조합되어 구성된다.
본 개시에 따른 회로 기판은,
배선 도체를 포함하는 절연 기판과,
상기 절연 기판과 상이한 소재의 수지로 구성되고, 상기 절연 기판에 적층된 제 1 수지 기판을 구비하고,
상기 제 1 수지 기판은,
상기 절연 기판에 대향하는 면으로부터 상기 절연 기판과는 반대측의 면에 걸쳐서 위치하는 복수의 내부 도체를 갖고,
상기 복수의 내부 도체는 상기 대향하는 면의 수선에 대해서 경사진 부분을 포함하고,
상기 절연 기판측에 있어서의 상기 복수의 내부 도체의 간격보다 상기 절연 기판과는 반대측에 있어서의 상기 복수의 내부 도체의 간격의 쪽이 좁다.
본 개시에 따른 프로브 카드는,
상기의 회로 기판과,
상기 회로 기판에 접속된 복수의 프로브 핀을 구비한다.
도 1a는 본 개시의 실시형태 1에 따른 회로 기판 및 프로브 카드를 나타내는 종단면도이다.
도 1b는 본 개시의 실시형태 1에 따른 회로 기판 및 프로브 카드를 나타내는 평면도이다.
도 1c는 본 개시의 실시형태 1에 따른 회로 기판 및 프로브 카드에 있어서의 접합부의 변형예를 나타내는 종단면도이다.
도 2는 본 개시의 실시형태 2에 따른 회로 기판을 나타내는 종단면도이다.
도 3은 본 개시의 실시형태 3에 따른 회로 기판을 나타내는 종단면도이다.
도 4a는 본 개시의 실시형태 4에 따른 회로 기판을 나타내는 종단면도이다.
도 4b는 본 개시의 실시형태 4에 따른 회로 기판을 나타내는 평면도이다.
도 5는 본 개시의 실시형태 5에 따른 회로 기판을 나타내는 종단면도이다.
도 6은 본 개시의 실시형태 6에 따른 회로 기판을 나타내는 종단면도이다.
이하, 본 개시의 각 실시형태에 대해서 도면을 참조해서 상세하게 설명한다.
(실시형태 1)
도 1a는 본 개시의 실시형태 1에 따른 회로 기판 및 프로브 카드를 나타내는 종단면도이다. 도 1b는 본 개시의 실시형태 1에 따른 회로 기판 및 프로브 카드를 나타내는 평면도이다. 도 1c는 본 개시의 실시형태 1에 따른 회로 기판 및 프로브 카드에 있어서의 접합부의 변형예를 나타내는 종단면도이다. 도 1a는 도 1b의 A-A선에 있어서의 단면에 상당한다.
본 개시의 실시형태 1에 따른 프로브 카드(1)는 반도체 웨이퍼(구체적으로는 반도체 웨이퍼 상의 복수의 반도체 소자)의 시험 장치에 내장된 구성부품이다. 프로브 카드(1)는 시험용의 신호 또는 전압을 입출력하는 신호 처리 회로와, 시험 대상의 웨이퍼 사이에 개재되고, 복수의 프로브 핀(61)이 반도체 소자의 전극에 접촉한다. 프로브 카드(1)는 회로 기판(2)과, 회로 기판(2)의 복수의 접속 패드(48)에 접속된 복수의 프로브 핀(61)을 구비한다. 회로 기판(2)은 절연 기판(10)과, 절연 기판(10)에 적층된 수지 기판(30)을 갖는다. 수지 기판(30)은 본 개시에 따른 제 1 수지 기판의 일례에 상당한다.
절연 기판(10)은 복수의 절연층(11)이 적층되어서 구성된다. 각 절연층(11)은 세라믹으로 구성된다. 절연 기판(10)에는 배선 도체(20)가 포함된다. 배선 도체(20)는 절연층(11)의 적층면에 연장되는 솔리드 도체(25) 및 막도체(23)와, 1층 또는 복수층의 절연층(11)을 관통하는 비아 도체(22)를 구비한다. 또한, 배선 도체(20)는 절연 기판(10)의 제 1 기판면(10a)(수지 기판(30)에 대향하는 면)에 위치하는 복수의 접속 패드(21)와, 제 2 기판면(10b)에 위치하는 복수의 외부 단자(24)를 포함한다. 비아 도체(22)는 제 1 기판면(10a), 제 2 기판면(10b)에 대해서 수직인 방향으로 연장된다. 솔리드 도체(25)는 전원전압 또는 접지전압이 공급되는 도체이며, 막도체(23)보다 넓은 영역을 차지한다. 하나의 층에 서로 도통되지 않는 솔리드 도체(25)와 비아 도체(22) 또는 막도체(23)가 있는 경우, 솔리드 도체(25)에 노치가 형성되고, 상기 노치에 비아 도체(22) 및 막도체(23)가 위치한다. 복수의 외부 단자(24), 복수의 막도체(23), 복수의 비아 도체(22), 복수의 솔리드 도체(25), 및, 복수의 접속 패드(21)는 여러가지 패턴으로 접속된다. 배선 도체(20) 중 고주파의 신호가 전송되는 도체는 솔리드 도체(25)가 주위의 층에 배치됨으로써, 임피던스의 정합이 꾀해진다.
수지 기판(30)은 단일의 수지층을 갖는다. 수지층의 소재는 예를 들면 폴리이미드이다. 수지 기판(30)은 복수의 내부 도체(40)와, 복수의 접속 패드(48)를 포함한다.
각 내부 도체(40)는 수지 기판(30)의 제 1 기판면(30a)으로부터 반대측의 제 2 기판면(30b)에 걸쳐서 위치한다. 제 2 기판면(30b)이 절연 기판(10)에 대향한다. 복수의 내부 도체(40)는 제 2 기판면(30b)의 수선에 대해서 경사진 부분을 포함한다. 구체적으로는 각 내부 도체(40)는 제 1 기판면(30a)에 평행한 방향으로 연장되는 평행부를 포함하지 않고, 제 1 단으로부터 반대측의 제 2 단까지 일정한 경사각도로 경사져서 수지층을 관통한다. 복수의 내부 도체(40)는 이웃하는 2개의 내부 도체(40)의 경사각도가 조금씩 상이함으로써, 교차하지 않고, 제 1 기판면(30a)측에 있어서 간격이 좁고, 제 2 기판면(30b)측에 있어서 간격이 넓다.
복수의 접속 패드(48)는 수지 기판(30)의 제 1 기판면(30a)(절연 기판(10)과는 반대측의 면)에 위치한다. 복수의 접속 패드(48)는 각각 복수의 내부 도체(40)에 접속되고, 또한 내부 도체(40)를 통해 절연 기판(10)의 복수의 접속 패드(21)에 각각 전기적으로 접속된다. 복수의 내부 도체(40)의 경사에 의해, 절연 기판(10)의 복수의 접속 패드(21)의 피치를 넓게, 수지 기판(30)의 복수의 접속 패드(48)의 피치를 좁게 할 수 있다.
또한, 도 1a에서는 복수의 내부 도체(40)의 전체가 제 2 기판면(30b)의 수선에 대해서 경사진 예를 나타냈지만, 몇개의 내부 도체(40)가 경사지고(또는 경사진 부분을 포함하고), 다른 몇개의 내부 도체(40)가 경사지지 않는(또는 경사진 부분을 포함하지 않는) 구성이 채용되어도 좋다. 상기의 다른 몇개의 내부 도체(40)는 제 2 기판면(30b)의 수선을 따른 방향으로 연장되는 관통 도체이어도 좋고, 계단상으로 연장되는 도체이어도 좋다.
<회로 기판의 제조 방법>
절연층(11)의 소재에는 예를 들면 산화알루미늄질 소결체, 질화알루미늄질 소결체, 탄화규소질 소결체, 뮬라이트질 소결체 또는 유리 세라믹스 등의 세라믹 소결체를 적용할 수 있다. 절연층(11)의 소재로서 산화알루미늄질 소결체를 적용할 경우, 절연 기판(10)은 다음과 같이 제작할 수 있다. 우선, 산화알루미늄 분말 및 소결 조제 성분이 되는 산화규소 등의 분말을 주성분으로 하는 원료분말을 유기 용제, 바인더와 혼련해서 슬러리로함과 아울러, 이 슬러리를 닥터 블레이드법 또는 립코터법 등의 성형 방법으로 시트상으로 성형해서 절연층(11)이 되는 세라믹 그린시트(이하, 그린 시트라고도 한다)를 제작한다. 다음에 복수의 그린 시트를 적층해서 적층체를 제작한다. 그 후, 이 적층체를 약 1300℃∼1600℃ 정도의 온도에서 소성함으로써 절연 기판(10)을 제작할 수 있다.
배선 도체(20)는 예를 들면, 텅스텐, 몰리브덴, 망간 또는 구리 등의 금속재료, 또는 상기의 금속재료의 합금재료를 도체성분으로서 포함한다. 접속 패드(21), 막도체(23), 외부 단자(24) 및 솔리드 도체(25)는 예를 들면, 텅스텐의 메탈라이즈층인 경우에는 텅스텐의 분말을 유기 용제 및 유기 바인더와 혼합해서 제작한 금속 페이스트를 절연층(11)이 되는 상기 그린 시트의 소정 위치에 스크린 인쇄법 등의 방법으로 인쇄해서 그린 시트와 함께 소성하는 방법으로 제작할 수 있다. 또한, 비아 도체(22)는 상기의 금속 페이스트의 인쇄에 앞서 그린 시트의 소정의 위치에 관통 구멍을 형성하고, 상기와 동일한 금속 페이스트를 이 관통 구멍에 충전해 둠으로써 형성할 수 있다. 접속 패드(21) 및 외부 단자(24)와 같이 노출되는 도체층의 표면에는 1∼10㎛ 정도의 니켈막 및 0.1∼3㎛ 정도의 금막을 순서대로 형성하고, 노출되는 도체층의 표면을 보호함과 아울러, 납재, 땜납 등의 접합성을 높일 수 있다. 니켈막 및 금막은 전해 도금에 의한 도금막 또는 박막으로 제작할 수 있다.
수지 기판(30)은 다음과 같이 제작할 수 있다. 우선, 절연 기판(10)의 접속 패드(21) 상에 복수의 접속 패드(21)로부터 경사져서 연장되는 복수의 내부 도체(40) 및 그 위의 복수의 접속 패드(48)를 3D 프린터를 사용해서 형성한다. 그 후, 복수의 내부 도체(40)의 주위를 채우도록 절연 기판(10)의 제 1 기판면(10a)으로부터 복수의 접속 패드(48)의 높이까지 경화전의 수지를 충전하고, 상기 수지를 경화시킨다. 이러한 공정에 의해, 절연 기판(10)에 일체화된 수지 기판(30)을 제작할 수 있다. 또한, 내부 도체(40)의 형성과 병행해서 수지의 부분도 3D 프린터를 사용해서 형성함으로써 수지 기판(30)을 제작할 수도 있다.
또는 수지 기판(30)은 다음과 같이 제작할 수 있다. 우선, 단일의 수지층을 형성하고, 레이저를 사용해서 수지층에 경사진 복수의 관통 구멍을 형성한다. 다음에 복수의 관통 구멍에 도전성 페이스트를 충전하여 경화시킴으로써 복수의 내부 도체(40)를 형성한다. 또한, 수지층의 제 1 면에 도전성 페이스트를 스크린 인쇄해서 경화시키거나, 또는 박막 성형에 의해 복수의 접속 패드(48)를 형성한다. 또한, 수지층의 반대의 제 2 면에 도전성 페이스트를 스크린 인쇄해서 경화시키거나, 또는 박막 성형에 의해 복수의 접속 패드(49)(도 1c)를 형성한다. 이러한 공정에 의해, 절연 기판(10)과는 별체로 수지 기판(30)을 제작할 수 있다. 또한, 내부 도체(40)에 대해서도 박막 형성(예를 들면 무전해 도금)에 의해 형성할 수도 있다. 그 후, 도 1c에 나타낸 바와 같이, 수지 기판(30)의 복수의 접속 패드(49)와 절연 기판(10)의 복수의 접속 패드(21)를 땜납 등의 도전성 접합재(51)로 접합하고, 수지 기판(30)의 제 2 기판면(30b)과 절연 기판(10)의 제 1 기판면(10a)을 접착제 등의 절연성 접합재(52)로 접합한다. 이러한 공정에 의해, 절연 기판(10)과 수지 기판(30)이 적층된 회로 기판(2)을 제조할 수 있다.
이상과 같이, 실시형태 1의 회로 기판(2)에 의하면, 수지 기판(30)의 내부 도체(40)가 제 2 기판면(30b)의 수선에 대해서 경사진 부분을 포함한다. 그리고, 내부 도체(40)의 경사에 의해, 복수의 내부 도체(40)는 제 2 기판면(30b)측에서 간격이 넓고, 프로브 핀(61)이 접속되는 제 1 기판면(30a)측에서 간격이 좁다. 따라서, 절연 기판(10)의 복수의 접속 패드(21)의 피치를 넓게 해도, 수지 기판(30)을 개재시킴으로써, 좁은 피치로 배열된 복수의 프로브 핀(61)을 절연 기판(10)의 복수의 접속 패드(21)에 각각 전기적으로 접속할 수 있다.
절연 기판(10)의 복수의 접속 패드(21)의 피치를 넓게 할 수 있음으로써, 절연 기판(10)에 있어서는 배선 도체(20)의 설계 자유도가 향상되어 배선 도체(20)의 특성을 향상시킬 수 있다. 예를 들면 고주파 신호를 전송하는 선로, 또는 선로간의 아이솔레이션 특성의 향상이 요구된 선로에 대해서, 주위의 층에 솔리드 도체(25)를 배치해서 선로의 임피던스 정합을 꾀하고, 또한, 아이솔레이션의 요구에 따를 수 있다.
또한, 실시형태 1의 수지 기판(30)에 있어서는 제 1 기판면(30a)측과 제 2 기판면(30b)측에서 복수의 내부 도체(40)의 간격을 변경하는 구조를 내부 도체(40)의 경사에 의해 실현하고 있다. 따라서, 계단상의 내부 도체에 의해 상기의 구조를 실현하는 경우와 비교해서 수지 기판(30)을 얇게 해서 회로 기판(2) 및 프로브 카드(1)의 저배화를 꾀할 수 있다.
또한, 웨이퍼의 시험 장치에서는 웨이퍼에 가열과 냉각을 반복하는 가속 시험이 행해지는 일이 있다. 웨이퍼의 가속 시험이 행해진 경우, 절연 기판(10)과 수지 기판(30)의 열팽창의 차에 기인하는 응력변동이 절연 기판(10)과 수지 기판(30)에 반복해서 가해지게 된다. 그러나, 실시형태 1의 수지 기판(30)에서는 상기의 응력변동에 대해서 내부 도체(40)의 높은 내성이 얻어진다. 또한, 수지 기판(30)은 얇게 할 수 있는 점에서, 상기의 응력변동이 작아지고, 회로 기판(2) 및 프로브 카드(1)의 신뢰성을 보다 향상시킬 수 있다.
(실시형태 2)
도 2는 본 개시의 실시형태 2에 따른 회로 기판을 나타내는 종단면도이다. 실시형태 2에 따른 회로 기판(2A)은 몇개의 내부 도체(40A)의 배선 패턴이 상이한 다른 실시형태 1와 동일하다.
배선 패턴이 상이한 내부 도체(40A)는 제 2 기판면(30b)의 수선에 대해서 경사진 경사부(42)와, 상기 수선을 따른 방향으로 연장되는 수직부(43)를 포함한다. 경사부(42)와 수직부(43)는 하나로 연접된다. 수직부(43)가 절연 기판(10)측에 위치하고, 경사부(42)가 절연 기판(10)의 반대측에 위치해도 좋다. 또한, 수직부(43)는 복수의 내부 도체(40, 40A)의 다발의 중앙에서 멀수록 길어도 좋다. 실시형태 2의 회로 기판(2A)에 의하면, 실시형태 1의 회로 기판(2)과 동일한 효과가 얻어진다. 또한, 실시형태 2의 회로 기판(2A)에 의하면, 수직부(43)를 포함하는 내부 도체(40A)에 의해, 서로 이웃하는 2개의 내부 도체(40, 40A)간의 거리를 크게 취하고, 각 내부 도체(40, 40A)의 아이솔레이션 특성을 향상시킬 수 있다고 하는 효과가 얻어진다.
실시형태 2의 회로 기판(2A)은 실시형태 1에서 나타낸 회로 기판(2)의 제조 방법 중 내부 도체(40, 40A)를 3D 프린터로 형성하는 방법에 의해 제작할 수 있다.
또한, 실시형태 2의 내부 도체(40A)는 1개의 내부 도체(40A)에 1개 또는 복수의 경사부(42)와 1개 또는 복수의 수직부(43)가 포함되는 구성으로 해도 좋다. 경사부(42)와 수직부(43)의 연접부는 완만하게 구부러져 있어도 좋고, 굴곡되어 있어도 좋다.
(실시형태 3)
도 3은 본 개시의 실시형태 3에 따른 회로 기판을 나타내는 종단면도이다. 실시형태 3에 따른 회로 기판(2B)은 몇개의 내부 도체(40B)의 배선 패턴이 상이한 다른 실시형태 1과 동일하다.
배선 패턴이 상이한 내부 도체(40B)는 제 2 기판면(30b)의 수선에 대해서 경사각도가 상이한 제 1 경사부(44)와 제 2 경사부(45)를 포함한다. 제 1 경사부(44)와 제 2 경사부(45)는 하나로 연접된다. 실시형태 3의 회로 기판(2B)에 의하면, 실시형태 1의 회로 기판(2)과 동일한 효과가 얻어진다. 또한, 실시형태 3의 회로 기판(2B)에 의하면, 제 1 경사부(44)와 제 2 경사부(45)를 포함하는 내부 도체(40B)에 의해, 이웃하는 특정 내부 도체(40B, 40B)간의 거리를 크게 취할 수 있다(도 3 중, 화살표로 거리가 커진 부분을 나타낸다). 아이솔레이션 특성을 보다 높이고 싶은 특정 내부 도체(40, 40B)가 있는 경우에 이러한 요구에 대응할 수 있다.
실시형태 3의 회로 기판(2B)은 실시형태 1에서 나타낸 회로 기판(2)의 제조 방법 중, 내부 도체(40, 40B)를 3D 프린터로 형성하는 방법에 의해 제작할 수 있다.
또한, 실시형태 3의 내부 도체(40B)는 경사각도가 연속하지 않는 3개 이상의 경사부가 연접되는 구성으로 해도 좋다. 또한, 실시형태 3의 내부 도체(40B)는 경사각도가 연속되지 않는 복수의 경사부와 수직부(43)가 연접되는 구성으로 해도 좋다. 경사각도가 상이한 부분의 연접부는 완만하게 구부러져 있어도 좋고, 굴곡되어 있어도 좋다. 또한, 내부 도체(40B)는 경사각도가 연속해서 변화되는 부분을 포함하고 있어도 좋다. 또한, 내부 도체(40B)는 제 1 단으로부터 반대측의 제 2 타단까지 경사각도가 연속해서 변화되는 구성이어도 좋다. 상기의 경우, 경사각도가 연속해서 변화되는 범위에 있어서의 일부가 제 1 경사부에 상당하고, 다른 부분이 제 2 경사 부분에 상당한다.
(실시형태 4)
도 4a는 본 개시의 실시형태 4에 따른 회로 기판을 나타내는 종단면도이다. 도 4b는 본 개시의 실시형태 4에 따른 회로 기판을 나타내는 평면도이다. 도 4a는 도 4b의 A-A선에 있어서의 단면에 상당한다. 실시형태 4에 따른 회로 기판(2C)은 평면에서 봤을 때의 수지 기판(30C)의 면적이 평면에서 봤을 때의 절연 기판(10)의 면적보다 작다. 그리고, 제 2 기판면(30b)에 수직인 방향에서 봤을 때 수지 기판(30C)이 절연 기판(10)의 전체 둘레보다 내측에 위치한다. 그 밖의 구성요소는 실시형태 1∼3의 구성과 동일하다. 실시형태 4의 회로 기판(2C)에 의하면, 실시형태 1의 회로 기판(2)과 같은 효과가 얻어진다. 수지 기판(30C)은 본 개시에 따른 제 1 수지 기판의 일례에 상당한다.
회로 기판(2C)의 온도가 변화되었을 때, 절연 기판(10)과 수지 기판(30C) 사이에 열팽창률차에 기인하는 응력이 생긴다. 그러나, 실시형태 4의 회로 기판(2C)에 의하면, 수지 기판(30C)의 수지층의 치수(제 2 기판면(30b)을 따른 2축 방향의 치수)가 작으므로, 상기의 응력이 작아지고, 수지 기판(30C)과 절연 기판(10)의 접합부, 또는 절연 기판(10)의 배선 도체(20)와 수지 기판(30C)의 배선 도체(접속 패드(21)와 내부 도체(40))의 접합부에 있어서, 접합의 신뢰성을 향상시킬 수 있다.
실시형태 4의 수지 기판(30C)의 수지층의 치수(제 2 기판면(30b)을 따른 2축 방향의 치수)를 절연 기판(10)의 제 1 기판면(10a)보다 작게 하는 구성은 후술하는 실시형태에도 적용 가능하다.
(실시형태 5)
도 5는 본 개시의 실시형태 5에 따른 회로 기판을 나타내는 종단면도이다. 실시형태 5에 따른 회로 기판(2D)은 절연 기판(10) 상에 전기소자(71)가 탑재되고, 수지 기판(30)의 수지층이 전기소자(71)를 덮고 있다. 그 밖의 구성요소는 실시형태 1∼실시형태 3과 동일하다. 전기소자(71)로서는 전원전압 또는 접지전압이 공급되는 솔리드 도체(25)에 전기적으로 접속되어서 전원 노이즈 등을 감쇠시키는 콘덴서 또는 코일 등이 적용되어도 좋다. 전기소자(71)는 상방 및 전체 측방이 수지층에 덮여진다.
실시형태 5의 회로 기판(2D)에 의하면, 실시형태 1의 회로 기판(2)과 같은 효과가 얻어진다. 또한, 실시형태 5에 따른 회로 기판(2D)에 의하면, 수지 기판(30)의 수지층을 전기소자(71)의 보호 부재로서 유용할 수 있다. 또한, 회로 기판(2D)으로부터 돌출되지 않고, 절연 기판(10)에 전기소자(71)를 탑재할 수 있으므로, 전기소자(71) 및 회로 기판(2D)이 기계적인 손상을 받을 가능성을 저감할 수 있다고 하는 이점이 얻어진다.
전기소자(71)를 덮는 수지층은 절연 기판(10)에 전기소자(71)가 탑재되고, 또한, 3D 프린터에 의해 내부 도체(40) 등이 형성된 후에 절연 기판(10) 상 및 전기소자(71)의 주위에 경화전의 수지를 충전하고, 수지를 경화시킴으로써 형성할 수 있다. 또는 수지 기판(30)의 수지층에 전기소자(71)가 수용되는 공간을 미리 형 성형에 의해 형성해 두고, 전기소자(71)를 탑재한 절연 기판(10)에 수지 기판(30)을 적층 및 접합함으로써, 수지 기판(30)의 수지층이 전기소자(71)를 덮는 구성을 실현할 수 있다.
(실시형태 6)
도 6은 본 개시의 실시형태 6에 따른 회로 기판을 나타내는 종단면도이다. 실시형태 6의 회로 기판(2E)은 절연 기판(10E)의 제 1 기판면(10a)과 제 2 기판면(10b)의 양쪽에 수지 기판(30, 80E)이 적층되어 있다. 추가된 수지 기판(80E) 및 절연 기판(10E)의 제 2 기판면(10b)측의 구성 이외는 실시형태 1∼3, 5의 구성과 동일하다. 수지 기판(80E)은 본 개시에 따른 제 2 수지 기판의 일례에 상당한다.
절연 기판(10E)은 복수의 외부 단자(24) 대신에 제 2 기판면(10b)에 위치하는 복수의 접속 패드(21E)를 갖는다.
수지 기판(80E)은 단일의 수지층을 갖는다. 수지 기판(80E)에는 복수의 내부 도체(90)와, 복수의 외부 단자(92)가 포함된다. 복수의 내부 도체(90)는 수지 기판(80E)의 제 1 기판면(80a)으로부터 반대의 제 2 기판면(80b)에 걸쳐서 위치한다. 복수의 외부 단자(92)는 수지 기판(80E)의 절연 기판(10E)과는 반대측의 제 2 기판면(80b)에 위치한다. 복수의 외부 단자(92)는 각각 복수의 내부 도체(90)와 접속되고, 또한 내부 도체(90)를 통해 절연 기판(10E)의 복수의 접속 패드(21E)에 전기적으로 접속된다. 수지 기판(80E)은 전원전압이 공급되는 솔리드 도체, 또는 접지되는 솔리드 도체를 포함하지 않는다.
복수의 내부 도체(90)는 실시형태 1∼3의 내부 도체(40, 40A, 40B)에 나타낸 바와 같이, 경사지는 부분을 포함하고 있어도 좋고, 포함하지 않아도 좋다. 복수의 내부 도체(90)는 절연 기판(10E)측의 간격이 좁고, 절연 기판(10E)과는 반대측의 간격이 넓어져도 좋다. 또한, 수지 기판(80E)이 절연 기판(10E)의 하나의 절연층(11) 내의 배선 기능을 대체함으로써, 절연 기판(10E)의 층수가 삭감되어도 좋다.
수지 기판(80E)은 실시형태 1에서 나타낸 수지 기판(30)의 제조 방법과 같은 방법으로 제작할 수 있다.
실시형태 6의 회로 기판(2E)에 의하면, 실시형태 1의 회로 기판(2)과 같은 효과가 얻어진다. 또한, 실시형태 6의 회로 기판(2E)에 의하면, 수지 기판(30, 80E)의 수지층이 절연 기판(10)의 양쪽의 제 1 기판면(10a), 제 2 기판면(10b)에 접합되어 있으므로, 응력에 기인하는 회로 기판(2E)의 휘어짐을 저감할 수 있다. 또한, 절연 기판(10)의 층수를 삭감할 수 있다.
이상, 각 실시형태에 대해서 설명했다. 그러나, 본 개시의 회로 기판 및 프로브 카드는 상기 실시형태에 한정되는 것은 아니다. 예를 들면, 상기 실시형태의 회로 기판(2, 2A∼2E)은 실시형태 1에서 나타낸 프로브 카드의 회로 기판으로서 이용할 수 있지만, 프로브 카드에 이용하는 것에 한정되지 않고, 예를 들면 협피치로 배열된 복수의 외부 단자를 갖는 플립칩 또는 전자소자가 실장되는 회로 기판에 적용해도 좋다. 또한, 실시형태 6의 회로 기판(2E)은 상기의 플립칩, 전자소자 등이 양면에 실장되는 양면 실장 기판에 적용할 수 있다. 그 외, 절연 기판의 내부구조, 절연층의 소재, 수지 기판의 수지층의 소재 등, 실시형태에서 나타낸 세부는 적당히 변경 가능하다.
(산업상의 이용 가능성)
본 개시는 회로 기판 및 프로브 카드에 이용할 수 있다.
1 프로브 카드
2, 2A∼2E 회로 기판
10, 10E 절연 기판
10a 제 1 기판면
10b 제 2 기판면
11 절연층
20 배선 도체
21, 21E 접속 패드
22 비아 도체
23 막도체
24 외부 단자
25 솔리드 도체
30, 30C 수지 기판(제 1 수지 기판)
30a 제 1 기판면
30b 제 2 기판면
40, 40A, 40B 내부 도체
42 경사부
43 수직부
44 제 1 경사부
45 제 2 경사부
48 접속 패드
49 접속 패드
51 도전성 접합재
52 절연성 접합재
61 프로브 핀
71 전기소자
80E 수지 기판(제 2 수지 기판)
80a 제 1 기판면
80b 제 2 기판면
90 내부 도체
92 외부 단자

Claims (8)

  1. 배선 도체를 포함하는 절연 기판과,
    상기 절연 기판과 상이한 소재의 수지로 구성되고, 상기 절연 기판에 적층된 제 1 수지 기판을 구비하고,
    상기 제 1 수지 기판은,
    상기 절연 기판에 대향하는 면으로부터 상기 절연 기판과는 반대측의 면에 걸쳐서 위치하는 복수의 내부 도체를 갖고,
    상기 복수의 내부 도체는 상기 대향하는 면의 수선에 대해서 경사진 부분을 포함하고,
    상기 절연 기판측에 있어서의 상기 복수의 내부 도체의 간격보다 상기 절연 기판과는 반대측에 있어서의 상기 복수의 내부 도체의 간격의 쪽이 좁은 회로 기판.
  2. 제 1 항에 있어서,
    상기 복수의 내부 도체 중 적어도 하나에는 상기 수선을 따른 방향으로 연장되는 수직부가 포함되는 회로 기판.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 복수의 내부 도체 중 적어도 하나에는 서로 경사각도가 상이한 제 1 경사부 및 제 2 경사부가 포함되는 회로 기판.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 복수의 내부 도체는 상기 대향하는 면에 대해서 평행하게 연장되는 평행부를 포함하지 않는 회로 기판.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 수선을 따른 방향에서 볼 때 상기 제 1 수지 기판이 상기 절연 기판의 전체 둘레보다 내측에 위치하는 회로 기판.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 절연 기판의 상기 제 1 수지 기판측에 전기소자가 탑재되고,
    상기 제 1 수지 기판이 상기 전기소자를 덮고 있는 회로 기판.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 절연 기판과 상이한 소재의 수지로 구성되고, 상기 제 1 수지 기판과는 반대측에서 상기 절연 기판에 적층된 제 2 수지 기판을 더 구비하고,
    상기 제 2 수지 기판은 상기 절연 기판측으로부터 반대측에 걸쳐서 위치하는 복수의 내부 도체를 포함하는 회로 기판.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 기재된 회로 기판과,
    상기 회로 기판에 접속된 복수의 프로브 핀을 구비하는 프로브 카드.
KR1020237001961A 2020-07-29 2021-07-28 회로 기판 및 프로브 카드 KR20230024413A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020127820 2020-07-29
JPJP-P-2020-127820 2020-07-29
PCT/JP2021/027932 WO2022025128A1 (ja) 2020-07-29 2021-07-28 回路基板及びプローブカード

Publications (1)

Publication Number Publication Date
KR20230024413A true KR20230024413A (ko) 2023-02-20

Family

ID=80035668

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237001961A KR20230024413A (ko) 2020-07-29 2021-07-28 회로 기판 및 프로브 카드

Country Status (4)

Country Link
US (1) US20230266363A1 (ko)
JP (1) JPWO2022025128A1 (ko)
KR (1) KR20230024413A (ko)
WO (1) WO2022025128A1 (ko)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6459039B1 (en) * 2000-06-19 2002-10-01 International Business Machines Corporation Method and apparatus to manufacture an electronic package with direct wiring pattern
JP4365108B2 (ja) * 2003-01-08 2009-11-18 浜松ホトニクス株式会社 配線基板、及びそれを用いた放射線検出器
JP2007096246A (ja) * 2005-08-30 2007-04-12 Kyocera Corp 配線基板およびそれを用いた電子装置
JP2007123595A (ja) * 2005-10-28 2007-05-17 Nec Corp 半導体装置及びその実装構造
JP2008275409A (ja) * 2007-04-27 2008-11-13 Alps Electric Co Ltd プローブカード
WO2011048858A1 (ja) * 2009-10-23 2011-04-28 株式会社フジクラ デバイス実装構造およびデバイス実装方法
US8372741B1 (en) * 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
JP6455022B2 (ja) * 2014-08-22 2019-01-23 大日本印刷株式会社 プローブカード及びそれを用いた半導体装置の製造方法
WO2017057542A1 (ja) * 2015-09-30 2017-04-06 株式会社村田製作所 プローブカード用積層配線基板およびこれを備えるプローブカード

Also Published As

Publication number Publication date
JPWO2022025128A1 (ko) 2022-02-03
WO2022025128A1 (ja) 2022-02-03
US20230266363A1 (en) 2023-08-24

Similar Documents

Publication Publication Date Title
US9903887B2 (en) Wiring board for device testing
US11510315B2 (en) Multilayer substrate, interposer, and electronic device
CN110622300A (zh) 电子部件搭载用基板、电子装置以及电子模块
CN107785327B (zh) 电子部件搭载用基板、电子装置以及电子模块
US10985098B2 (en) Electronic component mounting substrate, electronic device, and electronic module
KR20190100037A (ko) 검사장치용 배선기판
JP5627391B2 (ja) 多数個取り配線基板
KR20230024413A (ko) 회로 기판 및 프로브 카드
JP6680521B2 (ja) 電子装置
JP4817835B2 (ja) 配線基板
JP2013207204A (ja) 配線母基板
JP6959785B2 (ja) 回路基板、電子部品および電子モジュール
JP2005136232A (ja) 配線基板
JP3911466B2 (ja) 電子部品搭載基板および電子部品搭載構造体
US10388628B2 (en) Electronic component package
JP5078441B2 (ja) 電子部品収納用パッケージ、複数個取り電子部品収納用パッケージ及び電子装置、並びにこれらの判別方法
CN111033771A (zh) 电子部件搭载用基板、电子装置及电子模块
JP2013182909A (ja) 電子部品搭載用多数個取り基板
WO2024024945A1 (ja) 回路基板、半導体装置及び電子モジュール
JP7397595B2 (ja) 配線基体および電子装置
JP4889401B2 (ja) 電子部品収納用パッケージおよび複数個取り電子部品収納用パッケージ、ならびに電子装置
JP7433766B2 (ja) 回路基板、電子部品および電子モジュール
JP4733061B2 (ja) 複数個取り配線基台、配線基台および電子装置、ならびに複数個取り配線基台の分割方法
JP4986500B2 (ja) 積層基板、電子装置およびこれらの製造方法。
JP3466398B2 (ja) 配線基板とその製造方法