KR20190100037A - 검사장치용 배선기판 - Google Patents
검사장치용 배선기판 Download PDFInfo
- Publication number
- KR20190100037A KR20190100037A KR1020190016214A KR20190016214A KR20190100037A KR 20190100037 A KR20190100037 A KR 20190100037A KR 1020190016214 A KR1020190016214 A KR 1020190016214A KR 20190016214 A KR20190016214 A KR 20190016214A KR 20190100037 A KR20190100037 A KR 20190100037A
- Authority
- KR
- South Korea
- Prior art keywords
- resin
- substrate
- base
- tile
- ceramic
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/114—Pad being close to via, but not surrounding the via
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
- G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
- H05K1/032—Organic insulating material consisting of one material
- H05K1/0346—Organic insulating material consisting of one material containing N
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0154—Polyimide
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/04—Assemblies of printed circuits
- H05K2201/041—Stacked PCBs, i.e. having neither an empty space nor mounted components in between
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09027—Non-rectangular flat PCB, e.g. circular
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10378—Interposers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Inorganic Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(과제) 소형화할 수 있고, 또한 고정밀도의 도전 경로를 내부에 형성하고, 표면 패드끼리의 사이를 좁게 할 수 있고, 안정한 임피던스 정합을 가지는 복수의 타일 기판을 구비한 검사장치용 배선기판을 제공한다.
(해결수단) 베이스 기판(2)과 복수의 타일 기판(10a)을 구비하되, 상기 타일 기판(10a)은, 양측에 위치하는 상면(12) 및 하면(13)을 가지고 있고, 복수의 세라믹층(s1∼s4)으로 이루어지고, 또한 상면(12)에 형성한 복수의 상면 접속단자(14) 및 하면(13)에 형성한 복수의 하면 접속단자(15)와, 상면 접속단자(14)와 하면 접속단자(15)의 사이를 도통하는 복수의 관통 도체(16)를 가지는 세라믹 기판부(11)와; 상기 세라믹 기판부(11)의 상면(12) 측에 적층되며, 또한 양측에 위치하는 수지 표면(21a) 및 수지 이면(22a)을 가지는 복수의 수지층(j1∼j4)과, 수지 표면(21a)에 형성된 복수의 상기 프로브용 패드(23)와, 수지층(j1∼j4)끼리의 층간에 형성된 복수의 내층 배선(25a)과, 어느 하나의 상기 내층 배선(25a)을 통해서 프로브용 패드(23)와 상면 접속단자(14)의 사이를 도통하는 복수의 도전 경로(24a)를 구비한 제 1 수지 기판부(20a);로 이루어지는 검사장치용 배선기판(1).
(해결수단) 베이스 기판(2)과 복수의 타일 기판(10a)을 구비하되, 상기 타일 기판(10a)은, 양측에 위치하는 상면(12) 및 하면(13)을 가지고 있고, 복수의 세라믹층(s1∼s4)으로 이루어지고, 또한 상면(12)에 형성한 복수의 상면 접속단자(14) 및 하면(13)에 형성한 복수의 하면 접속단자(15)와, 상면 접속단자(14)와 하면 접속단자(15)의 사이를 도통하는 복수의 관통 도체(16)를 가지는 세라믹 기판부(11)와; 상기 세라믹 기판부(11)의 상면(12) 측에 적층되며, 또한 양측에 위치하는 수지 표면(21a) 및 수지 이면(22a)을 가지는 복수의 수지층(j1∼j4)과, 수지 표면(21a)에 형성된 복수의 상기 프로브용 패드(23)와, 수지층(j1∼j4)끼리의 층간에 형성된 복수의 내층 배선(25a)과, 어느 하나의 상기 내층 배선(25a)을 통해서 프로브용 패드(23)와 상면 접속단자(14)의 사이를 도통하는 복수의 도전 경로(24a)를 구비한 제 1 수지 기판부(20a);로 이루어지는 검사장치용 배선기판(1).
Description
본 발명은, 예를 들면 실리콘 웨이퍼의 표면을 따라서 형성된 다수의 전자부품의 전기적 특성을 개별적으로 검사하기 위한 검사장치에 이용하는 배선기판에 관한 것이다.
예를 들면, 직경이 약 30㎝인 실리콘 웨이퍼의 표면을 따라서 형성된 다수의 전자부품의 전기적 특성을 개별적으로 검사하기 위해서, 평면에서 볼 때에 상기 실리콘 웨이퍼와 대응하는 큰 전자 컴포넌트 기판(더 큰 절연기판)의 표면에, 다수의 상기 전자부품(1칩)과 개별적으로 대응하는 다수의 타일 기판을 적층한 프로브 카드에 이용하는 접촉자 담체(타일)가 제안되어 있다(예를 들면, 특허문헌 1의 도 7 및 그 설명을 참조).
그러나, 상기 타일 기판은 세라믹 등의 절연재로 이루어져 있기 때문에, 상기 타일 기판의 내부에 형성되는 내층 배선이나 비아 도체 등의 도전 경로가 굵어지기 쉽다. 또, 상기 타일 기판의 표면에 형성되는 표면 패드끼리의 간격을 형성할 경우에도 세라믹을 소성할 때의 소성 수축을 고려할 필요가 있기 때문에, 극히 좁은 간격으로 형성하는 것이 곤란하다. 그 결과, 상기 타일 기판에 고정밀도의 도전 경로를 형성하기 어렵고, 또한 임피던스 정합도 불안정하게 되기 쉽다. 그렇기 때문에, 상기 타일 기판의 표면 상에 자립(自立)되고 또한 검사해야 할 전자부품에 대해서 전기적으로 접촉하는 복수의 상호 접촉요소를 통한 정밀도가 높은 검사를 할 수 없는 경우가 생길 수 있다는 문제가 있었다.
본 발명은 배경기술에서 설명한 문제점을 해결하여, 전체를 소형화할 수 있고, 또한 고정밀도의 도전 경로를 내부에 형성하고, 표면 패드끼리의 배치 간격을 좁게 형성할 수 있고, 안정한 임피던스 정합을 가지는 복수의 타일 기판을 구비한 검사장치용 배선기판을 확실하게 제공하는 것을 과제로 한다.
본 발명은 상기한 과제를 해결하기 위해서, 평면에서 볼 때에 비교적 큰 베이스 기판의 베이스 표면 상에 탑재하는 복수의 타일 기판을, 복수의 프로브용 패드를 가지는 표면 측을 복수의 수지층을 적층한 수지 기판부와 이 수지 기판부의 수지 이면 측에 적층하는 세라믹 기판부에 의해서 구성하는 것에 착안하여 이루어진 것이다.
즉, 본 발명의 검사장치용 배선기판(청구항 1)은, 절연재(c1∼c4)로 이루어지며, 양측에 위치하는 베이스 표면(3) 및 베이스 이면(2)을 가지고 있고, 또한 상기 베이스 표면(3)에 형성한 복수의 베이스 표면 단자(5)와 상기 베이스 이면(2)에 형성한 복수의 베이스 이면 단자(6)의 사이를 도통하는 복수의 도전 경로(7)를 가지는 단일의 베이스 기판(2)과, 상기 베이스 기판(2)에 있어서의 상기 베이스 표면 단자(5) 위에 탑재되며, 양측에 위치하는 표면(21a) 및 이면(13)을 가지고 있고, 또한 상기 표면(21a)에 형성한 복수의 프로브용 패드(23)와 상기 이면(13)에 형성한 복수의 이면 접속단자(15)를 포함하는 복수의 타일 기판(10a)을 구비한 검사장치용 배선기판(1)으로서, 상기 타일 기판(10a)은, 양측에 위치하는 상면(12) 및 하면(13)을 가지고 있고, 단층 또는 복수의 세라믹층(s1∼s4)으로 이루어지고, 또한 상기 상면(12)에 형성한 복수의 상면 접속단자(14) 및 상기 하면(13)에 형성한 복수의 하면 접속단자(15)와, 상기 상면 접속단자(14)와 하면 접속단자(15)의 사이를 도통하는 복수의 관통 도체(16)를 가지는 세라믹 기판부(11)와; 상기 세라믹 기판부(11)의 상기 상면(12) 측에 적층되며, 또한 양측에 위치하는 수지 표면(21a) 및 수지 이면(22a)을 가지는 복수의 수지층(j1∼j4)과, 상기 수지 표면(21a)에 형성된 복수의 상기 프로브용 패드(23)와, 상기 수지층(j1∼j4)끼리의 층간에 형성된 복수의 내층 배선(25a)과, 어느 하나의 상기 내층 배선(25a)을 통해서 상기 프로브용 패드(23)와 상기 상면 접속단자(14)의 사이를 도통하는 복수의 도전 경로(24a)를 구비한 제 1 수지 기판부(20a);로 이루어지는 것을 특징으로 한다.
또한, 상기 타일 기판(10a)의 표면(21a)과 상기 제 1 수지 기판부(20a)의 수지 표면(21a)은 같은 면이고, 상기 타일 기판(10a)의 이면(13)과 상기 세라믹 기판부(11)의 하면(13)은 같은 면이다.
상기 검사장치용 배선기판은 이하의 효과 (1), (2)를 가지고 있다.
(1) 상기 타일 기판은, 상기 세라믹 기판부와; 이 세라믹 기판부의 상면 측에 적층되며, 복수의 수지층 및 이 수지층 간에 형성된 복수의 내층 배선과, 수지 표면에 형성된 복수의 프로브용 패드와, 이 프로브용 패드와 상기 세라믹 기판부의 상면에 형성한 복수의 상면 접속단자의 사이를 도통하는 복수의 도전 경로를 가지는 제 1 수지 기판부;에 의해서 구성되어 있다. 그렇기 때문에, 상기 제 1 수지 기판부에서는 세라믹과 같은 소성 수축을 고려할 필요가 없으며, 제 1 수지 기판부 내에는 선폭이 비교적 좁은 복수의 내층 배선이 극히 좁은 간격으로 정밀도 좋게 배선되어 있기 때문에, 상기 프로브용 패드로의 급전이나 상기 프로브용 패드에서의 검사전류를 안정한 임피던스 정합에 의해서 세라믹 기판부 측에 송전하는 것이 가능하게 된다. 또한, 상기 프로브용 패드끼리의 배치 간격을 극히 좁게 형성하는 것도 가능하게 된다. 따라서, 전체가 소형이고, 고정밀도이고 또한 임피던스 정합이 안정한 내층 배선을 가지며, 또한 프로브용 패드를 극히 좁은 간격으로 배치한 복수의 타일 기판을 구비한 검사장치용 배선기판을 제공할 수 있다.
(2) 상기 타일 기판은 상기 세라믹 기판부와 제 1 수지 기판부를 적층한 복합 기판이고, 당해 타일 기판 전체의 강도는 세라믹 기판부에 의해서 보증되어 있기 때문에, 복수의 세라믹 기판부와 이것과 같은 개수의 제 1 수지 기판부를 1개의 멀티 취득 형태로 비교적 용이하게 제작할 수 있음과 아울러, 개편화(個片化)한 개개의 타일 기판의 강도를 확실하게 보증할 수 있다. 따라서, 개개의 타일 기판의 장착이나 제거가 용이한 검사장치용 배선기판을 제공하는 것이 가능하게 된다.
또한, 상기 베이스 기판을 구성하는 절연재는 세라믹 또는 수지의 어느 하나이고, 이러한 절연재의 층을 복수 적층하여 형성되어 있다.
또, 상기 베이스 기판은 평면에서 볼 때에 원형 혹은 팔각형 이상의 정다각형 또는 변형 다각형을 이루는 상기 베이스 표면 및 베이스 이면을 가지고 있다.
또한, 상기 베이스 기판의 내부에 위치하는 도통 경로는, 상기 베이스 표면 단자와 베이스 이면 단자의 사이를 당해 베이스 기판의 두께방향을 따라서 관통하는 비아 도체(그 중간에 개재하는 랜드를 포함한다)로 이루지거나 혹은 이 비아 도체와 그 중간에 접속된 임의의 개수의 내층 배선으로 이루어진다.
또, 상기 타일 기판을 구성하는 상기 세라믹 기판부는, 예를 들면 유리-세라믹 등의 저온 동시 소성 세라믹 혹은 예를 들면 알루미나 등의 고온 동시 소성 세라믹으로 이루어진다.
또한, 상기 타일 기판의 상기 수지 기판부를 구성하는 복수의 수지층은, 예를 들면 내열성이 뛰어난 폴리이미드(PI)로 이루어지는 복수의 필름을 적층한 것, 혹은 수지 페이스트를 도포한 복수의 수지 도포층을 적층한 것으로 이루어진다.
또, 상기 세라믹 기판부의 상면 및 하면에 형성되는 상기 상면 접속단자와 하면 접속단자는 예를 들면 구리나 은으로 이루어지며, 세라믹층과 동시 소성된다.
또한, 상기 세라믹 기판부의 내부에 형성하는 상기 관통 도체는, 이 세라믹 기판부의 상면과 하면의 사이를 관통하는 비아 도체로 이루어지거나 혹은 이 비아 도체와 그 중간에 배치되는 랜드 또는 내층 배선으로 이루어지고, 이것들은 구리 또는 은 혹은 이것들의 어느 일방을 베이스로 하는 구리 합금 또는 은 합금으로 이루어진다.
또한, 상기 제 1 수지 기판부의 수지 표면에 형성하는 상기 프로브용 패드, 상기 내층 배선 및 주로 비아 도체로 이루어지는 상기 도전 경로는 구리 또는 은 혹은 이것들의 어느 일방을 베이스로 하는 상기한 바와 같은 합금으로 이루어진다.
또, 본 발명에는, 상기 세라믹 기판부(11)의 하면(13) 측에는, 당해 하면(13) 측에 적층되며, 또한 양측에 위치하는 제 2 수지 표면(21b) 및 제 2 수지 이면(22b)을 가지는 복수의 제 2 수지층(s5∼s8)과, 상기 제 2 수지 표면(21b)에 형성된 복수의 제 2 수지 표면 접속단자(27)와, 상기 제 2 수지층(s5∼s8)끼리의 층간에 형성된 복수의 제 2 내층 배선(25b)과, 어느 하나의 제 2 내층 배선(25a)을 통해서 상기 제 2 수지 표면 접속단자(27)와 상기 하면 접속단자(15)의 사이를 도통하는 복수의 도전 경로(24b)를 구비한 제 2 수지 기판부(20b)를 가지고 있는 검사장치용 배선기판(청구항 2)도 포함된다.
상기 검사장치용 배선기판에 의하면, 이하의 효과 (3)을 더 얻을 수 있다.
(3) 상기 타일 기판은, 상기 세라믹 기판부의 상면 측에 상기 제 1 수지 기판부가 적층되고 또한 상기 세라믹 기판부의 하면 측에 상기 제 2 수지 기판부가 적층되어 있기 때문에, 제작시에 있어서의 멀티 취득 형태나 개편화된 개개의 타일 기판에 있어서의 두께방향을 따르는 열적 불균형에 의한 두께방향의 휘어짐이 억제되어 있다. 따라서, 평탄한 표면을 가지는 복수의 타일 기판을 상기 베이스 기판의 베이스 표면 위에 탑재한 검사장치용 배선기판으로 되어 있다.
또한, 상기 제 1 및 제 2 수지 기판부를 상기 세라믹 기판부의 상면 측과 하면 측의 쌍방에 적층하는 형태에 있어서, 제 1 수지 기판부와 제 2 수지 기판부의 사이에 있어서의 수지층의 층수와 개개의 수지층의 두께는, 상기 타일 기판의 휨어짐을 억제하는 관점에서 상면 측 및 하면 측이 모두 선대칭이거나 거의 선대칭인 것이 추천된다.
또한, 본 발명에는, 복수의 상기 타일 기판(10a, 10b)은 평면에서 볼 때에 직사각형 형상을 이루고, 평면에서 볼 때에 상기 베이스 기판(2)의 베이스 표면(3) 상에 있어서 서로 인접하게 탑재되어 있는 검사장치용 배선기판(청구항 3)도 포함된다.
이것에 의하면, 상기한 효과에 더하여 이하의 효과 (4)를 더 얻을 수 있다.
(4) 상기한 효과 (1), (2)를 가지거나 혹은 상기한 효과 (1) 내지 (3)을 병유함과 아울러, 다수의 피검사 전자부품의 전기적 특성을 개별적으로 고정밀도로 또한 효율 좋게 검사할 수 있다.
또한, 상기 "인접"에는 타일 기판끼리의 측면이 접촉하여 배치되어 있는 형태 외에, 상기 측면끼리가 소정의 간격을 두고서 배치되어 있는 형태도 포함되어 있다.
또, 본 발명에는, 상기 베이스 기판(2)의 베이스 표면(3)에 형성한 복수의 상기 베이스 표면 단자(5)와 상기 타일 기판(10a)의 상기 이면(13)에 형성된 복수의 상기 이면 접속단자(15) 혹은 상기 타일 기판(10b)의 상기 제 2 수지 표면(21b)에 형성된 제 2 수지 표면 접속단자(27)는 개별적으로 땜납(29)을 통해서 전기적으로 접속되어 있는 검사장치용 배선기판(청구항 4)도 포함된다.
이것에 의하면, 상기한 효과 (4)를 보다 확실하게 얻는 것이 가능하게 된다.
또한, 본 발명에는, 상기 타일 기판(10a, 10b)에 있어서의 상기 제 1 수지 기판부(20a)의 수지 표면(21a)에 형성된 복수의 상기 프로브용 패드(23)의 상면 마다에는 프로브 핀(28)이 세워지게 형성되어 있는 검사장치용 배선기판(청구항 5)도 포함된다.
이것에 의하면, 상기한 효과 (4)를 한층더 확실하게 얻는 것이 가능하게 된다.
도 1(A)는 본 발명에 의한 일 형태의 검사장치용 배선기판을 나타내는 부분 평면도, 도 1(B)는 도 1(A)의 B-B선을 따르는 부분 수직 단면도, 도 1(C)는 도 1(B)의 일점쇄선으로 나타낸 C부분의 확대도, 도 1(D)는 도 1(C)의 화살표 D를 따르는 1타일 기판의 평면도.
도 2는 도 1에 나타낸 1개의 타일 기판과 그 탑재부 부근을 나타내는 수직 단면도.
도 3은 상기 타일 기판의 응용형태와 그 탑재부 부근을 나타내는 수직 단면도.
도 2는 도 1에 나타낸 1개의 타일 기판과 그 탑재부 부근을 나타내는 수직 단면도.
도 3은 상기 타일 기판의 응용형태와 그 탑재부 부근을 나타내는 수직 단면도.
이하, 본 발명을 실시하기 위한 형태에 대해서 설명한다.
도 1(A)는 본 발명에 의한 일 형태의 검사장치용 배선기판(1)을 나타내는 부분 평면도, 도 1(B)은 도 1(A)의 B-B선을 따르는 부분 수직 단면도이다.
상기 검사장치용 배선기판(1)(이하, 단지 "배선기판(1)"이라 한다)은, 도 1(A) 및 도 1(B)에 나타내는 바와 같이, 평면에서 볼 때에 원형이고 또한 양측에 위치하는 베이스 표면(3) 및 베이스 이면(4)을 가지고 있으며 전체가 원반 형상인 베이스 기판(2)과, 이 베이스 기판(2)의 베이스 표면(3) 상에 있어서, 평면에서 볼 때에 서로 인접하게 탑재되어 있는 복수의 타일 기판(10a)을 구비하고 있다. 이 타일 기판(10a)은 평면에서 볼 때에 긴 변이 약 10∼15mm이고 또한 짧은 변이 약 5∼7mm인 장방형(직사각형)을 이루고 있다.
상기 베이스 기판(2)은 도 1(C)에 예시한 바와 같이 복수의 세라믹층(절연재)(c1∼c4)을 적층하여 이루어지며, 상기 베이스 표면(3)에 형성한 복수의 베이스 표면 단자(5)와, 상기 베이스 이면(4)에 형성한 복수의 베이스 이면 단자(6)와, 상기 베이스 표면 단자(5)와 베이스 이면 단자(6)의 사이를 개별적으로 도통하는 복수의 도통 경로(7)를 가지고 있다. 이 도통 경로(7)는, 도 1(C)에 예시한 바와 같이 상기 세라믹층(c1∼c4)을 두께방향을 따라서 개별적으로 관통하는 복수의 비아 도체(8)와, 이 비아 도체(8)끼리의 사이에 또한 상기 세라믹층(c1∼c4)의 층간에 배치된 복수의 랜드(9) 혹은 내층 배선(9)에 의해서 구성되어 있다.
또한, 상기 베이스 표면(3) 및 베이스 이면(4)의 평면에서 볼 때의 직경은 검사해야 할 실리콘 웨이퍼의 직경과 같거나 이것보다 약간 크다.
또, 상기 세라믹층(c1∼c4)은 예를 들면 주로 알루미나로 이루어진다.
또한, 상기 베이스 표면 단자(5), 베이스 이면 단자(6), 비아 도체(8) 및 랜드(9) 내지 내층 배선(9)은 예를 들면 주로 텅스텐(이하, 단지 "W"로 약기한다) 혹은 몰리브덴(이하, 단지 "Mo"으로 약기한다)으로 이루어진다.
또한, 상기 베이스 표면 단자(5)와 베이스 이면 단자(6)의 외부로 노출되는 노출면에는 전해 금속 도금에 의한 니켈막 및 금막이 순차적으로 피복되어 있다.
한편, 상기 타일 기판(10a)은, 도 1(C)에 예시한 바와 같이, 상기 베이스 기판(2)에 있어서의 복수의 베이스 표면 단자(5) 상에 걸쳐지게 탑재되며, 상기 베이스 기판(2) 측에 위치하는 세라믹 기판부(11)와, 이 세라믹 기판부(11)의 상면(외측)(12) 측에 적층된 제 1 수지 기판부(20a)에 의해서 구성되어 있다.
상기 제 1 수지 기판부(20a)의 수지 표면(21a)에는, 도 1(D)에 예시한 바와 같이, 평면에서 볼 때에 가로 세로 합계 24개(복수)의 프로브용 패드(23)가 격자형상으로 배치되어 있다. 또한, 이 복수의 프로브용 패드(23)는, 평면에서 볼 때에 갈지자 형상 혹은 체크무늬를 형성하도록 배치하여도 좋다.
도 2는 1개의 타일 기판(10a)과 그 탑재부 부근을 나타내는 수직 단면도이다. 이 타일 기판(10a)의 세라믹 기판부(11)는 도 2에 나타내는 바와 같이 복수의 세라믹층(s1∼s4)을 적층하여 이루어지며, 평면에서 볼 때에 장방형을 이루고 또한 양측에 위치하는 상면(12) 및 하면(13)을 가진다. 또한, 이 세라믹 기판부(11)의 하면(13)은 상기 타일 기판(10a)의 이면(13)도 겸하고 있다.
상기 세라믹층(s1∼s4)의 층간 마다에는 복수의 내층 배선(18, 19)이 형성되어 있고, 최상층의 세라믹층(s1)이 가지는 상면(12)에는 복수의 상면 접속단자(14)가 형성되어 있다. 또한, 최하층의 세라믹층(c4)이 가지는 하면(13)에는 복수의 하면 접속단자(15)가 형성되어 있다. 이 하면 접속단자(15)는, 도 2에 나타내는 바와 같이, 상기 베이스 기판(2)의 베이스 표면 단자(5)와 개별적으로 땜납(29)을 통해서 전기적으로 접속된다. 이 땜납(29)은 예를 들면 Au-Sn계 합금으로 이루어진다.
도 2에 나타내는 바와 같이, 상기 상면 접속단자(14)와 하면 접속단자(15)의 사이에는 상기 세라믹층(s1∼s4)을 개별적으로 또한 두께방향을 따라서 관통하는 복수의 비아 도체(17)와 이것들 사이에 배치된 상기 내층 배선(18, 19)으로 구성된 복수의 관통 도체(16)가 형성되어 있다.
또한, 상기 세라믹층(s1∼s4)은 예를 들면 유리-세라믹과 같은 저온 동시 소성 세라믹으로 이루어진다. 또, 상기 상면 접속단자(14), 하면 접속단자(15), 비아 도체(17) 및 내층 배선(18, 19)은 주로 구리 혹은 은으로 이루어진다.
또한, 상기 내층 배선(18)의 일부 또는 전부는 랜드로 하여도 좋다.
또한, 적어도 상기 내층 배선(19)은 평면에서 볼 때의 선폭이 약 50㎛이다.
상기 타일 기판(10a)의 제 1 수지 기판부(20a)는 도 2에 나타내는 바와 같이 복수의 수지층(j1∼j4)을 적층하여 이루어지며, 평면에서 볼 때에 장방형을 이루고 또한 양측에 위치하는 수지 표면(21a) 및 수지 이면(22a)을 가진다. 또한, 이 제 1 수지 기판부(20a)의 수지 표면(21a)은 상기 타일 기판(10a)의 표면(21a)도 겸하고 있다.
또, 상기 수지층(j1∼j4)의 층간 마다에는 복수의 내층 배선(25a)이 형성되어 있고, 최상층의 수지층(j1)이 가지는 수지 표면(21a)에는 복수의 프로브용 패드(23)가 형성되어 있다. 이 프로브용 패드(23) 마다의 표면에는 추후에 프로브 핀(28)이 개별적으로 세워지게 형성된다.
또한, 상기 프로브용 패드(23)와 상기 수지 이면(22a)의 사이에는 상기 수지층(j1∼j4)을 개별적으로 또한 두께방향을 따라서 관통하는 복수의 비아 도체(26)와 이것들 사이 마다에 배선된 상기 내층 배선(25a)으로 구성되는 복수의 도전 경로(24a)가 형성되어 있다.
또한, 최하층의 상기 수지층(j4)을 관통하는 비아 도체(26)는, 도 2에 나타내는 바와 같이, 상기 세라믹 기판부(11)의 상면 접속단자(14)와 전기적으로 접속되어 있다.
또, 상기 수지층(j1∼j4)은 예를 들면 내열성이 뛰어난 폴리이미드(PI)의 필름을 적층한 것이고, 상기 프로브용 패드(23), 내층 배선(25a) 및 비아 도체(26)는 구리 또는 은으로 이루어지며, 포토리소그래픽 기술(예를 들면, 서브트랙티브법)에 의해서 도 2에 나타내는 위치 마다 형성된 것이다.
그렇기 때문에, 적어도 상기 내층 배선(25a)은 평면에서 볼 때의 선폭이 약 25㎛ 이하로 비교적 좁고, 또한 상기 내층 배선(25a)끼리의 간격이 20㎛ 이상 300㎛ 이하로 하여 형성되어 있다. 그 결과, 상기 내층 배선(25a)을 포함하는 상기 도전 경로(24a)에서는 비교적 작은 전류에서도 확실하게 송전 가능하게 되기 때문에, 안정한 임피던스(약 200Ω) 정합을 보증하는 것이 가능하게 되어 있다.
또한, 인접하는 프로브용 패드(23)끼리의 간격(피치)도 100∼300㎛의 범위에서 형성되어 있기 때문에, 극히 좁은 간격으로 배치된 검사해야 할 IC칩 등의 전자부품의 배선에 대한 전기적 검사도 가능하게 되어 있다.
상기 제 1 수지 기판부(20a)는, 상기 세라믹 기판부(11)의 상면(12)에 상기 상면 접속단자(14)를 제외한 위치에 도포된 접착제층(도시생략)을 통해서, 상기 상면(12) 위에 상기 수지 이면(22a)이 접합됨으로써 상기 타일 기판(10a)을 형성하고 있다.
그리고, 상기 타일 기판(10a)은 상기 베이스 기판(2)의 베이스 표면(3)에 위치하는 상기 베이스 표면 단자(5) 마다의 위에 상기 땜납(29)을 통해서 탑재됨으로써, 상기 도 1(A)∼도 1(C)에 나타내는 상기 배선기판(1)이 얻어진다. 또한, 적어도 상기 프로브용 패드(23)와 하면 접속단자(15)의 외부로 노출되는 표면에는 상기한 바와 마찬가지로 니켈막 및 금막이 피복되어 있다.
그리고, 상기 배선기판(1)은, 상기 베이스 기판(2)의 베이스 이면(4)에 형성한 복수의 베이스 이면 단자(6)를 도시하지 않은 검사장치 측의 외부 접속단자에 전기적으로 접속하여 이 배선기판(1)을 장착함으로써, 상기 프로브 핀(28)이 개별적으로 접촉하는 전자부품(1칩) 마다의 전기적 특성을 정확하게 검사하는 것이 가능하게 된다.
상기한 바와 같은 배선기판(1)에 의하면, 상기 타일 기판(10a)이 상기 세라믹 기판부(11)와; 이 세라믹 기판부(11)의 상면(12) 측에 적층되며, 복수의 수지층(j1∼j4) 및 이것들 사이에 형성된 복수의 내층 배선(25a)과, 수지 표면(21a)에 형성된 복수의 프로브용 패드(23)와, 이 프로브용 패드(23)와 상기 세라믹 기판부(11)의 상면(12)에 형성한 복수의 상면 접속단자(14)의 사이를 도통하는 복수의 도전 경로(24a)를 가지는 제 1 수지 기판부(20a);에 의해서 구성되어 있다. 그러므로, 상기 제 1 수지 기판부(20a)에는 선폭이 비교적 좁은 복수의 내층 배선(25a)이 극히 좁은 간격으로 정밀도 좋게 배선되어 있기 때문에, 상기 프로브용 패드(23)로의 급전이나 상기 프로브용 패드(23)에서의 검사결과를 반영한 전류를 안정한 임피던스 정합에 의해서 세라믹 기판부(11) 측에 송전하는 것이 가능하게 되어 있다. 또, 인접하는 프로브용 패드(23)끼리의 간격을 좁게 형성하는 것도 가능하게 되어 있다. 따라서, 전체가 소형이며, 고정밀도이고 또한 임피던스 정합이 안정한 내층 배선을 가지는 복수의 타일 기판을 구비한 배선기판(1)을 제공할 수 있다.
또한, 상기 타일 기판(10a)은 상기 세라믹 기판부(11)와 제 1 수지 기판부(20a)를 적층한 복합 기판이고, 당해 타일 기판(10a) 전체의 강도는 세라믹 기판부(11)에 의해서 보증되어 있기 때문에, 복수의 세라믹 기판부(11)와 이것과 같은 개수의 제 1 수지 기판부(20a)를 1개의 멀티 취득 형태로 비교적 용이하게 제작할 수 있음과 아울러, 개편화(個片化)한 개개의 타일 기판(10a)의 강도를 확실하게 보증할 수 있다. 따라서, 개개의 타일 기판(10a)의 장착이나 제거가 용이한 배선기판(1)을 제공하는 것이 가능하게 된다.
따라서, 상기 배선기판(1)에 의하면, 상기한 효과 (1), (2), (4)를 확실하게 얻을 수 있다.
도 3은 상기 타일 기판(10a)의 응용형태인 타일 기판(10b)과 그 탑재부 부근을 나타내는 수직 단면도이다.
상기 타일 기판(10b)은 도 3에 나타내는 바와 같이 상기 세라믹 기판부(11)와 그 상면(12) 위에 적층한 상기 제 1 수지 기판부(20a)를 구비하고, 게다가 상기 세라믹 기판부(11)의 하면(13) 측에 제 2 수지 기판부(20b)를, 상기 제 1 수지 기판부(20a)와 거의 선대칭{세라믹 기판부(11)를 사이에 두고서 거의 대칭}으로 하여 일체로 적층한 것이다.
상기 제 2 수지 기판부(20b)는 상기한 바와 마찬가지로 폴리이미드(PI)로 이루어지며, 또한 상기한 바와 같은 두께의 필름을 적층한 복수의 제 2 수지층(j5∼j8)과, 도 3에서 최하층의 수지층(j8)이 가지는 제 2 수지 표면(21b) 및 최상층의 수지층(j5)이 가지는 제 2 수지 이면(22b)과, 상기 제 2 수지층(j5∼j8)의 층간 마다에 형성된 복수의 제 2 내층 배선(25b)과, 상기 제 2 수지 표면(21b)에 형성된 복수의 제 2 수지 표면 접속단자(27)를 구비하고 있다. 또한, 상기 제 2 수지 표면(21b)은 상기 타일 기판(10b)에 있어서의 이면(21b)을 겸하고 있다.
상기 제 2 수지 표면 접속단자(27)와 제 2 수지 이면(22b)의 사이에는 제 2 수지층(j5∼j8)을 개별적으로 관통하는 비아 도체(26)와 이것들 사이 마다에 배치된 상기 제 2 내층 배선(25b)으로 구성되는 복수의 제 2 도전 경로(24b)가 형성되어 있다. 또한, 상기 제 2 내층 배선(25b)의 일부 또는 전부는 랜드로 하여도 좋다.
또, 도 3에 나타내는 바와 같이, 상기 제 2 도전 경로(24b) 마다에 있어서의 최상층의 제 2 수지층(j5)을 관통하는 비아 도체(26)의 제 2 수지 이면(22b) 측의 단부는, 상기 세라믹 기판부(11)의 하면 접속단자(15)와 전기적으로 접속 가능하게 되어 있다.
또한, 복수의 상기 제 2 수지 표면 접속단자(27)는 상기한 바와 마찬가지로 땜납(29)을 통해서 상기 베이스 기판(2) 측의 베이스 표면 단자(5)와 개별적으로 도통 가능하게 되며, 이러한 상태로 상기 타일 기판(10b)은 베이스 기판(2)의 베이스 표면(3) 위에 탑재된다.
또한, 상기 제 2 수지 표면 접속단자(27)의 표면에도 상기한 바와 마찬가지로 니켈막 및 금막이 순차적으로 피복되어 있다.
복수의 상기 타일 기판(10b)을 베이스 기판(2)의 베이스 표면(3) 위에 탑재한 상기 배선기판(1)에 의하면, 상기 타일 기판(10b)은 상기 세라믹 기판부(11)의 상면(12) 측에 상기 제 1 수지 기판부(20a)가 적층되고 또한 상기 세라믹 기판부(11)의 하면(13) 측에 상기 제 2 수지 기판부(20b)가 적층되어 있기 때문에, 제작시(예를 들면, 큐어 처리 공정)에 있어서의 멀티 취득 형태나 개편화된 개개의 타일 기판(10b)에 있어서의 두께방향을 따르는 열적 불균형에 의한 휘어짐이 억제되어 있다. 따라서, 평탄한 표면(21a)을 가지는 복수의 타일 기판(10b)을 상기 베이스 기판(2)의 베이스 표면(3) 위에 정확하게 탑재한 배선기판(1)으로 되어 있다.
따라서, 복수의 상기 타일 기판(10b)을 베이스 기판(2)의 베이스 표면(3) 위에 탑재한 상기 배선기판(1)에 의하면, 상기한 효과 (1) 내지 (4)를 얻을 수 있다.
본 발명은 이상에서 설명한 각 형태에 한정되는 것은 아니다.
예를 들면, 상기 베이스 기판을 구성하는 절연재는 상기한 알루미나 이외의 세라믹(예를 들면, 뮬라이트나 질화알루미늄 등)으로 하거나 에폭시계 등의 수지로 하거나 또는 임의의 개수의 세라믹층과 수지층을 적층한 복합재이어도 좋다.
또, 상기 베이스 기판은 그 베이스 표면 및 베이스 이면이 평면에서 볼 때에 팔각형 이상의 정다각형 혹은 변형 다각형을 이루는 형태이어도 좋다.
또한, 상기 타일 기판은 그 표면 및 이면이 평면에서 볼 때에 정방형 혹은 거의 정방형을 이루는 형태로 하여도 좋다.
또, 상기 베이스 기판의 베이스 표면 위에는 복수의 타일 기판을 평면에서 볼 때에 주로 갈지자 형상 내지 체크무늬의 패턴으로 하여 탑재하여도 좋다. 혹은, 체크무늬의 패턴과 격자무늬의 패턴이 혼재하면서 인접하도록 탑재하여도 좋다.
또한, 상기 타일 기판(10a, 10b)의 세라믹 기판부(11)는 단수의 세라믹층으로 이루어지고, 이 단수의 세라믹층을 복수의 비아 도체{상기 관통 도체(16)에 상당}가 관통하는 형태로 하여도 좋다.
또, 상기 세라믹 기판부(11)의 세라믹층(sn)은 알루미나나 뮬라이트 등의 고온 동시 소성 세라믹으로 하여도 좋고, 이 경우, 상기 상면 접속단자(14), 하면 접속단자(15), 비아 도체(17) 및 내층 배선(18, 19)에는 W 혹은 Mo이 이용된다.
또한, 상기 제 1 수지 기판부(20a) 및 제 2 수지 기판부(20b)는 2층 또는 3층의 수지층(제 2 수지층) 혹은 5층 이상의 수지층(제 2 수지층)을 적층한 것으로 하여도 좋다.
본 발명에 의하면, 전체를 소형화할 수 있고, 또한 고정밀도의 도전 경로를 내부에 형성하고, 안정한 임피던스 정합을 가지는 복수의 타일 기판을 구비한 검사장치용 배선기판을 확실하게 제공할 수 있다.
1 - 검사장치용 배선기판
2 - 베이스 기판
3 - 베이스 표면 4 - 베이스 이면
5 - 베이스 표면 단자 6 - 베이스 이면 단자
7 - 도통 경로 10a,10b - 타일 기판
11 - 세라믹 기판부 12 - 상면
13 - 하면(세라믹 기판부의 하면) 14 - 상면 접속단자
15 - 하면 접속단자 16 - 관통 도체
20a - 제 1 수지 기판부 20b - 제 2 수지 기판부
21a - 수지 표면(타일 기판의 표면)
21b - 제 2 수지 표면(타일 기판의 이면)
22a - 수지 이면 22b - 제 2 수지 이면
23 - 프로브용 패드 24a - 도전 경로
24b - 제 2 도전 경로 25a - 내층 배선
25b - 제 2 내층 배선 27 - 제 2 수지 표면 접속단자
28 - 프로브 핀 29 - 땜납
c1∼c4 - 세라믹층(절연재) s1∼s4 - 세라믹층
j1∼j8 - 수지층
3 - 베이스 표면 4 - 베이스 이면
5 - 베이스 표면 단자 6 - 베이스 이면 단자
7 - 도통 경로 10a,10b - 타일 기판
11 - 세라믹 기판부 12 - 상면
13 - 하면(세라믹 기판부의 하면) 14 - 상면 접속단자
15 - 하면 접속단자 16 - 관통 도체
20a - 제 1 수지 기판부 20b - 제 2 수지 기판부
21a - 수지 표면(타일 기판의 표면)
21b - 제 2 수지 표면(타일 기판의 이면)
22a - 수지 이면 22b - 제 2 수지 이면
23 - 프로브용 패드 24a - 도전 경로
24b - 제 2 도전 경로 25a - 내층 배선
25b - 제 2 내층 배선 27 - 제 2 수지 표면 접속단자
28 - 프로브 핀 29 - 땜납
c1∼c4 - 세라믹층(절연재) s1∼s4 - 세라믹층
j1∼j8 - 수지층
Claims (5)
- 절연재로 이루어지며, 양측에 위치하는 베이스 표면 및 베이스 이면을 가지고 있고, 또한 상기 베이스 표면에 형성한 복수의 베이스 표면 단자와 상기 베이스 이면에 형성한 복수의 베이스 이면 단자의 사이를 도통하는 복수의 도전 경로를 가지는 단일의 베이스 기판과,
상기 베이스 기판에 있어서의 상기 베이스 표면 단자 위에 탑재되며, 양측에 위치하는 표면 및 이면을 가지고 있고, 또한 상기 표면에 형성한 복수의 프로브용 패드와 상기 이면에 형성한 복수의 이면 접속단자를 포함하는 복수의 타일 기판을 구비한 검사장치용 배선기판으로서,
상기 타일 기판은, 양측에 위치하는 상면 및 하면을 가지고 있고, 단층 또는 복수의 세라믹층으로 이루어지고, 또한 상기 상면에 형성한 복수의 상면 접속단자 및 상기 하면에 형성한 복수의 하면 접속단자와, 상기 상면 접속단자와 하면 접속단자의 사이를 도통하는 복수의 관통 도체를 가지는 세라믹 기판부와,
상기 세라믹 기판부의 상기 상면 측에 적층되며, 또한 양측에 위치하는 수지 표면 및 수지 이면을 가지는 복수의 수지층과, 상기 수지 표면에 형성된 복수의 상기 프로브용 패드와, 상기 수지층끼리의 층간에 형성된 복수의 내층 배선과, 어느 하나의 상기 내층 배선을 통해서 상기 프로브용 패드와 상기 상면 접속단자의 사이를 도통하는 복수의 도전 경로를 구비한 제 1 수지 기판부로 이루어지는 것을 특징으로 하는 검사장치용 배선기판. - 청구항 1에 있어서,
상기 세라믹 기판부의 하면 측에는, 당해 하면 측에 적층되며, 또한 양측에 위치하는 제 2 수지 표면 및 제 2 수지 이면을 가지는 복수의 제 2 수지층과, 상기 제 2 수지 표면에 형성된 복수의 제 2 수지 표면 접속단자와, 상기 제 2 수지층끼리의 층간에 형성된 복수의 제 2 내층 배선과, 어느 하나의 제 2 내층 배선을 통해서 상기 제 2 수지 표면 접속단자와 상기 하면 접속단자의 사이를 도통하는 복수의 도전 경로를 구비한 제 2 수지 기판부를 가지고 있는 것을 특징으로 하는 검사장치용 배선기판. - 청구항 1 또는 청구항 2에 있어서,
복수의 상기 타일 기판은 평면에서 볼 때에 직사각형 형상을 이루고, 평면에서 볼 때에 상기 베이스 기판의 베이스 표면 상에 있어서 서로 인접하게 탑재되어 있는 것을 특징으로 하는 검사장치용 배선기판. - 청구항 1 또는 청구항 2에 있어서,
상기 베이스 기판의 베이스 표면에 형성한 복수의 상기 베이스 표면 단자와 상기 타일 기판의 상기 이면에 형성된 복수의 상기 이면 접속단자 혹은 상기 타일 기판의 상기 제 2 수지 표면에 형성된 제 2 수지 표면 접속단자는 개별적으로 땜납을 통해서 전기적으로 접속되어 있는 것을 특징으로 하는 검사장치용 배선기판. - 청구항 1 또는 청구항 2에 있어서,
상기 타일 기판에 있어서의 상기 제 1 수지 기판부의 수지 표면에 형성된 복수의 상기 프로브용 패드의 상면 마다에는 프로브 핀이 세워지게 형성되어 있는 것을 특징으로 하는 검사장치용 배선기판.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018027329A JP6889672B2 (ja) | 2018-02-19 | 2018-02-19 | 検査装置用配線基板 |
JPJP-P-2018-027329 | 2018-02-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20190100037A true KR20190100037A (ko) | 2019-08-28 |
KR102229729B1 KR102229729B1 (ko) | 2021-03-18 |
Family
ID=67617145
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020190016214A KR102229729B1 (ko) | 2018-02-19 | 2019-02-12 | 검사장치용 배선기판 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10887991B2 (ko) |
JP (1) | JP6889672B2 (ko) |
KR (1) | KR102229729B1 (ko) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US12072352B2 (en) * | 2019-08-28 | 2024-08-27 | Nidec Read Corporation | Inspection jig and inspection device |
TWI798027B (zh) * | 2022-03-14 | 2023-04-01 | 巨擘科技股份有限公司 | 探針卡裝置 |
TWI817388B (zh) * | 2022-03-14 | 2023-10-01 | 巨擘科技股份有限公司 | 陶瓷基板複合結構 |
US20240130040A1 (en) * | 2022-10-12 | 2024-04-18 | Innolux Corporation | Conductive film and test component |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004336062A (ja) | 1995-05-26 | 2004-11-25 | Formfactor Inc | より大きな基板にばね接触子を定置させるための接触子担体(タイル) |
JP2012093194A (ja) * | 2010-10-26 | 2012-05-17 | Japan Electronic Materials Corp | プローブカード |
WO2015108051A1 (ja) * | 2014-01-17 | 2015-07-23 | 株式会社村田製作所 | 積層配線基板およびこれを備える検査装置 |
KR20170052471A (ko) * | 2015-11-03 | 2017-05-12 | 니혼도꾸슈도교 가부시키가이샤 | 검사용 배선기판 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7230437B2 (en) * | 2004-06-15 | 2007-06-12 | Formfactor, Inc. | Mechanically reconfigurable vertical tester interface for IC probing |
US7692433B2 (en) * | 2006-06-16 | 2010-04-06 | Formfactor, Inc. | Sawing tile corners on probe card substrates |
JP5236379B2 (ja) * | 2007-08-24 | 2013-07-17 | 日本特殊陶業株式会社 | Ic検査装置用基板及びその製造方法 |
JP2013029431A (ja) * | 2011-07-28 | 2013-02-07 | Hoya Corp | 多層配線基板の製造方法およびウエハ一括コンタクトボード |
KR102600623B1 (ko) * | 2017-02-08 | 2023-11-08 | 삼성전자주식회사 | 프로브 카드 어셈블리 |
-
2018
- 2018-02-19 JP JP2018027329A patent/JP6889672B2/ja active Active
-
2019
- 2019-02-08 US US16/270,832 patent/US10887991B2/en active Active
- 2019-02-12 KR KR1020190016214A patent/KR102229729B1/ko active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004336062A (ja) | 1995-05-26 | 2004-11-25 | Formfactor Inc | より大きな基板にばね接触子を定置させるための接触子担体(タイル) |
JP2012093194A (ja) * | 2010-10-26 | 2012-05-17 | Japan Electronic Materials Corp | プローブカード |
WO2015108051A1 (ja) * | 2014-01-17 | 2015-07-23 | 株式会社村田製作所 | 積層配線基板およびこれを備える検査装置 |
KR20170052471A (ko) * | 2015-11-03 | 2017-05-12 | 니혼도꾸슈도교 가부시키가이샤 | 검사용 배선기판 |
Also Published As
Publication number | Publication date |
---|---|
JP2019144057A (ja) | 2019-08-29 |
US20190261514A1 (en) | 2019-08-22 |
US10887991B2 (en) | 2021-01-05 |
JP6889672B2 (ja) | 2021-06-18 |
KR102229729B1 (ko) | 2021-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20190100037A (ko) | 검사장치용 배선기판 | |
TWI639835B (zh) | 檢查用配線基板 | |
KR100659521B1 (ko) | 내부도체의 접속구조 및 다층기판 | |
KR101550484B1 (ko) | 전자부품 검사장치용 배선기판 및 그 제조방법 | |
US20160313393A1 (en) | Multilayer circuit board and tester including the same | |
KR20180132137A (ko) | 전자 부품 검사용의 다층 배선 기판 | |
JP2018133572A (ja) | 多層配線基板およびこれを備えるプローブカード | |
US8981237B2 (en) | Wiring board for electronic parts inspecting device and its manufacturing method | |
KR20190029474A (ko) | 전자부품 검사장치용 배선기판 | |
JP2012198190A5 (ko) | ||
JP5848901B2 (ja) | 配線基板 | |
JP4960854B2 (ja) | 電子部品検査装置用配線基板 | |
KR102368837B1 (ko) | 배선기판 | |
JPH0763786A (ja) | プローブ構造 | |
JP2016208036A (ja) | 配線基板 | |
JP5690678B2 (ja) | 電子部品検査装置用配線基板およびその製造方法 | |
WO2016114170A1 (ja) | プローブカードおよびこのプローブカードが備える積層配線基板 | |
EA001812B1 (ru) | Многослойная коммутационная плата | |
JP7550227B2 (ja) | 回路基板及びプローブカード | |
JP2009092581A (ja) | 電子部品検査装置用配線基板 | |
JP6235955B2 (ja) | 多層セラミック配線基板 | |
JP4774063B2 (ja) | 電子部品検査用配線基板およびその製造方法 | |
KR20170132267A (ko) | 적층 배선 기판 및 이것을 구비하는 프로브 카드 | |
JP6225057B2 (ja) | 多層セラミック配線基板 | |
JP2007047011A (ja) | 半導体素子検査用基板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |