JP6225057B2 - 多層セラミック配線基板 - Google Patents

Description

本発明は、複数のセラミック層を積層してなる基板本体の少なくとも一方の表面に複数のビア導体の端面などが露出している多層セラミック配線基板に関する。

例えば、配線基板の表面上に半導体素子などの電子部品を実装するに際し、該電子部品を上記表面における所定の位置に露出して形成され且つ表面がメッキされた複数のビア導体あるいは複数のパッドからなる導体パターン上に実装するため、予めウェットブラスト処理により該導体パターンの表面に浮き出たガラスを除去した後、該導体パターンの表面にメッキを施すことにより、上記基板本体の表面に露出した上記導体パターンを画像認識し、上記配線基板の表面に対する位置決めを行って、電子部品を実装できるようにした低温焼成セラミック配線基板の製造方法が提案されている（例えば、特許文献１参照）。

しかし、前記のようなセラミック配線基板の製造方法において、基板本体の表面に形成された導体パターンの中には、該基板本体の内部に形成された配線層などを介して、該基板本体の表面に形成された導体パターンとは接続されておらず、電気的に独立した一部の導体パターンが混在している場合がある。該一部の導体パターンである非導通ビア導体の前記基板本体の表面に露出する端面に対し、無電解メッキによりＡｕメッキ層を被覆した際に、本来の色調である金色系とは異なる色調（例えば、赤褐色系の色調）となって、画像処理による導体パターン全体の読み取りが正確に行えなくなることによって、電子部品の実装に支障を来す場合があった。

特開２００８−９８６５８号公報（第１〜８頁、図１，２）

本発明は、背景技術で説明した問題点を解決し、複数の低温焼成セラミック層を積層した基板本体における少なくとも一方の表面に露出する導体パターンの一部で且つ上記基板本体内の配線層などとは絶縁されている非導通ビア導体の一端面、あるいは該一端面に接続されたパッドの表面に色調異常のない本来の色調を呈するＡｕメッキ層が被覆された多層セラミック配線基板を提供する、ことを課題とする。

課題を解決するための手段および発明の効果

本発明は、前記課題を解決するため、低温焼成セラミックからなる基板本体の表面に露出し且つ導体パターンの一部を構成する非導通ビア導体の一端面の面積、あるいは該非導通ビア導体の一端面または他端面に接続されたパッドの表面の面積を所定値以上とする、ことに着想して成されたものである。
即ち、本発明の多層セラミック配線基板（請求項１）は、低温焼成セラミックからなる複数のセラミック層を積層してなり、表面および裏面を有する基板本体と、該基板本体の表面を形成するセラミック層を厚み方向に沿って貫通し、基板本体に形成された別のビア導体とは電気的に接続されていない非導通ビア導体と、該非導通ビア導体の両端の何れか一方に接続され、上記表面に露出するか、あるいは上記セラミック層同士の間に位置するパッドと、を備えた多層セラミック配線基板であって、上記非導通ビア導体およびパッドの導電率は、５５．０×１０⁶Ｓ／ｍ以上であり、上記非導通ビア導体の上記表面に露出する端面の面積、あるいは上記パッドの上記表面に露出する表面または上記セラミック層同士の間に位置する表面の面積が、７．０×１０^３μｍ²以上であると共に、上記非導通ビア導体における上記表面に露出する側の端面、あるいは該端面に接続し、上記表面に露出する上記パッドの表面には、少なくともＡｕメッキ層が被覆されている、ことを特徴とする。

これによれば、前記のような構造の多層セラミック配線基板において、前記非導通ビア導体およびパッドの導電率は、５５．０×１０⁶Ｓ／ｍ以上であり、該非導通ビア導体の前記表面に露出する端面の面積、あるいはパッドの上記表面に露出する表面または前記セラミック層同士間に位置する表面の面積が、７．０×１０^３μｍ²以上と比較的広くされている。その結果、上記非導通ビア導体の端面、あるいは、上記表面に露出するパッドの表面は、無電解メッキ時の電極電位が増加していたことで、無電解Ａｕメッキにより上記端面や表面ごとに被覆されたＡｕメッキ層に色調異常が生じることなく、本来の色調を呈しているものと推測される。
従って、ＣＣＤカメラなどを用いる画像処理によって、基板本体の所定位置に配置され且つ導体パターンの一部である前記非導通ビア導体の端面、あるいはパッドの表面を確実に読み取れるので、例えば、前記基板本体の表面上における所定の導体パターンの上に、所要の電子部品を正確で且つ安定した姿勢により実装可能な多層セラミック配線基板を提供とすることが可能となる。

尚、前記低温焼成セラミックは、例えば、ガラス−セラミックである。
前記非導通ビア導体およびパッドは、電流が流されず、且つ基板本体内の配線層や別のビア導体（導通用ビア導体）などとの電気的導通がないものである。
また、前記基板本体の表面および裏面は、相対的な呼称であり、例えば、一方を表面とした際に、他方を裏面と称しても良い。
前記パッドの前記表面とは、前記非導通ビア導体とは接続され且つセラミック層同士間に位置する表面、あるいは基板本体の表面側に露出する表面である。
更に、前記パッドは、平面視において、円形、楕円形、長円形、あるいは任意の形状を呈する。
また、前記Ａｕメッキ層の厚みは、約０．１０〜０．１２μｍの範囲にある。
更に、前記課題における色調異常ないし色彩異常とは、画像処理時において、前記Ａｕメッキ層の色調ないし色彩が本来の金色（Ａｕ色）あるいは該金色に近似したもの除く色調ないし色彩（例えば、赤褐色または茶褐色）であって、且つ例えば目視によっても容易に識別が可能であることを指している。
加えて、前記多層セラミック配線基板は、複数の該配線基板を縦横に隣接して併有する多数個取り用の形態であっても良い。

また、本発明には、前記非導通ビア導体およびパッドは、ＡｇまたはＣｕからなる、多層セラミック配線基板（請求項２）も含まれる。
これによれば、上記非導通ビア導体およびパッドの導電率が、５５．０×１０⁶Ｓ／ｍ以上にあることにより、前記非導通ビア導体の端面の面積、あるいは前記パッドの基板本体の表面側に露出する表面または前記セラミック層同士の間に位置する表面の面積と相まって、無電解Ａｕメッキによって上記端面や表面ごとに色調異常のないＡｕメッキ層が確実に被覆されている。
尚、前記非導通ビア導体およびパッドは、ＡｇまたはＡｇ基合金、あるいはＣｕまたはＣｕ基合金からなる。

更に、本発明には、前記Ａｕメッキ層は、Ｎｉメッキ層を介して前記端面または前記パッドの表面に被覆されている、多層セラミック配線基板（請求項３）も含まれる。
これによれば、前記非導通ビア導体の端面、あるいは前記パッドにおける基板本体の表面側に露出する表面に、比較的厚いＮｉメッキ層を下地層として、極薄く且つ色調異常のないＡｕメッキ層が被覆された多層セラミック配線基板とすることができる。
尚、前記Ａｕメッキ層ないしＮｉメッキ層は、例えば、無電解メッキにより前記端面または表面に被覆されている。
また、前記Ｎｉメッキ層の厚みは、約２〜５μｍの範囲にある。

加えて、本発明には、前記基板本体の表面を形成するセラミック層には、前記別のビア導体である複数の導通用ビア導体が貫通して形成され、該導通用ビア導体ごとにおける前記セラミック層間側の端部には、配線層が接続されている、多層セラミック配線基板（請求項４）も含まれる。
これによれば、前記基板本体の表面に露出する非導通ビア導体の端面、あるいは前記パッドの表面と共に、同じ基板本体の表面に他端面が配線層に接続された複数の導通用ビア導体の一端面が露出する。これらの表面には、何れも色調異常のないＡｕメッキ層が被覆されているため、画像処理によって、基板本体の所定位置に配置された上記非導通ビア導体の端面、あるいは前記パッドの表面を含む導体パターン全体を確実に読み取れる。
従って、例えば、前記基板本体の表面上において、上記非導通ビア導体および導通用ビア導体からなるか、複数のパッドからなる導体パターン上の位置に、所要の電子部品を正確に且つ安定した姿勢で実装することが可能となる。

尚、前記配線層は、複数の前記導通用ビア導体と共通して接続する形態のほか、上記導通用ビア導体ごとに個別に接続する形態であっても良い。
また、前記セラミック層は、２層以上であり、これらのセラミック層間ごとに複数の配線層が個別に配置されると共に、上記セラミック層ごとを貫通し且つ上下の配線層を接続する導通用ビア導体が、上記セラミック層ごとの所定の位置に形成されていても良い。
更に、前記基板本体の裏面に露出する導通用ビア導体の端面には、本多層セラミック配線基板を搭載すべきマザーボード側の外部電極との接続用のパッドが形成されていても良い。

本発明による一形態の多層セラミック配線基板を示す平面図。 図１中のＸ−Ｘ線の矢視に沿った部分垂直断面図。 図２中の非導通ビア導体付近における部分拡大断面図。 異なる形態の受けパッドを含む図２と同様な部分垂直断面図。

以下において、本発明を実施するための形態について説明する。
図１は、本発明による一形態の多層セラミック配線基板１を示す平面図、図２は、図１中のＸ−Ｘ線の矢視に沿った部分垂直断面図、図３は、図２中の非導通ビア導体５付近を示す部分拡大断面図である。
上記多層セラミック配線基板１は、図１，図２に示すように、３層（複数）のセラミック層Ｃ１〜Ｃ３を積層してなり、表面３および裏面４を有する基板本体２と、該基板本体２の表面３における中央部付近に上端面（一端面）が露出し且つ上記表面３を形成するセラミック層Ｃ１を厚み方向に沿って貫通する１個の非導通ビア導体５と、該非導通ビア導体５の下端面（他端面）に接続され且つセラミック層Ｃ１，Ｃ２間に位置する１個のパッド７と、上記非導通ビア導体５の付近に上記同様にして形成された６個の導通用ビア導体１０と、を備えている。
尚、上記１個の非導通ビア導体５と６個の導通用ビア導体１０とは、平面視において、導体パターンＰ１を形成している。

前記セラミック層Ｃ１〜Ｃ３は、低温焼成セラミックの一種であるガラス−セラミック（例えば、アルミナ）からなり、これらの厚みは、約８０μｍである。
また、前記基板本体２は、互いに平行な一対の表面３および裏面４と、これらの四辺間に位置する側面とを有し、且つ全体が板形状を呈する。
更に、前記非導通ビア導体５、パッド７、および導通用ビア導体１０は、ＡｇまたはＡｇ基合金、あるいはＣｕまたはＣｕ基合金からなり、これらの導電率は、５５．０×１０⁶Ｓ／ｍ以上である。上記非導通ビア導体５および導通用ビア導体１０の直径は、約１００μｍである。
加えて、平面視における前記非導通ビア導体５の断面、パッド７、および導通用ビア導体１０の形状は、円形状である。但し、前記パッド７の形状は、長円形状、楕円形状、あるいは矩形状などの非円形であっても良い。

尚、前記非導通ビア導体５およびパッド７には、電流が流されず、上記基板本体２の表面３に露出する該非導通ビア導体５の上端面を導体パターンＰ１の一部として用いるものである。そのため、非導通ビア導体５は、前記基板本体２の表面３の実装領域内における所要の位置に露出するように、少なくとも１個が配設されていれば良い。また、上記パッド７は、同じセラミック層Ｃ１，Ｃ２間に形成される次述する配線層１３との厚み差による悪影響を解消ないし抑制することを目的として配置されている。
図３に示すように、前記基板本体２の表面３に露出する当該非導通ビア導体５の上端面の平面視による面積Ａ１は、７．０×１０^３μｍ²以上であり、かかる上端面の全面には、厚みが約２〜５μｍのＮｉメッキ層８を介して、厚みが約０．１０〜０．１２μｍのＡｕメッキ層９が順次被覆されている。
また、図３に示すように、非導通ビア導体５の下端面に接続されたパッド７のセラミック層Ｃ１，Ｃ２間に位置する表面の面積Ａ２も、７．０×１０^３μｍ²以上とされている。

図１，図２に示すように、前記基板本体２の表面３の中央部側には、縦横に合計６個の導通用ビア導体１０の上端面が露出し、これらは、上記表面３を形成するセラミック層Ｃ１を厚み方向に沿って貫通している。また、基板本体２の厚み方向における中層のセラミックＣ２および裏面４を形成する最下層のセラミック層Ｃ３の適所には、複数ずつの導通用ビア導体１１，１２が貫通している。上記ビア導体１０，１１，１２は、セラミック層Ｃ１，Ｃ２間に配置された所定パターンの配線層１３、およびセラミック層Ｃ２，Ｃ３間に配置された所定パターンの配線層１４を介して電気的に導通するように接続されている。尚、上記導通用ビア導体１１，１２の直径も、約１００μｍである。

また、前記基板本体２の表面３に露出する６個の導通用ビア導体１０の上端面ごとにも、前記同様の厚みのＮｉメッキ層８およびＡｕメッキ層９が全面に被覆されている。尚、これら６個の導通用ビア導体１０および前記非導通ビア導体５の上方には、追って、例えば、半導体素子やＳＡＷ素子などの電子部品（図示せず）が画像処理を利用して、ロウ付けにより実装することが予定されている。
更に、上記導通用ビア導体１２ごとの基板本体２の裏面４に露出する下端面には、追って、ロウ材などを介して、プリント基板などのマザーボード（図示せず）の上面に配置された複数の外部電極と、導通可能に個別に接続される。

以上のような多層セラミック配線基板１によれば、前記非導通ビア導体５およびパッド７の導電率は、５５．０×１０⁶Ｓ／ｍ以上であり、該非導通ビア導体５の前記表面３に露出する上端面の面積Ａ１、および非導通ビア導体５の下端面に接続されたパッド７のセラミック層Ｃ１，Ｃ２間に位置する表面の面積Ａ２がそれぞれ７．０×１０^３μｍ²以上と比較的広くされている。その結果、非導通ビア導体５ごとの上端面における無電解メッキ時の電極電位が増加していたことにより、無電解Ａｕメッキによって上記端面ごとに被覆されたＡｕメッキ層９は、色調異常が生じることなく、本来の色調（金色系）となっていたものと推測される。
従って、ＣＣＤカメラを用いる画像処理によって、基板本体２の所定位置に配置され且つ導体パターンＰ１である１個の非導通ビア導体５および６個の導通用ビア導体１０の上端面ごとを確実に読み取れるので、例えば、前記基板本体２の表面３に露出する上記非導通ビア導体５および導通用ビア導体１０の上方に、所要の電子部品を正確に且つ安定した姿勢で実装可能することが可能となる。
尚、前記導通用ビア導体１０，１２の基板本体２の表面３または裏面４に露出各端面にも、前記非導通ビア導体５の上端面に施す無電解メッキと同時に、前記同様のＮｉメッキ層８およびＡｕメッキ層９が順次被覆されている。

ここで、前記多層セラミック配線基板１に係る実施例を比較例と共に説明する。
予め、焼成後の厚みが８０μｍずつで且つガラス−アルミナ（セラミック）成分を含む上下２層ずつのグリーンシートを複数組用意した。
次に、焼成前のセラミック層Ｃ１用のグリーンシートに穿孔したビアホールの内径を、複数組ごとにより異ならせ、これらのビアホール内ごとに、Ａｇ粉末を含む導電性ペーストを充填して、未焼成の非導通ビア導体５を形成した。
一方、複数組ごとにおける焼成前のセラミック層Ｃ２用のグリーンシートの上面おける上記と同じ位置に対し、上記同様の導電性へーストをスクリーン印刷して、平面視の直径が焼成後は約１００μｍで且つ厚みが焼成後は約１５μｍとなるような形状および寸法のパッド７を配設した。
次いで、上記非導通ビア導体５が形成されたグリーンシートと、上面に未焼成のパッド７が形成された上記グリーンシートとを、同じ条件で積層および熱圧着した後、これらを焼成して、セラミック層ｃ１，ｃ２を備えた表１に示す実施例１〜３および比較例１〜３の多層セラミック基板（試験体）を、各例ごとに１００個ずつ形成した。尚、各例では、非導通ビア導体５の下端面とパッド７の中心部とが接続されていた。

更に、前記各例の多層セラミック基板に対して、同じ条件下で所定のメッキ液中に順次浸漬することにより、無電解Ｎｉメッキおよび無電解Ａｕメッキを順次施して、セラミック層Ｃ１の表面３に露出する非導通ビア導体５の上端面ごとに厚みが約３μｍのＮｉメッキ層８および厚みが約０．１０μｍのＡｕメッキ層９を順次被覆した。
そして、前記各例の多層セラミック基板ごと表面３に露出する非導通ビア導体５の上端面に被覆されたＡｕメッキ層９を、上方から目視により観察して、各例の１００個ずつにおいて、本来の色調である金色系ではなく、例えば、赤褐色のような異常な色調を呈する上端面の総数を、実施例１〜３および比較例１〜３別に計算した。それらの結果を表１に示した。

前記表１によれば、実施例１〜３の多層セラミック基板のように、セラミック層Ｃ１の表面３に露出する非導通ビア導体５の上端面の面積Ａ１が７．０×１０^３μｍ²以上であったものでは、各例の１００個全てのＡｕメッキ層９が本来の色調である金色系の色調を呈していた。
一方、比較例１〜３の多層セラミック基板のように、セラミック層Ｃ１の表面３に露出する非導通ビア導体５の上端面の面積Ａ１が７．０×１０^３μｍ²未満であったものでは、該面積Ａ１が小さくなるに連れて、Ａｕメッキ層９が本来の色調以外の赤褐色などのような色調異常を生じる割合が高くなる傾向を生じていた。
以上のような結果から、前記形態の多層セラミック配線基板１において、基板本体２の表面に露出する非導通ビア導体５の上端面の面積Ａ１を、７．０×１０^３μｍ²以上と規定した本発明の効果が裏付けられた。

前記実施例１と同様にして、焼成後の厚みが８０μｍずつであり、且つガラス−セラミックからなる複数組のセラミック層Ｃ１，Ｃ２を積層してなる複数組の多層セラミック基板を用意した。各組の多層セラミック基板において、上層側のセラミック層Ｃ１が形成する表面３の同じ位置ごとには、直径が１００μｍである前記同様の非導通ビア導体５を形成した。また、該ビア導体５の下端面の中心部付近で且つセラミック層Ｃ１，Ｃ２間の位置に配置したパッド７は、それらのセラミック層Ｃ１，Ｃ２間側に露出する表面の面積Ａ２を、表２に示すように変化させた実施例４〜６および比較例４〜７の多層セラミック基板を、前記実施例１と同様の方法によって、１００個ずつ制作した。
尚、上記面積Ａ２は、セラミック層Ｃ１，Ｃ２間側に露出する表面と、その周辺に沿った側面との合計値である。

更に、前記各例の多層セラミック基板に対して、同じ条件下で所定のメッキ液中に順次浸漬することにより、無電解Ｎｉメッキおよび無電解Ａｕメッキを順次施して、セラミック層Ｃ１の表面３に露出する非導通ビア導体５の上端面ごとに厚みが約４μｍのＮｉメッキ層８および厚みが約０．１０μｍのＡｕメッキ層９を順次被覆した。
そして、前記各例の多層セラミック基板ごとの表面３に露出する非導通ビア導体５の上端面に被覆されたＡｕメッキ層９を、上方から目視により観察して、各例の１００個ずつにおいて、本来の色調である金色系ではなく、例えば、赤褐色のような異常な色調を呈する上端面の総数を、実施例４〜６および比較例４〜７別に計算した。それらの結果を表２に示した。

前記表２によれば、実施例４〜６の多層セラミック基板のように、前記パッド７ごとのセラミック層Ｃ１，Ｃ２間側に露出する表面の面積Ａ２が７．０×１０^３μｍ²以上であったものでは、各例の１００個全てのＡｕメッキ層９が本来の色調である金色系の色調を呈していた。
一方、比較例４〜７の多層セラミック基板のように、前記パッド７ごとのセラミック層Ｃ１，Ｃ２間側に露出する表面の面積Ａ２が７．０×１０^３μｍ²未満であったものでは、該面積Ａ２が小さくなるに連れて、Ａｕメッキ層９が本来の色調以外の赤褐色などのような色調異常を生じる割合が高くなる傾向を生じていた。
以上のような結果は、非導通ビア導体５とパッド７との全体積が、基板本体２の表面３に露出する非導通ビア導体５の上端面における電極電位を増大させたことに起因したものと推測される。
前記表２の結果によれば、前記形態の多層セラミック配線基板１において、受けパッド７のセラミック層Ｃ１，Ｃ２間側に露出する表面の面積Ａ２を、７．０μｍ²以上と規定した本発明の効果が裏付けられた。

図４は、前記同様の基板本体２において、その表面３を形成するセラミック層Ｃ１を貫通する非導通ビア導体５の上端面に接続され、且つ上記表面３上にパッド６を形成した形態の多層セラミック配線基板１を示す垂直断面図である。
図４に示すように、上記パッド６の上記表面３側に露出する面積Ａ２も、前記実施例１，２と同様に７．０×１０^３μｍ²以上とすることにより、該パッド６に接続される非導通ビア導体５の直径および厚みを一定値としても、前記実施例１，２と同様にして、上記パッド６の表面に色調異常のないＡｕメッキ層９を被覆することが可能である。

尚、前記導通用ビア導体１０，１２の基板本体２の表面３または裏面４に露出各端面にも、前記パッド６の表面に施す無電解メッキと同時に、前記同様のＮｉメッキ層８およびＡｕメッキ層９が順次被覆されている。
また、図４中における中央の破線で示すように、前記非導通ビア導体５の下端面側に、セラミック層Ｃ１，Ｃ２間に位置する前記パッド７を更に接続しても良く、かかる形態とし非導通ビア導体５およびパッド６，７全体の総体積を増大させることで、基板本体２の表面３側に露出する上記パッド６の表面における電極電位を増加させ、該表面に色調異常のないＡｕメッキ層９を一層確実に被覆することができる。
更に、図４中の破線で示すように、前記基板本体２の表面３に露出する前記導通用ビア導体１０の上端面、および上記基板本体２の裏面４に露出する前記導通用ビア導体１２の下端面には、これらに接続する実装用のパッド１５および接続用のパッド１６の少なくとも一方を、更に設けた形態としても良い。かかるパッド１５，１６の表面にも、前記パッド６と同時に前記各電解メッキが施される。
尚、基板本体２の表面３に露出する１個の前記パッド６および複数個のパッド１５は、導体パターンＰ２を形成している。

本発明は、以上において説明した各形態に限定されるものではない。
例えば、前記基板本体は、２層あるいは４層以上のセラミック層を積層したものであっても良い。
また、前記非導通ビア導体の断面は、楕円形、長円形、正方形状あるいは長方形状の矩形状であっても良い。
更に、前記非導通ビア導体５は、前記基板本体２の表面３において、複数の導通用ビア導体１０に囲まれた位置に配設された導体パターンの一部としても良い。
また、前記非導通ビア導体５は、前記基板本体２の裏面４側に下端面が露出するように、基板本体２を構成する最下層のセラミック層Ｃ３を貫通して形成しても良い。この場合、基板本体２の表面３および裏面４の双方に端面がそれぞれ露出するように複数の非導通ビア導体５を個別に配置した形態としても良い。
加えて、前記基板本体の表面３は、前記非導通ビア導体５および導通用ビア導体１０の端面が底面に露出する直方体形状のキャビティあるいは凹部が開口している形態としても良く、例えば、上記キャビティあるいは凹部の底面に上記各ビア導体の各端面が所定の導体パターンを形成するようにしても良い。

本発明によれば、複数の低温焼成セラミック層を積層した基板本体における少なくとも一方の表面に導体パターンの一部として形成され、上記表面に露出し且つ上記基板本体内の配線層などとは絶縁されている非導通ビア導体の一端面、あるいは該一端面に接続されたパッドの表面に色彩異常のないＡｕメッキ層が被覆された多層セラミック配線基板を確実に提供できる。

１……………多層セラミック配線基板
２……………基板本体
３，４………表面
５……………非導通ビア導体
６，７………パッド
８……………Ｎｉメッキ層
９……………Ａｕメッキ層
１０…………導通用ビア導体（別のビア導体）
１３…………配線層
Ｃ１〜Ｃ３…セラミック層

Claims (4)

1. 低温焼成セラミックからなる複数のセラミック層を積層してなり、表面および裏面を有する基板本体と、
   上記基板本体の表面を形成するセラミック層を厚み方向に沿って貫通し、前記基板本体の形成された別のビア導体とは電気的に接続されていない非導通ビア導体と、
   上記非導通ビア導体の両端の何れか一方に接続され、上記表面に露出するか、あるいは上記セラミック層同士の間に位置するパッドと、を備えた多層セラミック配線基板であって、
   上記非導通ビア導体およびパッドの導電率は、５５．０×１０⁶Ｓ／ｍ以上であり、上記非導通ビア導体の上記表面に露出する端面の面積、あるいは上記パッドの上記表面に露出する表面または上記セラミック層同士の間に位置する表面の面積が、７．０×１０^３μｍ²以上であると共に、
   上記非導通ビア導体における上記表面に露出する側の端面、あるいは該非導通ビア導体と接続し上記表面に露出する上記パッドの表面には、少なくともＡｕメッキ層が被覆されている、
   ことを特徴とする多層セラミック配線基板。
2. 前記非導通ビア導体およびパッドは、ＡｇまたはＣｕからなる、
   ことを特徴とする請求項１に記載の多層セラミック配線基板。
3. 前記Ａｕメッキ層は、Ｎｉメッキ層を介して前記端面または前記パッドの表面に被覆されている、
   ことを特徴とする請求項１また２に記載の多層セラミック配線基板。
4. 前記基板本体の表面を形成するセラミック層には、前記別のビア導体である複数の導通用ビア導体が貫通して形成され、該導通用ビア導体ごとにおける前記セラミック層間側の端部には、配線層が接続されている、
   ことを特徴とする請求項１乃至３の何れか一項に記載の多層セラミック配線基板。

Images