JP6235955B2

JP6235955B2 - 多層セラミック配線基板

Info

Publication number: JP6235955B2
Application number: JP2014071094A
Authority: JP
Inventors: 憲溝口; 和重秋田; 延隆敷根
Original assignee: NGK Spark Plug Co Ltd
Current assignee: NGK Spark Plug Co Ltd
Priority date: 2014-03-31
Filing date: 2014-03-31
Publication date: 2017-11-22
Anticipated expiration: 2034-03-31
Also published as: JP2015195233A

Description

本発明は、複数のセラミック層を積層してなる基板本体の表面に位置合わせ（アライメント）マークとなる非導通性ビア導体の端面などが露出して配置されている多層セラミック配線基板に関する。

例えば、絶縁基体の表面上に半導体素子などの電子部品を実装するに際し、該電子部品を前記表面における所定の位置に形成されたパッドあるいは上記表面における所定の位置に露出するビア導体の一端面に確実に実装するため、前記ビア導体とは別個に上記表面において画像処理により位置を読み取るべく、上記絶縁基板とは色調が異なる材料からなる位置合わせ（アライメント）マーク用のビア導体を形成した配線基板が提案されている（例えば、特許文献１参照）。
しかし、前記配線基板のように、電子部品を実装するための導通用ビア導体の他に、絶縁基体の色調とは異なる色調の材料（例えば、導通用ビア導体と同じＷの焼結体）を前記ビアホール内に充填して、位置合わせマーク用のビア導体を形成する場合、かかる２種類のビア導体おける上端面同士の色調が同じになるか、似通った色調となる。その結果、２種類のビア導体の識別が困難となるため、上記ビア導体を位置合わせマークとして使用し難くなる、という問題点があった。

更に、前記２種類のビア導体おける上端面ごとにメッキ層を被覆する場合、位置合わせマーク用のビア導体は、電子部品実装用の導通用ビア導体とは異なり、配線基板の内部に形成された配線層とは、接続されておらず、電気的に独立している。そのため、無電解メッキにより絶縁基体の表面に露出する位置合わせマーク用のビア導体における上端面の色調を、上記導通用ビア導体の上端面における金色系の色調と確実に異なる色調にすることは、困難になる場合があった。

特開平１１−１６３１９６号公報（第１〜６頁、図１，２）

本発明は、背景技術で説明した問題点を解決し、複数の低温焼成セラミック層を積層した基板本体の表面に位置合わせマークとして形成され、前記表面に露出し且つ上記基板本体内の別のビア導体などとは絶縁されている非導通ビア導体の一端面、あるいは該一端面に接続されたパッドの表面の色調を、電子部品実装用の導通用ビア導体の一端面および上記セラミック層の色調と異ならせ、且つ画像処理により確実に識別して読み取れるようにした多層セラミック配線基板を提供する、ことを課題とする。

課題を解決するための手段および発明の効果

本発明は、前記課題を解決するため、低温焼成セラミックからなる基板本体の表面に露出する非導通ビア導体の一端面の面積、あるいは該非導通ビア導体の他端面または上記一端面に接続して形成されるパッドの表面の面積を所定値よりも小さくする、ことに着想して成されたものである。
即ち、本発明の多層セラミック配線基板（請求項１）は、低温焼成セラミックからなる複数のセラミック層を積層してなり、表面および裏面を有する基板本体と、該基板本体の表面を形成するセラミック層を厚み方向に沿って貫通し、前記基板本体に形成された別のビア導体とは電気的に導通していない非導通ビア導体と、該非導通ビア導体の両端面の何れか一方に接続され、上記表面に露出するか、あるいは上記セラミック層同士の間に位置するパッドと、を備えた多層セラミック配線基板であって、上記非導通ビア導体およびパッドの導電率は、５５．０×１０⁶Ｓ／ｍ以上であり、上記非導通ビア導体の上記表面に露出する端面の面積が、７．０×１０^３μｍ²未満であるか、あるいは、上記パッドの上記表面に露出する表面または上記セラミック層同士の間に位置する表面の面積が、４．０×１０^３μｍ²以下であると共に、上記非導通ビア導体における上記表面に露出する側の端面、あるいは該端面に接続された上記パッドの表面には、少なくともＡｕメッキ層が被覆されている、ことを特徴とする。

これによれば、前記のような構造の多層セラミック配線基板において、前記非導通ビア導体およびパッドの導電率は、５５．０×１０⁶Ｓ／ｍ以上であり、上記非導通ビア導体の前記表面に露出する端面の面積が、７．０×１０^３μｍ²未満であるか、あるいは、パッドの上記表面に露出する表面または前記セラミック層同士間側に位置する表面の面積が、４．０×１０^３μｍ²以下と比較的狭くされている。その結果、上記非導通ビア導体の一端面、あるいは、上記表面に露出するパッドの表面、または前記セラミック層同士の間に位置するパッドの表面における無電解メッキ時の電極電位が低減していたことで、無電解Ａｕメッキによって上記端面や表面ごとに被覆されたＡｕメッキ層の色調が本来の金（Ａｕ）色とは、明らかに異なる色調差の赤褐色などに変化したものとなった、ものと推測される。
従って、ＣＣＤカメラなどを用いる画像処理により、基板本体の所定位置に配置され且つ位置合わせマークである前記非導通ビア導体の端面、あるいは前記パッドの表面を、前記セラミック層の表面の色調や別のビア導体である導通用ビア導体の色調と確実に区別して読み取れるので、例えば、前記基板本体の表面上における予定の位置に、所要の電子部品を正確に且つ安定した姿勢で実装可能な多層セラミック配線基板を提供とすることが可能となる。

尚、前記低温焼成セラミックは、例えば、ガラス−セラミックである。
また、前記基板本体の表面および裏面は、相対的な呼称であり、例えば、一方を表面とした際に、他方を裏面と称している。
更に、前記非導通ビア導体およびパッドは、電流が流されず、且つ前記基板本体内の導通用ビア導体や配線層などとの電気的導通がないものである。
また、前記パッドの前記表面とは、前記非導通ビア導体の他端面側で且つ該他端面とは接続されていないセラミック層同士間の表面、あるいは上記非導通ビア導体の一端面に接続され且つ前記基板本体の表面上に露出する表面である。
更に、前記パッドは、平面視において、円形、楕円形、長円形、あるいは任意の形状を呈する。
また、前記Ａｕメッキ層の厚みは、約０．１０〜０．１２μｍの範囲にある。
更に、前記課題において識別可能な色調とは、画像処理時において、前記Ａｕメッキ層の色調ないし色彩が、本来の金色（Ａｕ色）または該金色に近似したものを除く色調ないし色彩（例えば、赤褐色または茶褐色）であることを指す。
加えて、前記多層セラミック配線基板は、複数の該配線基板を縦横に隣接して併有する多数個取り用の形態であっても良い。

また、本発明には、前記非導通ビア導体およびパッドは、ＡｇまたはＣｕからなる、多層セラミック配線基板（請求項２）も含まれる。
これによれば、上記非導通ビア導体およびパッドの導電率が、５５．０×１０⁶Ｓ／ｍ以上であるが、前記非導通ビア導体の端面の比較的狭い面積、あるいは前記パッドの基板本体の表面側に露出する表面あるいは前記セラミック層同士の間に位置する表面の比較的狭い面積であるので、無電解Ａｕメッキによって前記端面や表面ごとに、本来の金色系とは色調差が異なる色調のＡｕメッキ層が確実に被覆されている。
尚、前記非導通ビア導体およびパッドは、Ａｇ基合金あるいはＣｕ基合金からなるものであっても良い。

更に、本発明には、前記Ａｕメッキ層は、Ｎｉメッキ層を介して前記非導通ビア導体の端面または前記パッドの表面に被覆されている、多層セラミック配線基板（請求項３）も含まれる。
これによれば、前記非導通ビア導体の端面、あるいは前記パッドにおける基板本体の表面側に露出する表面に、比較的厚いＮｉメッキ層を下地層として、極薄く且つ本来の金色系とは色調が異なる色調のＡｕメッキ層が被覆された多層セラミック配線基板となる。
尚、前記Ａｕメッキ層ないしＮｉメッキ層は、例えば、無電解メッキにより前記端面または表面に被覆されている。

加えて、本発明には、前記基板本体の表面を形成するセラミック層には、前記別のビア導体である複数の導通用ビア導体が貫通して形成され、該導通用ビア導体ごとにおける前記セラミック層間側の端部には、配線層が接続されている、多層セラミック配線基板（請求項４）も含まれる。
これによれば、前記基板本体の表面に露出する位置合わせマーク用の非導通ビア導体の端面、あるいは前記パッドの表面と共に、同じ基板本体の表面に他端面が配線層に接続された複数の導通用ビア導体の一端面が露出する。これらのうち、非導通ビア導体の端面、あるいは前記パッドの表面は、本来の金色系とは色調が異なる赤褐色などの色調であり、且つ上記導通用ビア導体の一端面は、本来の金色系の色調であるＡｕメッキ層が被覆されている。そのため、画像処理によって、基板本体の所定位置に配置された上記非導通ビア導体の端面、あるいは前記パッドの表面を、導通用ビア導体の端面や前記セラミック層の表面と確実に区別して読み取れる。従って、例えば、前記基板本体の表面上において、前記非導通ビア導体の一端面の位置を位置決めの基準として、上記複数の導通用ビア導体の位置に、所要の電子部品を正確に実装することが可能となる。

尚、前記導通用ビア導体および配線層は、ＡｇまたはＡｇ基合金、あるいはＣｕまたはＣｕ基合金からなる。
また、前記配線層は、複数の前記導通用ビア導体と共通に接続する形態のほか、上記導通用ビア導体ごとに個別に接続する形態であっても良い。
更に、前記セラミック層は、３層以上であり、これらのセラミック層間ごとに複数の配線層が個別に配置されると共に、上記セラミック層ごとを貫通し且つ上下の配線層を接続する導通用ビア導体が、上記セラミック層ごとの所定の位置に形成されていても良い。
加えて、前記基板本体の裏面に露出する導通用ビア導体の端面には、本多層セラミック配線基板を搭載すべきプリント基板などのマザーボード側の外部電極と導通用のパッドが接続されていても良い。

本発明による一形態の多層セラミック配線基板を示す平面図。図１中のＸ−Ｘ線の矢視に沿った部分垂直断面図。図２中の非導通ビア導体付近における部分拡大断面図。異なる形態の受けパッドを含む図２と同様な部分垂直断面図。

以下において、本発明を実施するための形態について説明する。
図１は、本発明による一形態の多層セラミック配線基板１を示す平面図、図２は、図１中のＸ−Ｘ線の矢視に沿った部分垂直断面図、図３は、図２中の非導通ビア導体５付近を示す部分拡大断面図である。
上記多層セラミック配線基板１は、図１，図２に示すように、複数のセラミック層Ｃ１〜Ｃ３を積層してなり、表面および裏面４を有する基板本体２と、該基板本体２の表面３における３つのコーナ付近ごとに上端面（一端面）が露出し且つ上記表面３を形成するセラミック層Ｃ１を厚み方向に沿って貫通する３個の非導通ビア導体５と、該非導通ビア導体５ごとの下端面（他端面）に接続され且つセラミック層Ｃ１，Ｃ２間に位置するパッド７と、を備えている。

前記セラミック層Ｃ１〜Ｃ３は、低温焼成セラミックの一種であるガラス−セラミック（例えば、アルミナ）からなり、これらの厚みは、約８０μｍである。
また、前記基板本体２は、互いに平行な表面３、裏面４、およびこれらの四辺間に位置する側面を有し且つ全体が板形状を呈する。
更に、前記非導通ビア導体５およびパッド７は、ＡｇまたはＡｇ基合金、あるいはＣｕまたはＣｕ基合金からなり、これらの導電率は、５５．０×１０⁶Ｓ／ｍ以上である。尚、上記非導通ビア導体５の直径は、９４μｍ以下（例えば、９０μｍ）である。
加えて、平面視における前記非導通ビア導体５の断面形状および前記パッド７の形状は、円形状を有する。但し、該パッド７の形状は、平面視で長円形状、楕円形状、あるいは矩形状などの非円形状であっても良い。

尚、前記非導通ビア導体５およびパッド７には、電流が流されず、上記基板本体２の表面３に露出する該非導通ビア導体５の上端面を位置合わせマーク（アライメントマーク）として用いるものである。そのため、非導通ビア導体５は、前記基板本体２の表面３における任意の位置に上端面が露出するように、少なくとも１個が配設されていれば良い。また、上記パッド７は、同じセラミック層Ｃ１，Ｃ２間に形成される次述する配線層１３によって生じ得る厚み差に起因する悪影響を解消ないし抑制することを目的として配置されている。
図３に示すように、前記基板本体２の表面３に露出する当該非導通ビア導体５の上端面の平面視による面積Ａ１は、７．０×１０^３μｍ²未満であり、かかる上端面の全面には、厚みが約２〜５μｍのＮｉメッキ層８を介して、厚みが約０．１０〜０．１２μｍのＡｕメッキ層９が順次被覆されている。
また、図３に示すように、非導通ビア導体５の下端面に接続されたパッド７のセラミック層Ｃ１，Ｃ２間側に位置する表面の面積Ａ２は、４．０×１０^３μｍ²以下とされている。

図１，図２に示すように、前記基板本体２の表面３における中央部側には、縦横３個ずつ合計９個の導通用ビア導体１０の上端面が露出し、これらは、上記表面３を形成するセラミック層Ｃ１を厚み方向に沿って貫通している。また、基板本体２の厚み方向における中層のセラミックＣ２および裏面４を形成する最下層のセラミック層Ｃ３の適所には、複数ずつの導通用ビア導体１１，１２が貫通している。上記ビア導体１０，１１，１２は、セラミック層Ｃ１，Ｃ２間に配置された所定パターンの配線層１３、およびセラミック層Ｃ２，Ｃ３間に配置された所定パターンの配線層１４を介して電気的に導通するように接続されている。上記導通用ビア導体１０，１１，１２の直径は、約１００μｍである。

また、前記基板本体２の表面３に露出する９個の導通用ビア導体１０の上端面ごとにも、前記同様の厚みのＮｉメッキ層８およびＡｕメッキ層９が全面に被覆されている。尚、これら９個の導通用ビア導体１０の上方には、追って、例えば、半導体素子やＳＡＷ素子などの電子部品（図示せず）が画像処理を利用して、ロウ付けにより実装することが予定されている。更に、上記導通用ビア導体１２ごとの基板本体２の裏面４に露出する下端面には、追って、ロウ材などを介して、プリント基板などのマザーボード（図示せず）の上面に配置された複数の外部接続電極と、導通可能に個別に接続される。
尚、導通用ビア導体１０，１２の前記基板本体の表面３または裏面４に露出する各端面には、これらの端面ごとの面積を少なくとも７．０×１０^３μｍ²以上とすることで、前記非導通ビア導体５の上端面と同時に行う無電解メッキにより、所要の厚みのＮｉメッキ層８と本来の色調のＡｕメッキ層９とが被覆されている。

以上のような多層セラミック配線基板１によれば、前記非導通ビア導体５およびパッド７の導電率は、５５．０×１０⁶Ｓ／ｍ以上であり、該非導通ビア導体５の前記表面３に露出する上端面の面積Ａ１が７．０×１０^３μｍ²未満であるか、非導通ビア導体５の下端面に接続されたパッド７のセラミック層Ｃ１，Ｃ２間側に位置する表面の面積Ａ２が４．０×１０^３μｍ²以下と比較的狭くされている。そのため、非導通ビア導体５ごとの上端面における無電解メッキ時の電極電位が低減していたことで、無電解Ａｕメッキにより上記端面ごとに被覆されたＡｕメッキ層９は、本来の金色系とは色調が異なる赤褐色になったものと推測される。
従って、ＣＣＤカメラを用いる画像処理によって、基板本体２の所定位置に配置され且つ位置合わせマークである前記非導通ビア導体５ごとの上端面を、前記セラミック層Ｃ１の表面３や導通用ビア導体１０の上端面と識別して確実に読み取れるので、前記基板本体２の表面３に露出する複数の導通用ビア導体１０の上方に、所要の電子部品を正確で安定した姿勢に実装可能することが可能となる。

ここで、前記多層セラミック配線基板１に係る実施例を比較例と共に説明する。
予め、焼成後の厚みが８０μｍずつで且つガラス−セラミック成分を含む上下２層ずつのグリーンシートを複数組用意した。
次に、焼成前のセラミック層Ｃ１用のグリーンシートに穿孔したビアホールの内径を、複数組ごとにより異ならせ、これらのビアホール内ごとに、Ａｇ粉末を含む導電性ペーストを充填して、未焼成の非導通ビア導体５を形成した。
一方、複数組ごとにおける焼成前のセラミック層Ｃ２用のグリーンシートの上面おける同じ位置に対し、上記同様の導電性へーストをスクリーン印刷して、平面視の直径が焼成後は約１００μｍで且つ厚みが焼成後は約１７μｍとなるような形状および寸法のパッド７を配置した。
次いで、上記非導通ビア導体５が形成されたグリーンシートと、上面に未焼成の上記パッド７が形成された上記グリーンシートとを、同じ条件で積層および熱圧着した後、これらを焼成して、セラミック層ｃ１，ｃ２を備えた表１に示す実施例１〜３および比較例１〜３の多層セラミック基板（試験体）を、各例１００個ずつ形成した。尚、各例では、前記非導通ビア導体５の下端面とパッド７の中心部とが接続されていた。

更に、前記各例の多層セラミック基板に対して、同じ条件下で所定のメッキ液中に順次浸漬することにより、無電解Ｎｉメッキおよび無電解Ａｕメッキを順次施して、セラミック層Ｃ１の表面３に露出する非導通ビア導体５の上端面ごとに厚みが約３μｍのＮｉメッキ層８および厚みが約０．１０μｍのＡｕメッキ層９を順次被覆した。
そして、前記各例の多層セラミック基板ごと表面３に露出する非導通ビア導体５の上端面に被覆されたＡｕメッキ層９を、上方から目視により観察して、各例１００個ずつにおいて、本来の色調である金色系とは異なる赤褐色などの色調差を有する上端面の総数を、実施例１〜３および比較例１〜３別に計算した。それらの結果を表１に示した。

前記表１によれば、実施例１〜３の多層セラミック基板のように、セラミック層Ｃ１の表面３に露出する非導通ビア導体５の上端面の面積Ａ１が７．０×１０^３μｍ²未満であったものでは、少なくとも６０％以上の割合でＡｕメッキ層９が本来の色調である金色系とは異なる色調の赤褐色などになる色調差を有していた。
一方、比較例１〜３の多層セラミック基板のように、セラミック層Ｃ１の表面３に露出する非導通ビア導体５の上端面の面積Ａ１が７．０×１０^３μｍ²以上であったものでは、該面積Ａ１が大きくなるに連れて、Ａｕメッキ層９が本来の金色以外の赤褐色などのような色調差を生じる割合が減少する傾を生じた。
以上のような結果から、前記形態の多層セラミック配線基板１において、基板本体２の表面に露出し、且つ位置合わせマークとなる非導通ビア導体５の上端面の面積Ａ１を、７．０×１０^３μｍ²未満と規定する本発明の効果が裏付けられた。

前記実施例１と同様にして、焼成後の厚みが８０μｍずつであり、且つガラス−セラミックからなる複数組のセラミック層Ｃ１，Ｃ２を積層してなる複数組の多層セラミック基板を用意した。各組の多層セラミック基板において、上層側のセラミック層Ｃ１が形成する表面３の同じ位置ごとには、直径が１００μｍである前記同様の非導通ビア導体５を形成した。また、該ビア導体５の下端面の中心部付近で且つセラミック層Ｃ１，Ｃ２間の位置に配設したパッド７は、それらのセラミック層Ｃ１，Ｃ２間側に位置する表面の面積Ａ２を、表２に示すように変化させた実施例４〜６および比較例４〜７の多層セラミック基板を、前記実施例１と同様の方法によって、１００個ずつ制作した。
尚、上記受けパッド７の面積Ａ２は、セラミック層Ｃ１，Ｃ２間側に露出する表面と、その周辺に沿った側面との合計値である。

更に、前記各例の多層セラミック基板に対して、同じ条件下で所定のメッキ液中に順次浸漬することにより、無電解Ｎｉメッキおよび無電解Ａｕメッキを順次施して、セラミック層Ｃ１の表面３に露出する非導通ビア導体５の上端面ごとに厚みが約４μｍのＮｉメッキ層８および厚みが約０．１０μｍのＡｕメッキ層９を順次被覆した。
そして、前記各例の多層セラミック基板ごと表面３に露出する非導通ビア導体５の上端面に被覆されたＡｕメッキ層９を、上方から目視により観察して、各例ごとの１００個ずつにおいて、本来の色調である金色系ではなく、例えば、赤褐色のような色調差を有する上端面の総数を、実施例４〜６および比較例４〜７別に計算した。それらの結果を表２に示した。

前記表２によれば、実施例４〜６の多層セラミック基板のように、前記パッド７ごとのセラミック層Ｃ１，Ｃ２間側に位置する表面の面積Ａ２が４．０×１０^３μｍ²以下であったものでは、各例の１００個の殆どにおいて、Ａｕメッキ層９が本来の金色系とは色調が異なる色調差である赤褐色系を呈していた。
一方、比較例４〜７の多層セラミック基板のように、前記パッド７ごとのセラミック層Ｃ１，Ｃ２間側に露出する表面の面積Ａ２が４．０×１０^３μｍ²以上であったものでは、１００個全てがＡｕメッキ層９が本来の金色系の色調であった。
以上のような結果は、非導通ビア導体５とパッド７との全体積によっても、基板本体２の表面３に露出する非導通ビア導体５の上端面における前記無電解メッキ時の電極電位が減少したことに起因したものと推測される。
前記表２の結果によれば、前記形態の多層セラミック配線基板１において、パッド７のセラミック層Ｃ１，Ｃ２間側に位置する表面の面積Ａ２を、４．０μｍ²以以下と規定する本発明の効果が裏付けられた。

図４は、前記同様の基板本体２において、その表面３を形成するセラミック層Ｃ１を貫通する非導通ビア導体５の上端面に接続され、且つ上記表面３側に露出するパッド６を形成した多層セラミック配線基板１を示す垂直断面図である。
図４に示すように、上記パッド６の上記表面３側に露出する面積Ａ２も、前記実施例２と同様に４．０×１０^３μｍ²以下とすることで、該パッド６に接続される非導通ビア導体５の直径および厚みを一定値としても、前記実施例１と同様にして、上記パッド６の表面に、金色系とは異なる色調差を有するＡｕメッキ層９を被覆することが可能である。

尚、前記導通用ビア導体１０，１２の基板本体２の表面３または裏面４に露出各端面にも、前記パッド６の表面に施す無電解メッキと同時に、前記同様のＮｉメッキ層８および本来の色調のＡｕメッキ層９が順次被覆されている。
また、図４中における左側の破線で示すように、前記非導通ビア導体５の下端面側に、セラミック層Ｃ１，Ｃ２間に形成する前記パッド７を更に接続した形態としても良い。
更に、図４中における右側の破線で示すように、前記基板本体２の表面３に露出する前記導通用ビア導体１０の上端面、および上記基板本体２の裏面４に露出する前記導通用ビア導体１２の下端面には、これらに接続する実装用のパッド１５および接続用のパッド１６の少なくとも一方を設けた形態としても良い。該パッド１５，１６の表面には、前記パッド６と同時に電解メッキが施され、本来の金色系の色調を呈するＡｕメッキ層９が被覆される。

本発明は、以上において説明した各形態に限定されるものではない。
例えば、前記基板本体は、２層あるいは４層以上のセラミック層を積層したものであっても良い。
また、前記非導通ビア導体の平面における断面は、楕円形、長円形、ほぼ正方形あるいは長方形の矩形状であっても良い。
更に、前記非導通ビア導体５は、前記基板本体２の表面３において、複数の導通用ビア導体１０に近接した位置、あるいは該複数の導通用ビア導体１０に囲まれた位置などに配設されていても良い。
また、前記非導通ビア導体５は、前記基板本体２の裏面４側に下端面が露出するように、基板本体２を構成する最下層のセラミック層Ｃ３を貫通して形成しても良い。この場合、基板本体２の表面３および裏面４の双方に端面が露出するように非導通ビア導体５を個別に配置した形態としても良い。
加えて、前記基板本体の表面３は、前記導通用ビア導体１０の上端面が底面に露出する直方体形状のキャビティまたは凹部が開口している形態とし、例えば、該キャビティの底面に複数の同通用ビア導体の上端面を露出させ、且つ前記底面またし上記キャビティを囲む表面に非導通ビア導体の上端面を露出させても良い。

本発明によれば、複数の低温焼成セラミック層を積層した基板本体の表面に位置合わせマークとして形成され、上記表面に露出し且つ基板本体内の配線層などとは絶縁されている非導通ビア導体の一端面、あるいは該一端面に接続された受けパッドの表面の色調を、電子部品実装用の導通用ビア導体の一端面および上記セラミック層の色調と異ならせ、且つ画像処理により確実に識別して読み取れるようにした多層セラミック配線基板を確実に提供できる。

１……………多層セラミック配線基板
２……………基板本体
３，４………表面
５……………非導通ビア導体
６，７………パッド
８……………Ｎｉメッキ層
９……………Ａｕメッキ層
１０…………導通用ビア導体（別のビア導体）
１３…………配線層
Ｃ１〜Ｃ３…セラミック層

Claims

低温焼成セラミックからなる複数のセラミック層を積層してなり、表面および裏面を有する基板本体と、
上記基板本体の表面を形成するセラミック層を厚み方向に沿って貫通し、前記基板本体に形成された別のビア導体とは電気的に接続されていない非導通ビア導体と、
上記非導通ビア導体の両端の何れか一方に接続され、上記表面に露出するか、あるいは上記セラミック層同士の間に位置するパッドと、を備えた多層セラミック配線基板であって、
上記非導通ビア導体およびパッドの導電率は、５５．０×１０⁶Ｓ／ｍ以上であり、上記非導通ビア導体の上記表面に露出する端面の面積が、７．０×１０^３μｍ²未満であるか、あるいは、上記パッドの上記表面に露出する表面または上記セラミック層同士の間に位置する表面の面積が、４．０×１０^３μｍ²以下であると共に、
上記非導通ビア導体における上記表面に露出する側の端面、あるいは該端面に接続された上記パッドの表面には、少なくともＡｕメッキ層が被覆されている、
ことを特徴とする多層セラミック配線基板。
前記非導通ビア導体およびパッドは、ＡｇまたはＣｕからなる、
ことを特徴とする請求項１に記載の多層セラミック配線基板。
前記Ａｕメッキ層は、Ｎｉメッキ層を介して前記非導通ビア導体の端面または前記パッドの表面に被覆されている、
ことを特徴とする請求項１または２に記載の多層セラミック配線基板。
前記基板本体の表面を形成するセラミック層には、前記別のビア導体である複数の導通用ビア導体が貫通して形成され、該導通用ビア導体ごとにおける前記セラミック層間側の端部には、配線層が接続されている、
ことを特徴とする請求項１乃至３の何れか一項に記載の多層セラミック配線基板。